JP2006253228A - 電気構造体及び電気構造体の製造方法 - Google Patents
電気構造体及び電気構造体の製造方法 Download PDFInfo
- Publication number
- JP2006253228A JP2006253228A JP2005064455A JP2005064455A JP2006253228A JP 2006253228 A JP2006253228 A JP 2006253228A JP 2005064455 A JP2005064455 A JP 2005064455A JP 2005064455 A JP2005064455 A JP 2005064455A JP 2006253228 A JP2006253228 A JP 2006253228A
- Authority
- JP
- Japan
- Prior art keywords
- electrode wiring
- resin
- electrical structure
- mushroom
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】 樹脂基板に少なくとも電極配線13を形成した電気構造体において、電極配線13がきのこ断面形状を有し、きのこの茎部が露出するようにきのこの傘部を樹脂基板13に埋め込み、きのこの傘部及び茎部を露出させたことにより、狭ピッチ配線においても、接続信頼性の高い電気構造体及びその製造方法の提供を実現することができる。
【選択図】 図1
Description
配線基板の従来技術として、仮基板1上に光硬化性樹脂を塗布し、露光、現像して導体配線パターンとは逆の反転パターンを形成した後、反転パターンのすき間に形成された電路3…に電気メッキ法により導体配線4…を形成し、次いで、得られた仮基板を金型内に収めて配線パターンの形成面に絶縁性基板を成型した後、仮基板1を成形体から取り除き、導体配線パターンとともに絶縁性マスク2をも成型体表面に転写するようにしたことで密着力を向上させている(例えば、特許文献1参照)。
また、半導体素子Sが搭載される金属層2aと、金属層2aの周りに所定の間隔をおいて配置される1以上の電極層2bと、金属層2a上に搭載した半導体素子Sと電極層2bとを、ワイヤ−ボンデイング等の方法で電気的に接続した状態で樹脂封止して、金属層2aと電極層2bの各裏面を樹脂層4の底面から露出して形成した半導体装置において、樹脂封止される金属層2a及び電極層2b各々の上端部周縁を、庇状に張り出し形成した構成を採用することで、樹脂層4への喰い込み効果により、密着強度の向上を図ったものがある(例えば、特許文献4、5、6参照)。
また、特許文献2記載の技術では、絶縁部に凹部を設けるため微細化は困難である。
また、特許文献3に記載の技術では、リードフレームを配線電極としているため、パターンの微細化が困難である。
また、本実施形態の電気構造体は、半導体素子と電極配線とを電気的に接続し、電極配線が露出するように樹脂封止した電気構造体であって、電極配線がきのこ断面形状を有し、きのこの茎部が露出するようにきのこの傘部を樹脂基板に埋め込み、きのこの傘部及び茎部を露出させたことを特徴とする。
ここで、くびれ段差は、絶縁開口部に対して電界めっきしているため、この絶縁膜厚分だけ段差が生じる。このため、絶縁膜厚としては0.05μm以上必要となる。また、くびれ段差が1μmを超えると、下段部での接続が困難となり、フリップチップ実装等において接続に有効な配線幅が狭くなるためである。
ここで、下限の1μmの根拠は、接続面積を増大させるためである。くびれ段差を有するにより、その分接続に寄与する電極配線の表面積が大きくなり、強度を増すことができる。また、上限の電極配線の幅の1/2については、フリップチップ実装において、電極幅に相当するバンプを接続するに際して、このバンプが電極部段差に追従して接続面積を拡大できる範囲を指定するものである。
金属型10上にフッ素コート剤(フロロサーフFG−5010S)11を約0.1μm厚でコーティングし、100℃30分加熱後、エキシマレーザによるアブレーション加工で50μm巾の開口パターン(親疎水パターン)12を120μmピッチで形成した。
この親疎水パターン12が形成された金属型10上に硫酸銅めっき液を使用して電解銅めっきを施して8μm厚の電極配線13を形成した。
この電解銅めっきはフッ素コート膜(絶縁膜)11の膜厚より、厚付けしているため、電極配線13の形状はきのこ断面形状となる。電極配線がきのこ形状を有していても、電極配線全面が露出していることから、狭ピッチ配線においても、この電極配線に対する接続面積を確保することができ接続信頼性を向上できる。
このときの電極配線13の幅W10は電解銅めっき膜厚に依存し、約65μmとなった。尚、W11は電極くびれ幅(きのこの茎部の幅)である(図1(a))。
離型により、電極配線13が樹脂15側に転写され、型14上にはフッ素コート膜11による親疎水パターンが形成されたまま残った。
ここで、電極配線13はフッ素コート膜(絶縁膜)11の厚さに依存するくびれ部段差(きのこの茎部の長手方向の長さ)H10(ここでは約0.1μm)を有しており、電極配線13の幅方向に対して樹脂面から全面露出している。くびれ段差が1μm以下0.05μm以上であるため、電極配線に対する接続性が向上できる。
この電極配線13に対して、無電解ニッケル、金めっき16を総厚が約0.5μmになるように行い(図1(d))、異方性導電膜17を用いて半導体素子18をフリップチップ実装した結果(図1(e))、良好な接続特性を得ることができた。 電極くびれ段差以上の膜厚で金属めっきしていることから、電極段差がより一層小さくでき、電極配線に対する接続性を向上できる。
なお、電極配線13を形成する型14は、薄い金属シート状でも良い。
金属型20上にフッ素コート剤(フロロサーフFG−5010S)21を約0.1μm厚でコーティングし、100℃30分加熱後、エキシマレーザによるアブレーション加工で50μm巾の開口パターン(親疎水パターン)22を120μmピッチで形成した。
この親疎水パターン22が形成された金属型20上に硫酸銅めっき液を使用して電解銅めっきを8μm厚で形成した。
この電解銅めっきはフッ素コート膜(絶縁膜)21の膜厚より、厚付けしているため、電極配線23の断面形状はきのこ形状となる。電極配線がきのこ形状を有していても、電極配線全面が露出していることから、狭ピッチ配線においても、この電極配線に対する接続面積を確保することができ接続信頼性を向上できる。
このときの電極配線23の幅W20は電解銅めっき膜厚に依存し、約65μmとなった。
この金属型20上に形成された電極配線23上に半導体素子TEGチップ24をフリップチップ実装した。
金属型20上の電極配線23に対して熱圧着接続するため、温度を高く設定することができ金属間の接合が安定し、接続信頼性を向上できる。
この露出している電極配線23に対して、電子部品をはんだ接続するに際して、電極幅W20を広く取ることができているため、接続信頼性を向上できる。尚、W21は電極くびれ幅(きのこの茎部の幅)である。電極くびれ幅を電極幅の1/2以下とし、かつ1μm以上とすることで、きのこ形状の曲率を小さくでき、フリップチップ実装部の接続面積が大きくなり、強度を高くできる。また、多面に電極配線および半導体素子を実装していることから、実装部の小型化が可能となる。
図示しない金属型上に、フッ素コート剤(フロロサーフFG−5010S)を約0.1μm厚でコーティングし、100℃30分加熱後、エキシマレーザによるアブレーション加工で25μm幅の開口パターン(親疎水パターン)を120μmピッチで形成した。この親疎水パターンが形成された金属型上に硫酸銅めっき液を使用して電解銅めっきを20μm厚で形成した。この電解銅めっきはフッ素コート膜(絶縁膜)の膜厚より、厚付けしているため、電極配線30の断面形状はきのこ形状となる。このときの電極幅W30は電解銅めっき膜厚に依存し、約65μmとなった。開口パターン幅を狭くし、電解銅めっき厚を厚く形成したことにより、実施例1、2に比較して電極配線30のきのこ形状の傘部の曲率が小さくなっている。電極くびれ幅を電極幅の1/2以下とし、かつ1μm以上とすることで、きのこ形状の曲率を小さくでき、フリップチップ実装部の接続面積が大きくなり、強度を高くできる。また、くびれ段差が1μm以下0.05μm以上であるため、電極配線に対する接続性が向上できる。
ここでは、実施例2と同様に9×1.6mmサイズの半導体素子TEGチップ33の電極パッド上に金バンプ(30μm厚)32を形成し、金属型上の電極配線30には錫めっき32を施し、熱圧着による金及び錫共晶接続を行った。耐熱性を有する型上で金及び金あるいは金及び錫共晶接続をすることから、接続信頼性を高くできる。なお、本実施例においても金属型上の電極配線32の表層に金めっきを施し、金及び金の熱圧着接続によるフリップチップ接続も可能である。
この半導体素子TEGチップ33がフリップチップ接続された電極配線30を有する型を一部として、熱硬化性半導体封止用の樹脂(G760L(住友ベークライト製))にてトランスファー成形した。
Cr13%以上の組成を有するステンレス製の金型(HPM38:日立金属)40上にプラズマCVDにより、ダイヤモンドライクカーボン(以下DLC)膜41を約0.8μmの厚さに成膜した。電極配線が離型する金型表面材質としてCrを13%以上とすることで、電解銅めっきの離型性が向上し、樹脂への転写性を向上できる。また、絶縁膜パターンとしてDLCおよび窒化膜を使用することで、耐久性が向上するため繰り返し使用可能回数が増え、製造コストを低減できる。
このDLC膜41は、DLC膜41上に形成した金属薄膜のパターニング膜をマスクとして、酸素プラズマ処理により、エッチングが施され、50μm幅の開口パターン42が形成されている。その後、表層の金属薄膜を全面エッチングした。開口パターン42のピッチは120μmとした。
このDLC膜41は絶縁性を有しており、金型40上に硫酸銅めっき液を使用して電解銅めっきを8μm厚で形成した。
この電解銅めっきはDLC膜41の膜厚より、厚付けしているため、電極配線43の断面形状はきのこ形状となる。電極配線がきのこ形状を有していても、電極配線全面が露出していることから、狭ピッチ配線においても、この電極配線に対する接続面積を確保することができ接続信頼性を向上できる。このときの電極幅W40は電解銅めっき膜厚に依存し、約65μmとなった(図4(a))。
その後、フリップチップ実装部にアンダーフィル樹脂(CEL-C-7700(日立ケミカル製))46を供給し、硬化した。アンダーフィル樹脂により封止することで、大型チップに対しても樹脂が浸透し、安定して導体配線転写できる。(図4(b))。
また、本実施例では金及び錫共晶接続の例を示したが、金及び金接続およびメカニカルな金及び金接触状態でアンダーフィル樹脂の収縮力にて接続を確保する構造等も適用可能となる。
実施例1〜4に示した構造で金型上に形成された電極配線50に対して、異方性導電膜51により金バンプ52を形成した半導体素子53を接続し、樹脂54により成形し、金型より離型することで、電極配線の転写と半導体素子の埋め込み状態での実装を達成した構成である。異方性導電膜により接続することで、大型チップ実装に対しても接続部と電極配線転写部の信頼性を確保できる。
実施例1〜4においては、熱硬化性樹脂を用いて成形しているが、熱可塑性樹脂でも問題ない。熱可塑性樹脂としては、接続性を考慮すると耐熱性が求められ、高耐熱性を有するPPS、LCP等の樹脂が特に優れている。
11 フッ素コート剤(フッ素コート膜、絶縁膜)
12 親疎水パターン
13 電極配線
14 型
15 樹脂
16 金めっき
17 異方性導電膜
18 半導体素子
Claims (16)
- 樹脂基板に少なくとも電極配線を形成した電気構造体において、
前記電極配線がきのこ断面形状を有し、前記きのこの茎部が露出するように前記きのこの傘部を前記樹脂基板に埋め込み、前記きのこの傘部及び茎部を露出させたことを特徴とする電気構造体。 - 半導体素子と電極配線とを電気的に接続し、前記電極配線が露出するように樹脂封止した電気構造体において、
前記電極配線がきのこ断面形状を有し、前記きのこの茎部が露出するように前記きのこの傘部を前記樹脂基板に埋め込み、前記きのこの傘部及び茎部を露出させたことを特徴とする電気構造体。 - 前記茎部の長手方向の長さを1μm以下0.05μm以上としたことを特徴とする請求項1または2記載の電気構造体。
- 前記半導体素子をフリップチップ実装したことを特徴とする請求項2記載の電気構造体。
- 前記茎部の径方向の長さを前記電極配線の幅の1/2以下とし、かつ1μm以上としたことを特徴とする請求項1または2記載の電気構造体。
- 前記半導体素子上に金バンプを形成し、金及び金あるいは金及び錫共晶接続したことを特徴とする請求項4記載の電気構造体。
- フリップチップ接続部をアンダーフィル樹脂にて封止し、該アンダーフィル樹脂の外周部を樹脂封止したことを特徴とする請求項4記載の電気構造体。
- 前記半導体素子を異方性導電膜にて前記電極配線と接続し、その異方性導電膜の外周部を樹脂封止したことを特徴とする請求項4記載の電気構造体。
- 前記電極配線を多面に形成したことを特徴とする請求項1記載の電気構造体。
- 前記電極配線を多面に形成し、前記半導体素子を多面に実装したことを特徴とする請求項2記載の電気構造体。
- 前記電極配線の露出面に前記茎部の長手方向の長さ以上の厚みで金属めっきを施したことを特徴とする請求項1または2記載の電気構造体。
- 樹脂基板に少なくとも電極配線を形成する電気構造体の製造方法において、
樹脂封止成型金型に、電極配線に沿った開口部を有する絶縁膜を形成し、この開口部に沿って電解めっきにてきのこ断面形状の電極配線を形成した後、樹脂封止することを特徴とする電気構造体の製造方法。 - 樹脂基板に少なくとも電極配線を形成する電気構造体の製造方法において、
樹脂封止成型金型内に、電極配線に沿った開口部を有する絶縁膜を形成し、この開口部に沿って電解めっきにてきのこ断面形状の電極配線を形成し、この電極配線に半導体素子等の電子部品を電気的に接続した後、樹脂封止することを特徴とする電気構造体の製造方法。 - 前記樹脂封止成型金型内に形成される絶縁膜にダイヤモンドライクカーボンを用いることを特徴とする請求項12または13記載の電気構造体の製造方法。
- 前記樹脂封止成型金型内に形成される絶縁膜に窒化膜を用いることを特徴とする請求項12または13記載の電気構造体の製造方法。
- 前記電解めっきの組成をクロム13%以上とすることを特徴とする請求項12または13記載の電気構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005064455A JP4859376B2 (ja) | 2005-03-08 | 2005-03-08 | 電気構造体及び電気構造体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005064455A JP4859376B2 (ja) | 2005-03-08 | 2005-03-08 | 電気構造体及び電気構造体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006253228A true JP2006253228A (ja) | 2006-09-21 |
JP4859376B2 JP4859376B2 (ja) | 2012-01-25 |
Family
ID=37093416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005064455A Expired - Fee Related JP4859376B2 (ja) | 2005-03-08 | 2005-03-08 | 電気構造体及び電気構造体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4859376B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013516329A (ja) * | 2009-12-31 | 2013-05-13 | 日本テキサス・インスツルメンツ株式会社 | マイクロ・エレクトロ・メカニカル・システム(MEMS)デバイスのための音響(acoustic)エアチャネルを有するリードフレームベースのプリモールドされたパッケージ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102079428B1 (ko) | 2017-12-13 | 2020-04-07 | 한국건설기술연구원 | 미세기포발생장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62281435A (ja) * | 1986-05-30 | 1987-12-07 | Hitachi Ltd | 半導体装置 |
JPS6486590A (en) * | 1987-06-25 | 1989-03-31 | Matsushita Electric Works Ltd | Manufacture of insulating substrate with electric path |
JPH1117314A (ja) * | 1997-06-19 | 1999-01-22 | Tokai Rubber Ind Ltd | 成形回路体及びその製造方法 |
JPH11274241A (ja) * | 1998-03-26 | 1999-10-08 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP2001230270A (ja) * | 2000-02-14 | 2001-08-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2005
- 2005-03-08 JP JP2005064455A patent/JP4859376B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62281435A (ja) * | 1986-05-30 | 1987-12-07 | Hitachi Ltd | 半導体装置 |
JPS6486590A (en) * | 1987-06-25 | 1989-03-31 | Matsushita Electric Works Ltd | Manufacture of insulating substrate with electric path |
JPH1117314A (ja) * | 1997-06-19 | 1999-01-22 | Tokai Rubber Ind Ltd | 成形回路体及びその製造方法 |
JPH11274241A (ja) * | 1998-03-26 | 1999-10-08 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP2001230270A (ja) * | 2000-02-14 | 2001-08-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013516329A (ja) * | 2009-12-31 | 2013-05-13 | 日本テキサス・インスツルメンツ株式会社 | マイクロ・エレクトロ・メカニカル・システム(MEMS)デバイスのための音響(acoustic)エアチャネルを有するリードフレームベースのプリモールドされたパッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP4859376B2 (ja) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6291271B1 (en) | Method of making semiconductor chip package | |
US7838332B2 (en) | Method of manufacturing a semiconductor package with a bump using a carrier | |
KR100921919B1 (ko) | 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법 | |
JP2008306128A (ja) | 半導体装置およびその製造方法 | |
JP2008084959A (ja) | 半導体装置及びその製造方法 | |
JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5272922B2 (ja) | 半導体装置及びその製造方法 | |
KR100740664B1 (ko) | 반도체장치 및 그 제조방법 | |
EP3971963A1 (en) | Semiconductor package assembly | |
US8344264B2 (en) | Semiconductor device and manufacturing process thereof | |
JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
JP7460051B2 (ja) | 半導体装置 | |
JP4859376B2 (ja) | 電気構造体及び電気構造体の製造方法 | |
JP2899956B2 (ja) | 半導体装置及びその製造方法 | |
JP2009021338A (ja) | 配線基板およびその製造方法 | |
JP4626063B2 (ja) | 半導体装置の製造方法 | |
JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
TW202133367A (zh) | 一種電子產品用的端點及其製造方法 | |
JP3889311B2 (ja) | プリント配線板 | |
JP3585660B2 (ja) | 表面実装型半導体装置の製造方法 | |
JP2003209213A (ja) | リードフレームおよび半導体装置の製造方法 | |
JP4234518B2 (ja) | 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ | |
JP2017188513A (ja) | 半導体装置 | |
JP2023060010A (ja) | 半導体装置用基板及び半導体装置 | |
TWI404182B (zh) | 封裝基板及其製法暨封裝結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4859376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |