JPH09293748A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09293748A JPH09293748A JP10819996A JP10819996A JPH09293748A JP H09293748 A JPH09293748 A JP H09293748A JP 10819996 A JP10819996 A JP 10819996A JP 10819996 A JP10819996 A JP 10819996A JP H09293748 A JPH09293748 A JP H09293748A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- chip
- lead
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 電子機器の軽量小型化および高機能化の要求
に応える信頼性の高い樹脂封止型半導体装置であって、
従来のワイヤボンディング方式に比較して、薄型、小型
化が可能な半導体装置を提供する。 【解決方法】 リードフレームのインナーリードと半導
体チップの電極とが、バンプを介して接合された半導体
装置である。リードフレーム側には低融点金属のボール
バンプがあらかじめ接合されており、チップ側のバンプ
と位置合わせした後固定して、低融点金属を溶融して接
合する。ボールバンプは錫、インジウムなどの純金属、
もしくはその合金で、融点が５００℃以下が好ましい。
チップ側のバンプは金、白金、銅、Ｎｉなどの金属、も
しくはその合金で、メッキ法、スタッドバンプ法、ボー
ルバンプ法で形成される。 【効果】 半導体装置の小型化、薄型化を可能とすると
同時に高信頼化を実現する。
に応える信頼性の高い樹脂封止型半導体装置であって、
従来のワイヤボンディング方式に比較して、薄型、小型
化が可能な半導体装置を提供する。 【解決方法】 リードフレームのインナーリードと半導
体チップの電極とが、バンプを介して接合された半導体
装置である。リードフレーム側には低融点金属のボール
バンプがあらかじめ接合されており、チップ側のバンプ
と位置合わせした後固定して、低融点金属を溶融して接
合する。ボールバンプは錫、インジウムなどの純金属、
もしくはその合金で、融点が５００℃以下が好ましい。
チップ側のバンプは金、白金、銅、Ｎｉなどの金属、も
しくはその合金で、メッキ法、スタッドバンプ法、ボー
ルバンプ法で形成される。 【効果】 半導体装置の小型化、薄型化を可能とすると
同時に高信頼化を実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、特に薄型、小型化
可能な信頼性の高い半導体装置に関するものである。
可能な信頼性の高い半導体装置に関するものである。
【０００２】
【従来の技術】ＬＳＩ、超ＬＳＩのような集積回路の大
規模化および高密度化の実現と、電子機器の軽薄短小化
及び高機能化の要求とが相俟って、より小型化かつ薄型
化された、信頼性の高い半導体装置の要望が高まってい
る。
規模化および高密度化の実現と、電子機器の軽薄短小化
及び高機能化の要求とが相俟って、より小型化かつ薄型
化された、信頼性の高い半導体装置の要望が高まってい
る。
【０００３】従来の樹脂封止型半導体装置はワイヤボン
ディング方式で製造されるものが最も多く使用されてい
る。この方式で製造されたものは、図４の断面図に示す
ように、半導体チップ１の電極２とインナーリード３と
がＡｕの細線からなるボンディングワイヤ７で接続さ
れ、樹脂６で封止されたものであるが、ワイヤ７がルー
プを形成しているため薄型化には限界があり、またワイ
ヤループの面積も必要で、小型化にも最適とは言えな
い。その限界を超える薄型が可能な方式として、ＴＡＢ
（Tape Automated Bonding）およびＦＣ（Flip Chip)方
式が知られている。ＴＡＢ方式は半導体チップ上の電極
の位置に合わせたインナーリードをテープ上の絶縁フィ
ルム上に形成したものを、チップ電極上に形成されたＡ
ｕ等バンプを介して、熱圧着等により、一括接合するも
のである。ＦＣ方式は、半導体チップの電極に半田のバ
ンプを形成し、リフローにより回路基板に直接接続する
ものである。
ディング方式で製造されるものが最も多く使用されてい
る。この方式で製造されたものは、図４の断面図に示す
ように、半導体チップ１の電極２とインナーリード３と
がＡｕの細線からなるボンディングワイヤ７で接続さ
れ、樹脂６で封止されたものであるが、ワイヤ７がルー
プを形成しているため薄型化には限界があり、またワイ
ヤループの面積も必要で、小型化にも最適とは言えな
い。その限界を超える薄型が可能な方式として、ＴＡＢ
（Tape Automated Bonding）およびＦＣ（Flip Chip)方
式が知られている。ＴＡＢ方式は半導体チップ上の電極
の位置に合わせたインナーリードをテープ上の絶縁フィ
ルム上に形成したものを、チップ電極上に形成されたＡ
ｕ等バンプを介して、熱圧着等により、一括接合するも
のである。ＦＣ方式は、半導体チップの電極に半田のバ
ンプを形成し、リフローにより回路基板に直接接続する
ものである。
【０００４】ＴＡＢテープをバンプを介して、チップと
接続する方法は実用化されているが、ＴＡＢテープのリ
ードが曲がり易く、チップへの接続のインナーリードボ
ンディングや基板へのアウターリードボンディングに歩
留りの問題もあった。さらにＴＡＢはリードフレームに
比較して高価であり、また、メッキによるバンプ形成も
複雑な工程を経るため、コスト高となり、ボンディング
ワイヤを使用するリードフレーム方式に比べて、普及し
ていない理由の１つとなっていた。また、フリップチッ
プ方式では、半田等のバンプづけがコスト高になるこ
と、低融点金属と電極のアルミニウムの間に拡散バリア
膜が必要なことが短所としてあげられる。
接続する方法は実用化されているが、ＴＡＢテープのリ
ードが曲がり易く、チップへの接続のインナーリードボ
ンディングや基板へのアウターリードボンディングに歩
留りの問題もあった。さらにＴＡＢはリードフレームに
比較して高価であり、また、メッキによるバンプ形成も
複雑な工程を経るため、コスト高となり、ボンディング
ワイヤを使用するリードフレーム方式に比べて、普及し
ていない理由の１つとなっていた。また、フリップチッ
プ方式では、半田等のバンプづけがコスト高になるこ
と、低融点金属と電極のアルミニウムの間に拡散バリア
膜が必要なことが短所としてあげられる。
【０００５】またＬＯＣ（Lead on Chip）構造の樹脂封
止型半導体装置において、半導体チップのボンディング
パッド（電極）とインナーリードをバンプ電極で接続し
たものが、特開平３−１１６４３号公報により提案され
ている。その構造は、半導体チップの主面の中央部分に
複数のボンディングパッドを配置し、その上にチップの
主面との間に絶縁テープを介してインナーリードを設
け、該インナーリードとボンディングパッドとを、バン
プ電極を溶融して接続したものである。しかしこの技術
は半導体チップとインナーリードとの間に絶縁テープを
介在させるため、該テープをバンプ電極の溶融温度以上
の高温で耐熱性を有するものにしなければならず、バン
プ及びテープの材料に制約があるうえ、絶縁性テープの
厚さにより、薄型化にも制約をうける。
止型半導体装置において、半導体チップのボンディング
パッド（電極）とインナーリードをバンプ電極で接続し
たものが、特開平３−１１６４３号公報により提案され
ている。その構造は、半導体チップの主面の中央部分に
複数のボンディングパッドを配置し、その上にチップの
主面との間に絶縁テープを介してインナーリードを設
け、該インナーリードとボンディングパッドとを、バン
プ電極を溶融して接続したものである。しかしこの技術
は半導体チップとインナーリードとの間に絶縁テープを
介在させるため、該テープをバンプ電極の溶融温度以上
の高温で耐熱性を有するものにしなければならず、バン
プ及びテープの材料に制約があるうえ、絶縁性テープの
厚さにより、薄型化にも制約をうける。
【０００６】このような課題を解決するべく、本発明者
らは、特開平０７−２７３１４３号公報に示されている
ように、リードフレームのインナーリードと半導体チッ
プの電極とがボールバンプを介して接合され、樹脂封止
されている樹脂封止型半導体装置を提案している。この
方法によると従来のワイヤボンディング方式によるもの
の２０％〜５０％、薄型化が可能となる。しかしなが
ら、特開平３−１１６４３号公報や特願平０６−０６１
０６８号明細書に示されている、バンプ電極を溶融する
方法は、チップのアルミニウム電極との接合の信頼性を
確保するためには、低融点のバンプが溶融してもアルミ
ニウムとの拡散が行われて、電極部で剥離しないよう
に、拡散バリアとして機能する、アルミニウムより高融
点の金属薄膜をアルミニウム薄膜上に形成する必要があ
る。この様な拡散バリア性をそなえ、かつ接合性が良好
な薄膜の多層構造を形成することは、プロセス上、コス
ト上の制約が多い。
らは、特開平０７−２７３１４３号公報に示されている
ように、リードフレームのインナーリードと半導体チッ
プの電極とがボールバンプを介して接合され、樹脂封止
されている樹脂封止型半導体装置を提案している。この
方法によると従来のワイヤボンディング方式によるもの
の２０％〜５０％、薄型化が可能となる。しかしなが
ら、特開平３−１１６４３号公報や特願平０６−０６１
０６８号明細書に示されている、バンプ電極を溶融する
方法は、チップのアルミニウム電極との接合の信頼性を
確保するためには、低融点のバンプが溶融してもアルミ
ニウムとの拡散が行われて、電極部で剥離しないよう
に、拡散バリアとして機能する、アルミニウムより高融
点の金属薄膜をアルミニウム薄膜上に形成する必要があ
る。この様な拡散バリア性をそなえ、かつ接合性が良好
な薄膜の多層構造を形成することは、プロセス上、コス
ト上の制約が多い。
【０００７】アルミニウム電極上に金ボールバンプを接
続する方法においては、アルミニウム側、リードフレー
ム側とも熱圧着接合となるために、特にリードフレーム
の銀メッキと金ボールの接合は銀／金の拡散温度が高
く、接合温度を高温にする必要があり、接合部の信頼性
を劣化させる。また接合時の治具等の平行度の厳密な管
理が必要となり、量産時の歩留りの低下が懸念される。
続する方法においては、アルミニウム側、リードフレー
ム側とも熱圧着接合となるために、特にリードフレーム
の銀メッキと金ボールの接合は銀／金の拡散温度が高
く、接合温度を高温にする必要があり、接合部の信頼性
を劣化させる。また接合時の治具等の平行度の厳密な管
理が必要となり、量産時の歩留りの低下が懸念される。
【０００８】
【発明が解決しようとする課題】本発明は電子機器の小
型化、高機能化の要求に応える、信頼性の高い樹脂封止
型半導体装置であって、従来のワイヤボンディング方式
に比べて薄型化、小型化が可能であり、また、ＴＡＢ方
式、ＦＣ方式より簡便で、安価な方式で製造可能な半導
体装置を提供することを目的とする。
型化、高機能化の要求に応える、信頼性の高い樹脂封止
型半導体装置であって、従来のワイヤボンディング方式
に比べて薄型化、小型化が可能であり、また、ＴＡＢ方
式、ＦＣ方式より簡便で、安価な方式で製造可能な半導
体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の本発明は、リードフレームのリードと半導体チップの
電極が接続されている半導体装置において、リード側は
低融点金属でなり、チップ電極とリード先端の接合部が
チップ電極側がリード側の低融点金属の融点より８０℃
以上高い融点を有する金属のバンプで形成されることを
特徴とする半導体装置である。また、低融点の金属はリ
ード上に微小ボールの形態で一定量接着されているか、
もしくは接着されたボールが溶融により、リード先端と
接合していることが好ましい。また、低融点金属のボー
ルが錫、錫合金、インジウム合金のいずれかからなるこ
とが好ましい。さらに、半導体チップ電極上に形成され
たバンプは、金、白金、銅、ニッケルおよびその合金な
どの比較的高融点の金属であることが好ましく、少なく
ともリード側の低融点金属より８０℃以上融点が高けれ
ばよい。例えばリード側の低融点金属が共晶半田の場
合、チップのバンプは９０％鉛半田でもよい。８０℃以
下の融点の差であると、リード側の低融点金属の溶融時
にチップ側の金属との拡散により、チップのアルミニウ
ム電極とチップ側のバンプ金属の接着性が劣化すること
がある。
の本発明は、リードフレームのリードと半導体チップの
電極が接続されている半導体装置において、リード側は
低融点金属でなり、チップ電極とリード先端の接合部が
チップ電極側がリード側の低融点金属の融点より８０℃
以上高い融点を有する金属のバンプで形成されることを
特徴とする半導体装置である。また、低融点の金属はリ
ード上に微小ボールの形態で一定量接着されているか、
もしくは接着されたボールが溶融により、リード先端と
接合していることが好ましい。また、低融点金属のボー
ルが錫、錫合金、インジウム合金のいずれかからなるこ
とが好ましい。さらに、半導体チップ電極上に形成され
たバンプは、金、白金、銅、ニッケルおよびその合金な
どの比較的高融点の金属であることが好ましく、少なく
ともリード側の低融点金属より８０℃以上融点が高けれ
ばよい。例えばリード側の低融点金属が共晶半田の場
合、チップのバンプは９０％鉛半田でもよい。８０℃以
下の融点の差であると、リード側の低融点金属の溶融時
にチップ側の金属との拡散により、チップのアルミニウ
ム電極とチップ側のバンプ金属の接着性が劣化すること
がある。
【００１０】チップ電極側のバンプは、メッキやボール
ボンディングによるスタッドバンプ法で形成することも
可能であるが、バンプ用のボールをあらかじめ作成して
おき、ボールを電極に接合することによって、バンプを
形成することが簡便である。さらに、リードフレームの
リード上に形成される低融点金属ボールもしくは、チッ
プ電極上に形成される金属ボールは、リードあるいはチ
ップ電極位置に対応した貫通孔を有する配列板の片側を
吸引することにより、貫通孔にボールを配列させ、その
ボールをリードもしくはチップ電極に転写することによ
って、簡便で、量産性のあるボールバンプの形成を可能
とする。
ボンディングによるスタッドバンプ法で形成することも
可能であるが、バンプ用のボールをあらかじめ作成して
おき、ボールを電極に接合することによって、バンプを
形成することが簡便である。さらに、リードフレームの
リード上に形成される低融点金属ボールもしくは、チッ
プ電極上に形成される金属ボールは、リードあるいはチ
ップ電極位置に対応した貫通孔を有する配列板の片側を
吸引することにより、貫通孔にボールを配列させ、その
ボールをリードもしくはチップ電極に転写することによ
って、簡便で、量産性のあるボールバンプの形成を可能
とする。
【００１１】
【発明の実施の形態】本発明の例を図１及び図２に示
す。図１は半導体チップ１の電極２とインナーリード３
がチップ電極上に形成されたバンプ４とリード側に形成
された低融点金属のボールバンプ５を介して接合され、
樹脂６で封止された、樹脂封止型半導体装置の断面図で
ある。この様な半導体装置は、あらかじめ半導体チップ
１上の周辺部に配置された電極２に、メッキによりバン
プを形成するか、ワイヤボンディング方式でボールを接
合することによってスタッドバンプを形成するか、事前
に作成した微小ボールをチップ電極に接合することによ
ってボールバンプを形成するか、いずれかの方法で、バ
ンプ４を形成する。
す。図１は半導体チップ１の電極２とインナーリード３
がチップ電極上に形成されたバンプ４とリード側に形成
された低融点金属のボールバンプ５を介して接合され、
樹脂６で封止された、樹脂封止型半導体装置の断面図で
ある。この様な半導体装置は、あらかじめ半導体チップ
１上の周辺部に配置された電極２に、メッキによりバン
プを形成するか、ワイヤボンディング方式でボールを接
合することによってスタッドバンプを形成するか、事前
に作成した微小ボールをチップ電極に接合することによ
ってボールバンプを形成するか、いずれかの方法で、バ
ンプ４を形成する。
【００１２】図２にボールバンプ８をチップ電極２に接
続したものを示す。またインナーリード３に低融点金属
のボールバンプ４を接合しておき、半導体チップ１とイ
ンナーリード３を重ね合わせて、低融点金属の融点以上
に加熱し、一括接合し、樹脂６で封止して製造される。
封止はモールド金型を使用したモールドタイプのもので
も、液状樹脂でカバーするポッティングタイプのもので
もよい。
続したものを示す。またインナーリード３に低融点金属
のボールバンプ４を接合しておき、半導体チップ１とイ
ンナーリード３を重ね合わせて、低融点金属の融点以上
に加熱し、一括接合し、樹脂６で封止して製造される。
封止はモールド金型を使用したモールドタイプのもので
も、液状樹脂でカバーするポッティングタイプのもので
もよい。
【００１３】この様に本発明の半導体装置は、半導体チ
ップ１の電極２とインナーリード３とがバンプ４、低融
点金属のボールバンプ５で接続されているので、図４の
ような従来のワイヤボンディング方式のものと比較し
て、ワイヤループが不要となった分、薄型化が可能であ
る。従来のワイヤボンディング方式では、樹脂封止後の
厚さ１．０〜１．３mmが限界であったが、本発明では同
厚さ０．６５mmのもの、すなわち従来の約１／２の厚さ
のものが得られる。またワイヤ長さに相当する部分の面
積も削減されることから、半導体装置の小型化も可能と
なる。
ップ１の電極２とインナーリード３とがバンプ４、低融
点金属のボールバンプ５で接続されているので、図４の
ような従来のワイヤボンディング方式のものと比較し
て、ワイヤループが不要となった分、薄型化が可能であ
る。従来のワイヤボンディング方式では、樹脂封止後の
厚さ１．０〜１．３mmが限界であったが、本発明では同
厚さ０．６５mmのもの、すなわち従来の約１／２の厚さ
のものが得られる。またワイヤ長さに相当する部分の面
積も削減されることから、半導体装置の小型化も可能と
なる。
【００１４】また本発明の半導体装置は、ボンディング
ワイヤを使用していないので、ワイヤ同士の接続、ある
いはワイヤと半導体チップとの接触等によるトラブル発
生が皆無である。また本発明は、リードフレーム側に低
融点金属のボールバンプを使用して、チップ側のバンプ
と一括して接続するが、リードフレーム側の低融点金属
を溶融して接続するので、高さのばらつきによる接合不
良が少なく信頼性の高い半導体装置を提供できる。特に
剛性の高いリードフレームを使用する場合には、高さの
ばらつきを緩和できる本発明が適している。またチップ
側のバンプは、接続時に溶融しないので、電極のアルミ
ニウム薄膜とバンプとの接合信頼性も高い。
ワイヤを使用していないので、ワイヤ同士の接続、ある
いはワイヤと半導体チップとの接触等によるトラブル発
生が皆無である。また本発明は、リードフレーム側に低
融点金属のボールバンプを使用して、チップ側のバンプ
と一括して接続するが、リードフレーム側の低融点金属
を溶融して接続するので、高さのばらつきによる接合不
良が少なく信頼性の高い半導体装置を提供できる。特に
剛性の高いリードフレームを使用する場合には、高さの
ばらつきを緩和できる本発明が適している。またチップ
側のバンプは、接続時に溶融しないので、電極のアルミ
ニウム薄膜とバンプとの接合信頼性も高い。
【００１５】本発明において、ボールバンプの大きさ
は、半導体チップの各電極および各インナーリードのピ
ッチおよび寸法に応じて適正な直径、例えば、３５〜１
２０μｍとする。接合に際しては、あらかじめ低融点金
属のボールバンプをチップ電極上のバンプの上部に接合
して、異種金属の２段のバンプ構造にしておき、低融点
金属を溶融してリードフレームのリードと接続してもよ
い。
は、半導体チップの各電極および各インナーリードのピ
ッチおよび寸法に応じて適正な直径、例えば、３５〜１
２０μｍとする。接合に際しては、あらかじめ低融点金
属のボールバンプをチップ電極上のバンプの上部に接合
して、異種金属の２段のバンプ構造にしておき、低融点
金属を溶融してリードフレームのリードと接続してもよ
い。
【００１６】つぎに本発明におけるバンプは、チップの
アルミニウム電極上には、Ａｕ，Ｃｕ，Ｎｉ，Ｐｔ等の
５００℃以上に融点をもつ純金属またはその合金である
ことが好ましく、メッキ法、スタッドバンプ法で形成し
てもよい。また、事前に作成した、高精度の微細ボール
を電極上に接合して、バンプ形成することで、バンプ高
さの均一化、バンプ形成コストの低減が可能となり他の
方法に比べて優れている。
アルミニウム電極上には、Ａｕ，Ｃｕ，Ｎｉ，Ｐｔ等の
５００℃以上に融点をもつ純金属またはその合金である
ことが好ましく、メッキ法、スタッドバンプ法で形成し
てもよい。また、事前に作成した、高精度の微細ボール
を電極上に接合して、バンプ形成することで、バンプ高
さの均一化、バンプ形成コストの低減が可能となり他の
方法に比べて優れている。
【００１７】
【実施例１】アルミニウム電極２００個をチップ周辺部
に有するシリコンチップを使用して、図２のような樹脂
封止型半導体装置を製造した。チップ電極には７０μｍ
径の金ボールを熱圧着した。図３（ａ）に示すようにボ
ールの配列はチップ２の電極位置に対応して４０μｍ径
の穴１１を貫通させた厚さ０．３mmの配列基板１３の裏
面を真空に吸引し、その基板をボール１２を収容した容
器１０に近接させ、吸引固定した後、図３（ｂ）に示す
ようにチップ電極２と位置合わせを行い、熱圧着固定し
た。チップの温度は３５０℃に保定して接合した。
に有するシリコンチップを使用して、図２のような樹脂
封止型半導体装置を製造した。チップ電極には７０μｍ
径の金ボールを熱圧着した。図３（ａ）に示すようにボ
ールの配列はチップ２の電極位置に対応して４０μｍ径
の穴１１を貫通させた厚さ０．３mmの配列基板１３の裏
面を真空に吸引し、その基板をボール１２を収容した容
器１０に近接させ、吸引固定した後、図３（ｂ）に示す
ようにチップ電極２と位置合わせを行い、熱圧着固定し
た。チップの温度は３５０℃に保定して接合した。
【００１８】一方これらの電極位置に対応してリードフ
レームのインナーリードが合わせられるようリードフレ
ームを作成し、その電極位置に対応したリード先端に７
０μｍ径の半田ボールを配列接合した。ボールの配列は
チップへのボール配列と同様にボールのリードフレーム
への接合位置に対応して４５μｍ径の穴を貫通させた厚
さ０．３mmの配列基板の裏面を真空に吸引し、その基板
をボールを収容した容器に近接させ、吸引固定した後、
リード先端と位置合わせを行い、圧着固定した。
レームのインナーリードが合わせられるようリードフレ
ームを作成し、その電極位置に対応したリード先端に７
０μｍ径の半田ボールを配列接合した。ボールの配列は
チップへのボール配列と同様にボールのリードフレーム
への接合位置に対応して４５μｍ径の穴を貫通させた厚
さ０．３mmの配列基板の裏面を真空に吸引し、その基板
をボールを収容した容器に近接させ、吸引固定した後、
リード先端と位置合わせを行い、圧着固定した。
【００１９】つぎにチップ側バンプとリードフレーム側
バンプの位置合わせを行い、仮固定した後、約２５０℃
に加熱して、チップとリードを接続し、図１のような樹
脂封止型半導体装置を製造した。得られた樹脂封止型半
導体装置の厚さは０．６４mmであった。その内訳は、チ
ップ１と電極２が合計０．２３mm、インナーリード３が
０．０８mm、接合後のバンプ高さがチップ側、リード側
の合計で、０．０８mm樹脂６が上下合計０．２５mmであ
った。なおインナーリードの接合部はエッチングによ
り、他のフレーム部より薄手化している。薄手化してい
る理由は半導体装置の厚さを低減する目的のほかに、剛
性を低減し、熱膨張差に起因する応力が加わった時に、
弾性変形しやすく、接合部剥離を抑制する効果がみられ
るからである。
バンプの位置合わせを行い、仮固定した後、約２５０℃
に加熱して、チップとリードを接続し、図１のような樹
脂封止型半導体装置を製造した。得られた樹脂封止型半
導体装置の厚さは０．６４mmであった。その内訳は、チ
ップ１と電極２が合計０．２３mm、インナーリード３が
０．０８mm、接合後のバンプ高さがチップ側、リード側
の合計で、０．０８mm樹脂６が上下合計０．２５mmであ
った。なおインナーリードの接合部はエッチングによ
り、他のフレーム部より薄手化している。薄手化してい
る理由は半導体装置の厚さを低減する目的のほかに、剛
性を低減し、熱膨張差に起因する応力が加わった時に、
弾性変形しやすく、接合部剥離を抑制する効果がみられ
るからである。
【００２０】電気的測定から、封止後３０個、電極数６
００個測定中、不良率は０であった。１２５℃ ５００
時間の加速加熱試験後の不良は皆無であり、また断面の
観察から、加熱拡散によるアルミニウム電極と金バンプ
の接合不良、また半田バンプと金バンプの接合不良も観
察されず信頼性の高いものであった。
００個測定中、不良率は０であった。１２５℃ ５００
時間の加速加熱試験後の不良は皆無であり、また断面の
観察から、加熱拡散によるアルミニウム電極と金バンプ
の接合不良、また半田バンプと金バンプの接合不良も観
察されず信頼性の高いものであった。
【００２１】
【実施例２】通常のウエハバンプ形成方法と同様に、シ
リコンチップのＡ１膜上にＴｉ，Ｗの合金薄膜１０００
オングストローム、Ａｕ薄膜５００オングストロームの
２層をスパッタ蒸着したのち、電極部分のみレジストで
窓明けし、メッキにより８０μｍ角、高さ２５μｍの金
バンプを形成した。電極はチップ７mm角の周辺部に配置
され合計２００個である。バンプ部分以外のＴｉＷ，Ａ
ｕの２層薄膜を取り除いた後、チップをダイシングでき
りだした。
リコンチップのＡ１膜上にＴｉ，Ｗの合金薄膜１０００
オングストローム、Ａｕ薄膜５００オングストロームの
２層をスパッタ蒸着したのち、電極部分のみレジストで
窓明けし、メッキにより８０μｍ角、高さ２５μｍの金
バンプを形成した。電極はチップ７mm角の周辺部に配置
され合計２００個である。バンプ部分以外のＴｉＷ，Ａ
ｕの２層薄膜を取り除いた後、チップをダイシングでき
りだした。
【００２２】一方これらの電極位置に対応してリードフ
レームのインナーリードが合わせられるようリードフレ
ームを作成し、その電極位置に対応したリード先端に７
０μｍ径の半田ボールを配列接合した。ボールの配列は
実施例１の場合と同様にボールのリードフレームへの接
合位置に対応して４５μｍ径の穴を貫通させた厚さ０．
３mmの配列基板の裏面を真空に吸引し、その基板をボー
ルを収容した容器に近接させ、吸引固定した後、リード
先端と位置合わせを行い、圧着固定した。
レームのインナーリードが合わせられるようリードフレ
ームを作成し、その電極位置に対応したリード先端に７
０μｍ径の半田ボールを配列接合した。ボールの配列は
実施例１の場合と同様にボールのリードフレームへの接
合位置に対応して４５μｍ径の穴を貫通させた厚さ０．
３mmの配列基板の裏面を真空に吸引し、その基板をボー
ルを収容した容器に近接させ、吸引固定した後、リード
先端と位置合わせを行い、圧着固定した。
【００２３】このようにしたのち、チップ側バンプとリ
ードフレーム側バンプの位置合わせを行い、仮固定した
後、約２００℃に加熱して、チップとリードを接続し、
図１のような樹脂封止型半導体装置を製造した。得られ
た樹脂封止型半導体装置の厚さは０．６３mmであった。
その内訳は、チップ１と電極２が合計０．２３mm、イン
ナーリード３が０．０８mm、接合後のバンプ高さがチッ
プ側、リード側の合計で、０．０７mm、樹脂６が上下合
計０．２５mmであった。
ードフレーム側バンプの位置合わせを行い、仮固定した
後、約２００℃に加熱して、チップとリードを接続し、
図１のような樹脂封止型半導体装置を製造した。得られ
た樹脂封止型半導体装置の厚さは０．６３mmであった。
その内訳は、チップ１と電極２が合計０．２３mm、イン
ナーリード３が０．０８mm、接合後のバンプ高さがチッ
プ側、リード側の合計で、０．０７mm、樹脂６が上下合
計０．２５mmであった。
【００２４】なおインナーリードの接合部はエッチング
により、他のフレーム部より薄手化している。電気的測
定から、封止後３０個、電極数６００個測定中、不良率
は０であった。−６０℃から＋１４０℃のサイクル試験
の５００サイクル後も不良は皆無であり、信頼性の高い
ものであった。
により、他のフレーム部より薄手化している。電気的測
定から、封止後３０個、電極数６００個測定中、不良率
は０であった。−６０℃から＋１４０℃のサイクル試験
の５００サイクル後も不良は皆無であり、信頼性の高い
ものであった。
【００２５】
【発明の効果】本発明の半導体装置は、リードフレーム
のインナーリードと半導体チップの電極とがボールバン
プを介して接合されているので、従来のワイヤボンディ
ング方式によるものの２０〜５０％の厚さの薄手化が可
能で、ワイヤ長さに対応する部分がなくなるため、小型
化も可能となる。チップの電極側には、高融点の金属を
使用してバンプを作成しているのでアルミニウム電極と
の接合信頼性が高く、またリード側のバンプには低融点
の金属を用いて、溶融して接続するので、圧力によるチ
ップへのダメージが少なく、高さばらつきによる接合不
良を解消できる。ボール接合、リードフレームとの接合
は配列吸着板を用いて一括して行うので、電極数の多い
高密度デバイスでの量産性も高い。
のインナーリードと半導体チップの電極とがボールバン
プを介して接合されているので、従来のワイヤボンディ
ング方式によるものの２０〜５０％の厚さの薄手化が可
能で、ワイヤ長さに対応する部分がなくなるため、小型
化も可能となる。チップの電極側には、高融点の金属を
使用してバンプを作成しているのでアルミニウム電極と
の接合信頼性が高く、またリード側のバンプには低融点
の金属を用いて、溶融して接続するので、圧力によるチ
ップへのダメージが少なく、高さばらつきによる接合不
良を解消できる。ボール接合、リードフレームとの接合
は配列吸着板を用いて一括して行うので、電極数の多い
高密度デバイスでの量産性も高い。
【図１】本発明の半導体装置の例を示す断面図である。
【図２】本発明の半導体装置の別の例を示す断面図であ
る。
る。
【図３】（ａ），（ｂ）は本発明の半導体装置の製造工
程の内ボールバンプを配列する工程を示す断面図であ
る。
程の内ボールバンプを配列する工程を示す断面図であ
る。
【図４】従来のワイヤボンディング方式による樹脂封止
型半導体装置の例を示す断面図である。
型半導体装置の例を示す断面図である。
１…半導体チップ ２…電極 ３…インナーリード ４…チップ電極側バンプ ５…リード側低融点金属ボールバンプ ６…樹脂 ７…ボンディングワイヤ ８…チップ電極側ボールバンプ ９…アウターリード １０…ボール収容容器 １１…配列基板貫通穴 １２…ボール １３…配列基板
Claims (5)
- 【請求項１】 リードフレームのリードと半導体チップ
の電極が接続されている半導体装置において、リード側
は低融点金属よりなり、チップ電極とリード先端の接合
部がチップ電極側がリード側の低融点金属の融点より８
０℃以上高い融点を有する金属のバンプで形成されるこ
とを特徴とする半導体装置。 - 【請求項２】 リード側の低融点金属が、錫、錫合金、
インジウム合金のいずれかからなることを特徴とする請
求項１記載の半導体装置。 - 【請求項３】 リード側の低融点金属が微小ボールの形
態で、リード先端に一定量接着させ、溶融により、リー
ド先端と接合していることを特徴とする請求項１記載の
半導体装置。 - 【請求項４】 半導体チップの電極上に形成されたバン
プが金、白金、銅、ニッケルもしくはその合金からなる
ボールが電極上に接続されたものであることを特徴とす
る請求項１記載の半導体装置。 - 【請求項５】 リードフレームのリード上に形成される
低融点金属ボールもしくは、チップ電極上に形成される
金属ボールが、リードあるいはチップ電極位置に対応し
た貫通孔を有する配列板の片側を吸引することにより、
貫通孔にボールを配列させ、そのボールをリードもしく
はチップ電極に転写したことを特徴とする請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10819996A JP3635151B2 (ja) | 1996-04-26 | 1996-04-26 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10819996A JP3635151B2 (ja) | 1996-04-26 | 1996-04-26 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293748A true JPH09293748A (ja) | 1997-11-11 |
| JP3635151B2 JP3635151B2 (ja) | 2005-04-06 |
Family
ID=14478538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10819996A Expired - Fee Related JP3635151B2 (ja) | 1996-04-26 | 1996-04-26 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635151B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990000204A (ko) * | 1997-06-03 | 1999-01-15 | 윤종용 | 접착 수단에 의한 반도체 칩의 본딩 패드와 내부 리드와의 연결 방법 및 그를 이용한 loc형 반도체 칩 패키지 |
| JP2008147604A (ja) * | 2006-12-12 | 2008-06-26 | Gem Services Inc | 突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージ |
-
1996
- 1996-04-26 JP JP10819996A patent/JP3635151B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990000204A (ko) * | 1997-06-03 | 1999-01-15 | 윤종용 | 접착 수단에 의한 반도체 칩의 본딩 패드와 내부 리드와의 연결 방법 및 그를 이용한 loc형 반도체 칩 패키지 |
| JP2008147604A (ja) * | 2006-12-12 | 2008-06-26 | Gem Services Inc | 突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3635151B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7713782B2 (en) | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| US5536973A (en) | Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes | |
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| US20090146298A1 (en) | Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles | |
| US20020041037A1 (en) | Semiconductor device and process of producing same | |
| JPH08306738A (ja) | 半導体装置およびその製造方法 | |
| US6400034B1 (en) | Semiconductor device | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| JP3635151B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH118270A (ja) | 半導体チップの搭載方法、チップオンチップ構造体の製造方法及びチップオンボード構造体の製造方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JP3674550B2 (ja) | 半導体装置 | |
| JP2000323528A (ja) | 半導体装置の製造方法 | |
| JPH1070154A (ja) | 半導体装置及びその製造方法 | |
| JPH07273143A (ja) | 樹脂封止型半導体装置 | |
| JP3675374B2 (ja) | 半導体装置 | |
| JP2002217232A (ja) | 半導体装置の製造方法 | |
| JPH09252020A (ja) | 半導体装置およびその製造方法 | |
| JP2001085595A (ja) | 半導体装置及びそれを用いた電子装置及びその製造方法 | |
| JP2002198485A (ja) | 半導体実装体とそれを用いた半導体装置およびその製造方法 | |
| JPS63318744A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041221 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041228 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110107 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110107 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20140107 |
|
| LAPS | Cancellation because of no payment of annual fees |