JPH07273143A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH07273143A
JPH07273143A JP6106894A JP6106894A JPH07273143A JP H07273143 A JPH07273143 A JP H07273143A JP 6106894 A JP6106894 A JP 6106894A JP 6106894 A JP6106894 A JP 6106894A JP H07273143 A JPH07273143 A JP H07273143A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
bonded
bump
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6106894A
Other languages
English (en)
Inventor
Kohei Tatsumi
宏平 巽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP6106894A priority Critical patent/JPH07273143A/ja
Publication of JPH07273143A publication Critical patent/JPH07273143A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 電子機器の軽薄短小化および高機能化の要求
に応える信頼性の高い樹脂封止型半導体装置であって、
従来のワイヤボンディング方式によるものの２０％〜５
０％の厚さの薄型化が可能な半導体装置を提供する。 【構成】 リードフレームのインナーリードと半導体チ
ップの電極とがボールバンプを介して接合され、樹脂モ
ールドされていることを特徴とする。ボールバンプは９
９．９重量％以上のＡｕ、または、ＳｎもしくはＳｎ合
金からなるのが好ましい。 【効果】 従来の電子機器等の配線基板に、特殊な接合
端子を要せず２枚重ねて接続することができ、チップと
リード間の接合信頼性が高い。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、特に薄型化可能な信頼
性の高い樹脂封止型半導体装置に関するものである。
【０００２】
【従来の技術】ＬＳＩ、超ＬＳＩのような集積回路の大
規模化および高密度化の実現と、電子機器の軽薄短小化
および高機能化の要求とが相俟って、より小型化かつ薄
型化された、信頼性の高い半導体装置の要望が高まって
いる。
【０００３】従来の樹脂封止型半導体装置は、ワイヤボ
ンディング方式で製造されるものが最も多く使用されて
いる。この方式で製造されたものは、図４の断面図に示
すように、半導体チップ１の電極２とインナーリード３
とがＡｕの細線からなるボンディングワイヤ８で接続さ
れ、樹脂６でモールドされており、ワイヤ８がループを
形成しているため薄型化には限界がある。なお９は配線
基板に接続されるアウターリードである。その限界を超
える薄型化が可能な方式として、ＴＡＢ(TapeAutomated
Bonding)およびＦＣ(Flip Chip) 方式が知られてい
る。ＴＡＢ方式は、図５に示すように、半導体チップ１
上の電極２の位置に合わせたインナーリード３をテープ
状の絶縁フィルム１０上に形成したものを、Ａｕ等のバ
ンプ１１を介在させて、熱圧着等により一括接合するも
のである。ＦＣ方式は、半導体チップの電極に半田のバ
ンプを形成し、リフローにより回路基板に直接接続する
ものである。
【０００４】ＴＡＢ方式におけるバンプは、半導体チッ
プの電極とテープのリードとを接続するためのＡｕ等の
突起であり、熱圧着により自身が圧縮されて両者を接合
させる。チップの電極上に形成するＩＣバンプとＴＡＢ
のリード上に形成するリードバンプがあり、バンプは主
としてメッキにより形成される。なお、Ａｕワイヤの先
端を溶融し球状にしたものを半導体チップの電極に圧着
し（ワイヤボンディング方式で行われる）、ワイヤを切
断するスタッドバンプもある。
【０００５】しかし、ＴＡＢテープをバンプを介してチ
ップと接続する方法は実用化されているが、ＴＡＢテー
プのリードが曲がりやすく、チップへの接続のインナー
リードボンディングや基板への接続のアウターリードボ
ンディングに歩留まりの問題があった。さらにＴＡＢは
リードフレームに比較して高価であり、また、メッキに
よるバンプ形成も複雑な工程を経るため、コスト高とな
り、現在もボンディングワイヤを使用するリードフレー
ム方式に比べて、広く利用されていない理由となってい
た。
【０００６】またＬＯＣ(Lead On Chip)構造の樹脂封止
型半導体装置において、半導体チップのボンディングパ
ッド（電極）とインナーリードをバンプ電極で接続した
ものが、特開平３−１１６４３号公報により提案されて
いる。その構造は、半導体チップの主面の中央部分に複
数のボンディングパッドを配置し、その上にチップの主
面との間に絶縁性テープを介在させてインナーリードを
設け、該インナーリードとボンディングパッドとを、バ
ンプ電極を溶融して接続したものである。
【０００７】
【発明が解決しようとする課題】上記従来技術におい
て、ＴＡＢ方式はリードを配線した絶縁フィルムの製造
コストが高いという問題がある。ＦＣ方式は、回路基板
と半導体チップの熱膨張差に起因するストレスが接合部
に集中するため、信頼性の点で問題がある。また特開平
３−１１６４３号公報の技術は、半導体チップとインナ
ーリードとの間に絶縁性テープを介在させるため、該テ
ープをバンプ電極の溶融温度以上の高温で耐熱性を有す
るものにしなければならず、バンプおよびテープの材料
に制約があるうえ、絶縁性テープの厚さにより、薄型化
に制約を受ける。
【０００８】本発明は、電子機器の軽薄短小化および高
機能化の要求に応える、信頼性の高い樹脂封止型半導体
装置であって、従来のワイヤボンディング方式によるも
のの２０％〜５０％の厚さの薄型化が可能な半導体装置
を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の本発明は、リードフレームのインナーリードと半導体
チップの電極とがボールバンプを介して接合され、樹脂
モールドされていることを特徴とする樹脂封止型半導体
装置である。そしてボールバンプが９９．９重量％以上
のＡｕ、または、ＳｎもしくはＳｎ合金からなるのが好
ましい。
【００１０】
【作用】本発明の例を図１および図２に示す。図１は半
導体チップ１の電極２とインナーリード３がボールバン
プ４を介して接合され、樹脂６でモールドされた樹脂封
止型半導体装置の断面図である。このような半導体装置
は、あらかじめ半導体チップ１上の周辺部に配置された
電極２にボールバンプ４を接合するか、またはインナー
リード３にボールバンプ４を接合しておき、半導体チッ
プ１とインナーリード３を重ねて一括接合し、樹脂６で
モールドして製造される。
【００１１】図２は半導体チップ１がアイランド５に接
合材７で接合されている樹脂封止型半導体装置の断面図
であり、その製造法の例を図３に示す。すなわち、
（ａ）のようなダイボンディング用フレーム１２のアイ
ランド５に、（ｂ）のように半導体チップ１をダイボン
ディングし、電極２の部分にボールバンプ４を接合し、
その上に、（ｃ）のようなリード接続用フレーム１３を
（ｄ）のように重ねて一括接合し、樹脂でモールドす
る。
【００１２】このように本発明の樹脂封止型半導体装置
は、半導体チップ１の電極２とインナーリード３とがボ
ールバンプ４で接合されているので、図４のような従来
のワイヤボンディング方式のものと比較して、ワイヤル
ープが不要となった分、薄型化が可能である。従来のワ
イヤボンディング方式では、樹脂封止後の厚さ１．０〜
１．３mmが限界であったが、本発明では同厚さ０．６５
mmのもの、すなわち従来の約１／２の厚さのものが得ら
れる。したがって、従来の配線基板で１枚接続していた
箇所に、本発明の半導体装置は２枚重ねて接続すること
ができる。そして、アウターリード９を従来のワイヤボ
ンディング方式のものと同じにできるので、接続用に特
殊な部品を使うことなく、従来の配線基板に直接接続す
ることができる。
【００１３】そして本発明の樹脂封止型半導体装置は、
ボンディングワイヤを使用してないので、ワイヤ同士の
接触、あるいはワイヤと半導体チップとの接触等による
トラブル発生が皆無である。
【００１４】また、本発明はボールバンプを使用してお
り、上記のように半導体チップと多数のインナーリード
とを一括接合するとき、全てのインナーリードについて
均一な直径のバンプを使用することができるので、信頼
性の高い半導体装置である。従来のＴＡＢ方式で採用さ
れているようなメッキにより形成したバンプや、前記ス
タッドバンプでは、チップ内の全てのバンプについてバ
ンプ高さを均一にするのが困難で、接合時のバンプ変形
量も数μｍ程度と小さく、バンプが低い箇所では接合不
良が発生し、バンプが高い箇所では半導体チップが損傷
を受ける危険性がある。一方、本発明においては、均一
な直径のボールバンプを使用することで、バンプ高さが
均一となり、さらに接合時の変形量も１０〜３０μｍ以
上にすることができ、全てのインナーリードについて均
一良好な接合が得られる。特にインナーリードの剛性の
高いリードフレームを使用する場合にはボールバンプが
適している。また、本発明はリードフレームを使用する
ため取り扱いが容易で安価である。
【００１５】本発明において、ボールバンプの大きさ
は、半導体チップの各電極および各インナーリードのピ
ッチおよび寸法に応じて適正な直径、例えば３５〜１０
０μｍとする。接合に際しては、あらかじめボールバン
プを半導体チップの各電極に接合しておき、その上にイ
ンナーリードを重ねて一括接合してもよく、また、あら
かじめ各インナーリードに接合しておいたものを半導体
チップに重ねて一括接合してもよい。
【００１６】つぎに本発明におけるボールバンプは、Ａ
ｕ、または、ＳｎもしくはＳｎ合金製とすることができ
る。Ａｕ製の場合は、９９．９重量％以上の純度のもの
とし、熱圧着または超音波を併用した熱圧着により接合
する。ＳｎもしくはＳｎ合金製の場合は溶融法により接
合する。Ｓｎ合金としては、半田（Ｓｎ−Ｐｂ合金）等
を採用することができる。超音波接合と併用する場合は
１リード毎にボンディングしてもよい。
【００１７】Ａｕ製のボールバンプを採用する場合、Ａ
ｕの純度が低いと硬度が高く、熱圧着時に高温にするか
高荷重にしなければならず、接合部が損傷を受けるおそ
れがあるので、９９．９重量％以上の純度とした。従来
のＴＡＢ方式において、半導体チップの電極にメッキに
よりＡｕバンプを形成する場合、硬度の調整が困難であ
り、軟化のための熱処理を必要としていた。この熱処理
において、電極のＡｌとバンプのＡｕとが金属間化合物
を生成して接合部信頼性が悪化するため、Ａｌ電極とＡ
ｕバンプの間にバリアメタルを形成しており、そのため
製造工程が複雑でコスト高になっていた。しかし本発明
においては、上記のような高純度のボールバンプを採用
したことにより、軟化のための熱処理やバリアメタルが
不要である。さらに、Ａｕ製のボールバンプを採用した
本発明半導体装置を製造するとき、ボールバンプの熱圧
着時に、Ａｌ電極表面の酸化アルミ層を破壊しながら接
合できるので、安定した信頼性の高い接合が得られる。
【００１８】
【実施例】１ＭＤＲＡＭのシリコンチップを使用して、
図１のような樹脂封止型半導体装置を製造した。ボール
バンプ４は、Ａｕ細線（純度９９．９重量％以上）を定
寸に切断し、溶融して直径８０μｍの球状に形成したも
のを使用した。これを、チップ１の周辺部に最小２００
μｍピッチで配置された合計２６個の電極２に熱圧着で
接合し、４２％Ｎｉ−Ｆｅ合金からなるインナーリード
３を重ねて熱圧着により一括接合し、樹脂６でモールド
した。また、同ボールバンプ４をあらかじめ同インナー
リードに接合したものを同チップ１に重ねた他は、上記
と同様にして製造した。使用した合計２６個のボールバ
ンプ４は、いずれも真球に近く、直径の差は３μｍ以内
であった。
【００１９】得られた樹脂封止型半導体装置の厚さは
０．６５mmであった。その内訳は、チップ１と電極２が
合計０．２５mm、インナーリード３が０．１０mm、接合
後のボールバンプ４が０．０５mm、樹脂６が上下合計
０．２５mmであった。接合部の不良発生状況は、接合後
に樹脂封止し、電気的特性を調査したが、接合に起因す
る不良は５０チップ中０であり、また、−６０℃から＋
１４０℃の熱サイクル試験の５００サイクル後も不良は
皆無であり、信頼性の高いものであった。
【００２０】また、厚さ０．１０mmのアイランドを有す
る図２のような樹脂封止型半導体装置について、同様に
試作した結果、樹脂封止後の厚さ０．７０mmで、同様に
接合部の信頼性の高いものが得られた。
【００２１】
【発明の効果】本発明の樹脂封止型半導体装置は、リー
ドフレームのインナーリードと半導体チップの電極とが
ボールバンプを介して接合されているので、従来のワイ
ヤボンディング方式によるものの２０％〜５０％の厚さ
の薄手化が可能で、従来の電子機器において、配線基板
に１枚接続していた箇所に、２枚重ねて接続することが
できる。そして、アウターリードを従来のワイヤボンデ
ィング方式のものと同じにできるので、接続用に特殊な
部品を使うことなく、従来の配線基板に直接接続するこ
とができる。
【００２２】また、本発明はボールバンプを使用してお
り、半導体チップと多数のインナーリードとを一括接合
するとき、全てのインナーリードについて均一な直径の
バンプを使用することができるので、接合部の不良発生
が極めて少ない。したがって本発明は、電子機器の軽薄
短小化および高機能化の要求に応える、信頼性の高い樹
脂封止型半導体装置である。
【図面の簡単な説明】
【図１】本発明の樹脂封止型半導体装置の例を示す断面
図である。
【図２】本発明の樹脂封止型半導体装置の別の例を示す
断面図である。
【図３】本発明の樹脂封止型半導体装置の製造工程の例
を示す平面図である。
【図４】従来のワイヤボンディング方式による樹脂封止
型半導体装置の例を示す断面図である。
【図５】従来のＴＡＢ方式による樹脂封止型半導体装置
の例を示す断面図である。
【符号の説明】
１：半導体チップ ２：電極 ３：インナーリード ４：ボールバンプ ５：アイランド ６：樹脂 ７：接合材 ８：ボンディングワイヤ ９：アウターリード １０：絶縁フィルム １１：バンプ １２：ダイボンディング用フレーム １３：リード接続用フレーム

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームのインナーリードと半導
    体チップの電極とがボールバンプを介して接合され、樹
    脂モールドされていることを特徴とする樹脂封止型半導
    体装置。
  2. 【請求項２】 ボールバンプが９９．９重量％以上のＡ
    ｕからなることを特徴とする請求項１記載の樹脂封止型
    半導体装置。
  3. 【請求項３】 ボールバンプがＳｎ合金からなることを
    特徴とする請求項１記載の樹脂封止型半導体装置。
JP6106894A 1994-03-30 1994-03-30 樹脂封止型半導体装置 Pending JPH07273143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6106894A JPH07273143A (ja) 1994-03-30 1994-03-30 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6106894A JPH07273143A (ja) 1994-03-30 1994-03-30 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH07273143A true JPH07273143A (ja) 1995-10-20

Family

ID=13160466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6106894A Pending JPH07273143A (ja) 1994-03-30 1994-03-30 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH07273143A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000204A (ko) * 1997-06-03 1999-01-15 윤종용 접착 수단에 의한 반도체 칩의 본딩 패드와 내부 리드와의 연결 방법 및 그를 이용한 loc형 반도체 칩 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000204A (ko) * 1997-06-03 1999-01-15 윤종용 접착 수단에 의한 반도체 칩의 본딩 패드와 내부 리드와의 연결 방법 및 그를 이용한 loc형 반도체 칩 패키지

Similar Documents

Publication Publication Date Title
US5976964A (en) Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US5917242A (en) Combination of semiconductor interconnect
US6316838B1 (en) Semiconductor device
US8039970B2 (en) Stacked semiconductor device and method of manufacturing the same
JPH1012769A (ja) 半導体装置およびその製造方法
JPH11288977A (ja) 複数チップ混載型半導体装置
JPH07153904A (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
JP2007214238A (ja) 半導体装置およびその製造方法
JP3670625B2 (ja) 半導体装置およびその製造方法
JPH07273143A (ja) 樹脂封止型半導体装置
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002026236A (ja) 半導体素子の実装構造およびその実装方法
JP3635151B2 (ja) 半導体装置および半導体装置の製造方法
JPH02114545A (ja) ワイヤボンディング接続方法
JPH0345542B2 (ja)
JP2681145B2 (ja) 樹脂封止半導体装置
TW432562B (en) Stacked chip package device using flip chip technology
JP3674550B2 (ja) 半導体装置
JPH01231333A (ja) 半導体装置の製造方法
JPH04184949A (ja) 半導体装置とその製造方法
JP2002198485A (ja) 半導体実装体とそれを用いた半導体装置およびその製造方法
JPH06204287A (ja) 集積回路
JPH11354576A (ja) 半導体装置およびその製造方法
JPH07283274A (ja) 半導体装置及び接合シート

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000314