JPS62266842A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS62266842A JPS62266842A JP61109693A JP10969386A JPS62266842A JP S62266842 A JPS62266842 A JP S62266842A JP 61109693 A JP61109693 A JP 61109693A JP 10969386 A JP10969386 A JP 10969386A JP S62266842 A JPS62266842 A JP S62266842A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pad
- insulating film
- semiconductor device
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 11
- 229910052742 iron Inorganic materials 0.000 claims abstract description 7
- 229910052718 tin Inorganic materials 0.000 claims abstract description 7
- 229910052802 copper Inorganic materials 0.000 claims abstract description 6
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 6
- 229910052738 indium Inorganic materials 0.000 claims abstract description 3
- 230000008018 melting Effects 0.000 claims description 17
- 238000002844 melting Methods 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 229920003002 synthetic resin Polymers 0.000 claims description 8
- 239000000057 synthetic resin Substances 0.000 claims description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910000846 In alloy Inorganic materials 0.000 claims 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052737 gold Inorganic materials 0.000 abstract description 6
- -1 e.g. Inorganic materials 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 2
- 239000000956 alloy Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 9
- 238000002161 passivation Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 101001120264 Arabidopsis thaliana Polyadenylate-binding protein 1 Proteins 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101150006573 PAN1 gene Proteins 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- ZTXONRUJVYXVTJ-UHFFFAOYSA-N chromium copper Chemical compound [Cr][Cu][Cr] ZTXONRUJVYXVTJ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置及びその製造方法に係り、特に、
ＴＡＢ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）法やフリップチップ方式に用いられるチップの電
極を容易に形成することのできる半導体装置及びその製
造方法に関する。
ＴＡＢ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）法やフリップチップ方式に用いられるチップの電
極を容易に形成することのできる半導体装置及びその製
造方法に関する。
（従来の技術）
一般的に半導体チップをパッケージに実装するにはチッ
プの電攪部から外部リード端子への接続が必要である。
プの電攪部から外部リード端子への接続が必要である。
ところで、かかる接続手段としては、例えば、電極構造
が簡単で接続に自由度があり、自動化されたボンディン
グワイヤ法が用いられている。ところが、製品の集積度
が向上し、かつ、高機能化するに伴い、当然チップの大
型化、使用ピン数が増大すると共に、パンケージの薄形
化が要求されてきている。このような技術的背景から、
近年、ＴＡＢ方式やフリップチップ方式でバンプ構造の
電極を有した半導体チップが普及するようになってきて
いる。
が簡単で接続に自由度があり、自動化されたボンディン
グワイヤ法が用いられている。ところが、製品の集積度
が向上し、かつ、高機能化するに伴い、当然チップの大
型化、使用ピン数が増大すると共に、パンケージの薄形
化が要求されてきている。このような技術的背景から、
近年、ＴＡＢ方式やフリップチップ方式でバンプ構造の
電極を有した半導体チップが普及するようになってきて
いる。
第３図はこの種の半導体装置の断面図である。
以下、この種の半導体装置を第３図に基づいて詳細に説
明する。
明する。
図中、ｌは半導体基板であり、この基板１上にアルミ電
極パット２がＳｉＯ□などの絶縁膜３を介して設けられ
ている。前記パット２を含む絶縁膜３上にはパット２の
一部に対応する部分に開口部４を有したパッシベーショ
ン膜５が設けられている。゛前記開口部４にはＡｕから
成るバンプ６がこのバンプ６を形成するためのＡ１カレ
ントフィルム上にバンプ６とカレントフィルムとの拡散
防止金属であるチタン、白金、クロム銅などで構成され
た蒸着１り７を介して設けられている。
極パット２がＳｉＯ□などの絶縁膜３を介して設けられ
ている。前記パット２を含む絶縁膜３上にはパット２の
一部に対応する部分に開口部４を有したパッシベーショ
ン膜５が設けられている。゛前記開口部４にはＡｕから
成るバンプ６がこのバンプ６を形成するためのＡ１カレ
ントフィルム上にバンプ６とカレントフィルムとの拡散
防止金属であるチタン、白金、クロム銅などで構成され
た蒸着１り７を介して設けられている。
（発明が解決しようとする問題点）
しかしながら、従来技術によれば、バンプ６をパッシベ
ーション膜５の開口部４に形成する前に、蒸着膜７を形
成しなければならないため工程数が多くなり、経済的に
不利であり、また、バンプを電解メッキにより形成する
ので、時間を要すると共に、工数的にも不利であった。
ーション膜５の開口部４に形成する前に、蒸着膜７を形
成しなければならないため工程数が多くなり、経済的に
不利であり、また、バンプを電解メッキにより形成する
ので、時間を要すると共に、工数的にも不利であった。
また、バンプ６がパッシベーション膜５の開口部４から
露出するパット２のみならず、その周囲のパッシベーシ
ョン膜５にも固設されているため、開口部４付近のパッ
シベーション膜５に応力が加わって歪みが生じる。その
結果、この歪みに起因してクランクがパッシベーション
膜５の上端面からパット２の側壁、絶縁膜３を介して基
板ｌに達するように生じ、基板ｌとパン１６間に電気的
にリークが生じるという問題もあった。
露出するパット２のみならず、その周囲のパッシベーシ
ョン膜５にも固設されているため、開口部４付近のパッ
シベーション膜５に応力が加わって歪みが生じる。その
結果、この歪みに起因してクランクがパッシベーション
膜５の上端面からパット２の側壁、絶縁膜３を介して基
板ｌに達するように生じ、基板ｌとパン１６間に電気的
にリークが生じるという問題もあった。
本発明は、上記問題点を除去し、電極の構成が容易で、
工数を低減でき、しかも信頼性の高い半導体装置及びそ
の製造方法を提供することを目的とする。
工数を低減でき、しかも信頼性の高い半導体装置及びそ
の製造方法を提供することを目的とする。
（問題点を解決するための手段）
本発明は、上記問題点を解決するために、半導体基板と
、該半導体基板上に絶縁膜を介して設けられたパット部
と、該パット部を含む絶Ａｔ ＩＩＩ上に設けられた該
パット部の一部に対応する部分に開口部を有する表面保
護絶縁膜と、該表面保護絶縁膜開口部から露出するパッ
ト部上に低融点金属蒸着膜を形成し該パット部上に外周
に低融点金属被膜が形成された芯部材から成る電極を形
成するようにしたものである。
、該半導体基板上に絶縁膜を介して設けられたパット部
と、該パット部を含む絶Ａｔ ＩＩＩ上に設けられた該
パット部の一部に対応する部分に開口部を有する表面保
護絶縁膜と、該表面保護絶縁膜開口部から露出するパッ
ト部上に低融点金属蒸着膜を形成し該パット部上に外周
に低融点金属被膜が形成された芯部材から成る電極を形
成するようにしたものである。
また、半導体基板上に絶縁膜を介してパット部を形成す
る工程と、該パット部を含む基板上に該パット部の一部
に対応する部分に開口部を有する表面保護絶縁膜を形成
する工程と、該表面保護絶縁膜の開口部のパフ）上に低
融点金属蒸着膜を形成する工程と、該開口部に前記表面
保護絶縁膜の厚みより大きい外周に低融点金属被膜が形
成された芯部材からなる電極を設ける工程とを施すよう
にしたものである。
る工程と、該パット部を含む基板上に該パット部の一部
に対応する部分に開口部を有する表面保護絶縁膜を形成
する工程と、該表面保護絶縁膜の開口部のパフ）上に低
融点金属蒸着膜を形成する工程と、該開口部に前記表面
保護絶縁膜の厚みより大きい外周に低融点金属被膜が形
成された芯部材からなる電極を設ける工程とを施すよう
にしたものである。
（作用）
本発明によれば、半導体チップのバンプを形成するに際
し、半導体チップのアルミ電極パットの開口部から露出
パット上にこ絶縁膜の厚みより大きい径を有した半田、
錫、金で外周を表面処理した芯部材、例えば、金属球、
セラミック球、合成樹脂球を有する電極を設ける。また
、第２に、従来のように、パットとバンプ間にカレント
フィルム、または、拡散防止金属としてのチタン、白金
、クロム、銅などの蒸着膜を介在させることなく、外周
を金属表面処理した金属球、セラミック球又は合成樹脂
球をパット上へ溶着して電極を形成することにより、工
程数を少なくして、コスト低減を図るようにしたもので
ある。
し、半導体チップのアルミ電極パットの開口部から露出
パット上にこ絶縁膜の厚みより大きい径を有した半田、
錫、金で外周を表面処理した芯部材、例えば、金属球、
セラミック球、合成樹脂球を有する電極を設ける。また
、第２に、従来のように、パットとバンプ間にカレント
フィルム、または、拡散防止金属としてのチタン、白金
、クロム、銅などの蒸着膜を介在させることなく、外周
を金属表面処理した金属球、セラミック球又は合成樹脂
球をパット上へ溶着して電極を形成することにより、工
程数を少なくして、コスト低減を図るようにしたもので
ある。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明に係る半導体装置の断面図であり、図中
、１１は半導体基板、１２は絶縁膜、１３はバフ）、１
４はＰＳＧ膜、１７は芯部材であり、この芯部材１７は
Ｃｕ、 Ｎｉ、 Ｆｅなどの金属球、セラミック球や合
成樹脂球などからなる。この芯部材は外周には低融点金
属被膜が設けられ、パット上に載置されて溶着され、電
極が形成される。
、１１は半導体基板、１２は絶縁膜、１３はバフ）、１
４はＰＳＧ膜、１７は芯部材であり、この芯部材１７は
Ｃｕ、 Ｎｉ、 Ｆｅなどの金属球、セラミック球や合
成樹脂球などからなる。この芯部材は外周には低融点金
属被膜が設けられ、パット上に載置されて溶着され、電
極が形成される。
第２図は本発明の一実施例を示す半導体装置の製造工程
断面図である。
断面図である。
以下、本発明に係る半導体装置の製造方法について、第
２図に基づいて詳細に説明する。
２図に基づいて詳細に説明する。
（１）まず、第２図（ａ）に示されるように、半導体基
板（ウェハ）１１上に５ｒ（ｈなどの絶ｊ！膜１２を介
してパット１３を形成した後、全面に表面保護絶縁膜と
してのＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇ
ｌａｓｓ ）膜１４を形成し、前記バフ目３の一部に対
応するＰＳＧ膜１４を選択的にエツチング除去し、開口
部１５を形成す机 （２）次に、第２図（ｂ）に示されるように、低融点金
属、例えば、半田、Ａｕ、 Ｓｎ、 Ｉｎ又はＩｎ等の
合金を全面に蒸着し、前記開口部１５に対応する形状に
選択的にエンチング除去し、低融点金属蒸着膜１６を形
成する。
板（ウェハ）１１上に５ｒ（ｈなどの絶ｊ！膜１２を介
してパット１３を形成した後、全面に表面保護絶縁膜と
してのＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇ
ｌａｓｓ ）膜１４を形成し、前記バフ目３の一部に対
応するＰＳＧ膜１４を選択的にエツチング除去し、開口
部１５を形成す机 （２）次に、第２図（ｂ）に示されるように、低融点金
属、例えば、半田、Ａｕ、 Ｓｎ、 Ｉｎ又はＩｎ等の
合金を全面に蒸着し、前記開口部１５に対応する形状に
選択的にエンチング除去し、低融点金属蒸着膜１６を形
成する。
（３）次いで、第２図（ｃ）に示されるように、直径ｔ
ｏｏ 〜１５０μｍφの、例えば、外周に半田、Ｓｎ。
ｏｏ 〜１５０μｍφの、例えば、外周に半田、Ｓｎ。
Ａｕ皮膜１９を形成した金属球１８をパット１３上にセ
ットする。この場合は、ワイヤポンドのワイヤ接続工程
で用いられる位置合わせ技術を採用することができる。
ットする。この場合は、ワイヤポンドのワイヤ接続工程
で用いられる位置合わせ技術を採用することができる。
（４）次に、第２図（ｄ）に示されるように、半導体基
板１１を約２′００〜３００℃程度に加熱し、かかる金
属球Ｉ８に形成した半田、Ｓｎ、 Ａｕ皮膜１９を半導
体基板】ｌ上のバフ［３へ超音波等をかけなから溶着す
る。すると、金属球１８は溶着被膜２０によってパット
１３上へ固定され、７ａＦｉｔが形成される。
板１１を約２′００〜３００℃程度に加熱し、かかる金
属球Ｉ８に形成した半田、Ｓｎ、 Ａｕ皮膜１９を半導
体基板】ｌ上のバフ［３へ超音波等をかけなから溶着す
る。すると、金属球１８は溶着被膜２０によってパット
１３上へ固定され、７ａＦｉｔが形成される。
なお、その他のパット部についても前記同様の方法にて
超音波等をかけながら、溶着処理を行う。
超音波等をかけながら、溶着処理を行う。
その後、ダイミング工程等を経て半導体チップに分割し
、半導体装置を製造する。
、半導体装置を製造する。
本発明に係る半導体チップは第２図に示されるように、
半導体基板１１上に絶縁膜１２を介してパフ目３を設け
、このパット１３にＰＳＧ膜１４の各々の開口部を介し
て金属球１Ｂを溶着した構造となっている。この金属球
は半田又はＳｎの融点以上の金属であればよく、例えば
、Ａｕを除（Ｃｕ、 Ｎｉ、 Ｆｅなどが良好である。
半導体基板１１上に絶縁膜１２を介してパフ目３を設け
、このパット１３にＰＳＧ膜１４の各々の開口部を介し
て金属球１Ｂを溶着した構造となっている。この金属球
は半田又はＳｎの融点以上の金属であればよく、例えば
、Ａｕを除（Ｃｕ、 Ｎｉ、 Ｆｅなどが良好である。
他の実施例として、前記した金属球１７に代えて、セラ
ミック球や合成樹脂球を用いることができる。
ミック球や合成樹脂球を用いることができる。
なお、合成樹脂球としては、例えば、ＰＡＢＩ （商品
名キネル、三井石油化学）、ＦＡＩ （商品名トーＤル
、三菱化成工業） ＰＥ５Ｆ （商品名ＶＩＣＴＩ？Ｅ
Ｘ 、住友化学工業）を用いることができる。また、そ
れぞれの球の表面に形成する被膜は無電解メッキ等で形
成することができる。
名キネル、三井石油化学）、ＦＡＩ （商品名トーＤル
、三菱化成工業） ＰＥ５Ｆ （商品名ＶＩＣＴＩ？Ｅ
Ｘ 、住友化学工業）を用いることができる。また、そ
れぞれの球の表面に形成する被膜は無電解メッキ等で形
成することができる。
更に、本発明の方法によれば、従来のように、パットと
パン１間にカレントフィルム等の７着膜及び拡散防止金
属膜などを介在させることなく、ＰＳＧ膜１４を形成後
、パット１３に直接低融点金属膜１６を形成し、その上
に直接、半田、Ｓｎ、Ａｕ被膜を形成した後、各種球（
１００〜１５０μｍφ）を溶着したので従来のものに比
べて、工程数、工数を削減し、経済的に有利な半導体装
置を提供することができる。当然、従来のＡｕバンプか
らＣＵ、Ｎｉ、 Ｆｅいセラミック、合成樹脂などの各
種球に変更したのでコスト的にも有利である。
パン１間にカレントフィルム等の７着膜及び拡散防止金
属膜などを介在させることなく、ＰＳＧ膜１４を形成後
、パット１３に直接低融点金属膜１６を形成し、その上
に直接、半田、Ｓｎ、Ａｕ被膜を形成した後、各種球（
１００〜１５０μｍφ）を溶着したので従来のものに比
べて、工程数、工数を削減し、経済的に有利な半導体装
置を提供することができる。当然、従来のＡｕバンプか
らＣＵ、Ｎｉ、 Ｆｅいセラミック、合成樹脂などの各
種球に変更したのでコスト的にも有利である。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、半導体
チップのバンプを形成するに際し、半導体チップのアル
ミ１掻パットの開口部から露出パ。
チップのバンプを形成するに際し、半導体チップのアル
ミ１掻パットの開口部から露出パ。
ト上に絶縁膜の厚みより大きい径を存した半田、Ｓｎ、
Ａｕで外周を表面処理した芯部材、例えば、ＣＵ、Ｎ
ｉ、Ｆｅなどの金属球、セラミック球、合成樹脂球を存
する接続体を設けるようにしたので、工程数を減少して
、コスト低減をはかることができる。
Ａｕで外周を表面処理した芯部材、例えば、ＣＵ、Ｎ
ｉ、Ｆｅなどの金属球、セラミック球、合成樹脂球を存
する接続体を設けるようにしたので、工程数を減少して
、コスト低減をはかることができる。
また、拡散防止金属膜等のエツチング工数が削減できて
、安価であり、しかもアルミパットが低融点金属が完全
に覆われているのでアルミが腐食することもない。
、安価であり、しかもアルミパットが低融点金属が完全
に覆われているのでアルミが腐食することもない。
このように、信頼性の高いバンプｔｉを有する半導体装
置及びその製造方法を提供できるものである。
置及びその製造方法を提供できるものである。
第１図は本発明に係る半導体装置の断面図、第２図は本
発明の一実施例を示す半導体装置の製造工程断面図、第
３図は従来の半導体装置の断面図である。 １１・・・半導体基板、１２・・・絶縁膜、１３・・・
パット、１４・・・ＰＳＧ膜、１５・・・開口部、１６
・・・低融点金属蒸着膜、１７ ・・・芯部材、１８
・・・金属球（Ｃｕ、 Ｎｉ、 Ｆｅ） 、１９−低融
点金属被膜、２０・・・溶着被膜。
発明の一実施例を示す半導体装置の製造工程断面図、第
３図は従来の半導体装置の断面図である。 １１・・・半導体基板、１２・・・絶縁膜、１３・・・
パット、１４・・・ＰＳＧ膜、１５・・・開口部、１６
・・・低融点金属蒸着膜、１７ ・・・芯部材、１８
・・・金属球（Ｃｕ、 Ｎｉ、 Ｆｅ） 、１９−低融
点金属被膜、２０・・・溶着被膜。
Claims (6)
- （１）半導体基板と、該半導体基板上に絶縁膜を介して
設けられたパット部と、該パット部を含む絶縁膜上に設
けられた該パット部の一部に対応する部分に開口部を有
する表面保護絶縁膜と、該表面保護絶縁膜の開口部から
露出するパット部上に低融点金属蒸着膜を形成し該パッ
ト部上に外周に低融点金属被膜が形成された芯部材から
成る電極を設けるようにしたことを特徴とする半導体装
置。 - （２）前記芯部材は銅、ニッケル又は鉄であることを特
徴とする特許請求の範囲第１項記載の半導体装置。 - （３）前記芯部材はセラミック又は合成樹脂から成るこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
。 - （４）上記芯部材は球状であることを特徴とする特許請
求の範囲第１項記載の半導体装置。 - （５）前記低融点金属蒸着膜は、錫、半田、インジウム
又はインジウム合金であることを特徴とする特許請求の
範囲第１項記載の半導体装置。 - （６）半導体基板上に絶縁膜を介してパット部を形成す
る工程と、該パット部を含む基板上に該パット部の一部
に対応する部分に開口部を有する表面保護絶縁膜を形成
する工程と、該表面保護絶縁膜の開口部のパット上に低
融点金属蒸着膜を形成する工程と、該開口部に前記表面
保護絶縁膜の厚みより大きい外周に低融点金属被膜が形
成された芯部材からなる電極を設ける工程とを有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109693A JPH0793341B2 (ja) | 1986-05-15 | 1986-05-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109693A JPH0793341B2 (ja) | 1986-05-15 | 1986-05-15 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62266842A true JPS62266842A (ja) | 1987-11-19 |
| JPH0793341B2 JPH0793341B2 (ja) | 1995-10-09 |
Family
ID=14516802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61109693A Expired - Lifetime JPH0793341B2 (ja) | 1986-05-15 | 1986-05-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793341B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01192126A (ja) * | 1988-01-28 | 1989-08-02 | Fujitsu Ltd | 半田バンプの接続方法 |
| JPH02180036A (ja) * | 1988-12-29 | 1990-07-12 | Sharp Corp | 電極の形成方法 |
| JPH09199506A (ja) * | 1995-11-15 | 1997-07-31 | Citizen Watch Co Ltd | 半導体素子のバンプ形成方法 |
| JP2004031474A (ja) * | 2002-06-24 | 2004-01-29 | Tdk Corp | 電子部品及びその製造方法 |
| JP2004149923A (ja) * | 2003-10-23 | 2004-05-27 | Sekisui Chem Co Ltd | 導電性微粒子及び基板 |
| US7038144B2 (en) | 2000-11-08 | 2006-05-02 | Sharp Kabushiki Kaisha | Electronic component and method and structure for mounting semiconductor device |
| JP2006344624A (ja) * | 2005-06-07 | 2006-12-21 | Hitachi Metals Ltd | 電子部品の製造方法 |
| WO2009146373A1 (en) * | 2008-05-28 | 2009-12-03 | Mvm Technoloiges, Inc. | Maskless process for solder bumps production |
-
1986
- 1986-05-15 JP JP61109693A patent/JPH0793341B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01192126A (ja) * | 1988-01-28 | 1989-08-02 | Fujitsu Ltd | 半田バンプの接続方法 |
| JPH02180036A (ja) * | 1988-12-29 | 1990-07-12 | Sharp Corp | 電極の形成方法 |
| JPH09199506A (ja) * | 1995-11-15 | 1997-07-31 | Citizen Watch Co Ltd | 半導体素子のバンプ形成方法 |
| US7038144B2 (en) | 2000-11-08 | 2006-05-02 | Sharp Kabushiki Kaisha | Electronic component and method and structure for mounting semiconductor device |
| JP2004031474A (ja) * | 2002-06-24 | 2004-01-29 | Tdk Corp | 電子部品及びその製造方法 |
| JP2004149923A (ja) * | 2003-10-23 | 2004-05-27 | Sekisui Chem Co Ltd | 導電性微粒子及び基板 |
| JP2006344624A (ja) * | 2005-06-07 | 2006-12-21 | Hitachi Metals Ltd | 電子部品の製造方法 |
| WO2009146373A1 (en) * | 2008-05-28 | 2009-12-03 | Mvm Technoloiges, Inc. | Maskless process for solder bumps production |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793341B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6809020B2 (en) | Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device | |
| US3952404A (en) | Beam lead formation method | |
| TW200537627A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US20040092092A1 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| JPS62266842A (ja) | 半導体装置及びその製造方法 | |
| JPS636850A (ja) | 電子部品の製造方法 | |
| JPH07183304A (ja) | 半導体装置の製造方法 | |
| KR20020094594A (ko) | 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법 | |
| KR100591235B1 (ko) | 반도체 장치 | |
| JPH08195397A (ja) | バンプ付き半導体装置およびその製造方法 | |
| JPH0590465A (ja) | 半導体装置 | |
| KR20030069321A (ko) | 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그제조방법 | |
| JPH02168640A (ja) | 異なる基板間の接続構造 | |
| JP3091779B2 (ja) | 半導体装置用リードフレームの製造方法 | |
| JPH09148693A (ja) | フリップチップ実装用基板及びその製造方法 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0732170B2 (ja) | 半導体装置 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| KR970005716B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3434918B2 (ja) | 半導体装置 | |
| JPH0969539A (ja) | バンプ形成方法及び半導体装置 | |
| JPS62199022A (ja) | 半導体装置の実装具 | |
| TW202306081A (zh) | 半導體結構及其製作方法 | |
| JPH02159033A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |