JPH01192126A - 半田バンプの接続方法 - Google Patents
半田バンプの接続方法Info
- Publication number
- JPH01192126A JPH01192126A JP1774788A JP1774788A JPH01192126A JP H01192126 A JPH01192126 A JP H01192126A JP 1774788 A JP1774788 A JP 1774788A JP 1774788 A JP1774788 A JP 1774788A JP H01192126 A JPH01192126 A JP H01192126A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit board
- chip
- bumps
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910052738 indium Inorganic materials 0.000 claims abstract description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000919 ceramic Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000004907 flux Effects 0.000 abstract description 15
- 238000005476 soldering Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000010409 thin film Substances 0.000 abstract description 6
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 abstract description 5
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 abstract description 5
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 239000007767 bonding agent Substances 0.000 abstract 1
- 239000011159 matrix material Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- -1 halogen ions Chemical class 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- RVZRBWKZFJCCIB-UHFFFAOYSA-N perfluorotributylamine Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)N(C(F)(F)C(F)(F)C(F)(F)C(F)(F)F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F RVZRBWKZFJCCIB-UHFFFAOYSA-N 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 239000000314 lubricant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13609—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
フリップチップタイプの半導体集積回路素子を回路基板
に装着する方法に関し、 半導体集積回路素子の特性に影響を及ぼすことなく正し
く回路基板に装着することを目的とし、フリップチップ
タイプの半導体集積回路素子の上にマトリックス状に形
成してある半田バンプをセラミック回路基板上にマトリ
ックス状に形成してある半田バンプと位置合わせした後
に加熱して前記集積回路素子を回路基板上に装着する際
に、予め前記両者あるいは一方の半田バンプの表面にイ
ンジウムの被覆を施しておくことにより半田バ地 ンプの接合方法を構成する。
に装着する方法に関し、 半導体集積回路素子の特性に影響を及ぼすことなく正し
く回路基板に装着することを目的とし、フリップチップ
タイプの半導体集積回路素子の上にマトリックス状に形
成してある半田バンプをセラミック回路基板上にマトリ
ックス状に形成してある半田バンプと位置合わせした後
に加熱して前記集積回路素子を回路基板上に装着する際
に、予め前記両者あるいは一方の半田バンプの表面にイ
ンジウムの被覆を施しておくことにより半田バ地 ンプの接合方法を構成する。
本発明はフリップチップタイプの半導体集積回路素子を
回路基板に装着する方法に関する。
回路基板に装着する方法に関する。
大量の情報を高速に処理する必要性から、情報処理装置
は装置の小形化と大容量化が進められている。
は装置の小形化と大容量化が進められている。
こ＼で、ＩＣ，ＬＳＩなどの半導体集積回路素子は情報
処理装置の主構成部品であり、小形大容量化を実現する
ために素子構成と外装の両面から改良が進められている
。
処理装置の主構成部品であり、小形大容量化を実現する
ために素子構成と外装の両面から改良が進められている
。
すなわち、配線パターンの微細化と半導体形成領域の微
小化とにより単位素子の小形化が行われ、ＩＣよ：すＬ
Ｓ−１へ、またＬＳＩよりＶＬＳ Ｉへと大容量化が行
われている。
小化とにより単位素子の小形化が行われ、ＩＣよ：すＬ
Ｓ−１へ、またＬＳＩよりＶＬＳ Ｉへと大容量化が行
われている。
門゛た、ｊ ’”’ 、；’シベーシコン技術の進歩に
よりハーメチックシールパ？ケージの必要性が減少し、
半導体チップに直接に端子電極を設けたフリップチップ
タイプの半導体素子が実用化されようとしｔいる。
゛ 〔従来の技術〕 フリップチップタイプの半導体素子はパターン形成の行
われているチップ面上に外部の配線基板に回路接続を行
う電極パッド（以下略してパッド）がマトリックス状に
多数形成されており、このパッドに半田パンプ（以下略
してバンプ）が形成されているが、直径が２００μｍ程
度と小さいにも拘らず、回路基板上のパッド位置に正確
に装着することが必要なことから高いパターン精度が要
求されている。
よりハーメチックシールパ？ケージの必要性が減少し、
半導体チップに直接に端子電極を設けたフリップチップ
タイプの半導体素子が実用化されようとしｔいる。
゛ 〔従来の技術〕 フリップチップタイプの半導体素子はパターン形成の行
われているチップ面上に外部の配線基板に回路接続を行
う電極パッド（以下略してパッド）がマトリックス状に
多数形成されており、このパッドに半田パンプ（以下略
してバンプ）が形成されているが、直径が２００μｍ程
度と小さいにも拘らず、回路基板上のパッド位置に正確
に装着することが必要なことから高いパターン精度が要
求されている。
例えば、１０ｓ角のＳｉチップの面上に径２００ＩＩ１
１の半田パンプが２１個づつ計４４１個形成れているＬ
ＳＩの場合には、半田パンプの繰り返しピッチは４００
ｐｍであり、半田バンプ間の間隔は２００μｍに過ぎ
ない。
１の半田パンプが２１個づつ計４４１個形成れているＬ
ＳＩの場合には、半田パンプの繰り返しピッチは４００
ｐｍであり、半田バンプ間の間隔は２００μｍに過ぎ
ない。
か−る半田パンプは半田蒸着法、半田ボールの接着法、
スクリーン印刷法などの方法で形成されており、回路基
板への装着に当たってはフリップチップ接合用の位置合
わせ機を用い、回路基板のパッド形成面にフラックスを
塗布して接合を行っている。
スクリーン印刷法などの方法で形成されており、回路基
板への装着に当たってはフリップチップ接合用の位置合
わせ機を用い、回路基板のパッド形成面にフラックスを
塗布して接合を行っている。
然し、フラックスには塩素イオン（（／！−）などのハ
ロゲンイオンが含まれており、特に接合性の良い活性ロ
ジン系フラックスにはＣ２−が含まれていることから接
合にはフラックスを使用、したくない。
ロゲンイオンが含まれており、特に接合性の良い活性ロ
ジン系フラックスにはＣ２−が含まれていることから接
合にはフラックスを使用、したくない。
一方、フラックスを使用することなく位置合わせ機を用
いて両者を接触させ、基板加熱を行って半田融着を行わ
せようとすると、僅かの振動で位置ずれが生じるため、
正しい接合を行うことができない。
いて両者を接触させ、基板加熱を行って半田融着を行わ
せようとすると、僅かの振動で位置ずれが生じるため、
正しい接合を行うことができない。
第２図（Ａ）、（Ｂ）はこの状態を示すもので、同図（
Ａ）はＳｉチップ１とセラミック回路基板２の両方に半
球状の半田バンプ３，３′を形成し、フリップチップ接
合用の位置合わせ機を用いて接合した状態を示している
。
Ａ）はＳｉチップ１とセラミック回路基板２の両方に半
球状の半田バンプ３，３′を形成し、フリップチップ接
合用の位置合わせ機を用いて接合した状態を示している
。
然し、基板加熱装置に運搬中或いは加熱中に僅かの振動
で位置ずれが起こり、同図（Ｂ）に示すようになる。
で位置ずれが起こり、同図（Ｂ）に示すようになる。
一方、フラックスを塗布しておくとこの粘着性により位
置ずれを阻止でき、正しい接合を行うことができる。
置ずれを阻止でき、正しい接合を行うことができる。
然し、先に記したようにフラックスの使用はチップの品
質保持のためには好ましくなく、この対策が必要であっ
た。
質保持のためには好ましくなく、この対策が必要であっ
た。
以上記したようにフリップチップタイプの半導・体チッ
プを回路基板上に７トリツクス状に形成されているパッ
ドに位置合わせして接合を行う場合、フラックスを使用
しないことが望ましい。
プを回路基板上に７トリツクス状に形成されているパッ
ドに位置合わせして接合を行う場合、フラックスを使用
しないことが望ましい。
然し、その場合は容易に位置ずれを生じ、正しい接合が
できないことが問題である。
できないことが問題である。
上記の問題はフリップチップタイプの半導体集積回路素
子の上にマトリックス状に形成してある半田パンプをセ
ラミック回路基板上にマトリックス状に形成してある半
田パンプに位置合わせした後に加熱して前記集積回路素
子を回路基板上に装着する際に、予め前記両者酸あるい
は一方の半田パンプの表面にインジウムの被覆を施して
おくことにより解決゛することができる。
子の上にマトリックス状に形成してある半田パンプをセ
ラミック回路基板上にマトリックス状に形成してある半
田パンプに位置合わせした後に加熱して前記集積回路素
子を回路基板上に装着する際に、予め前記両者酸あるい
は一方の半田パンプの表面にインジウムの被覆を施して
おくことにより解決゛することができる。
本発明は活性ロジン系のようなフラックスを使用する代
わりにインジウム（Ｉｎ）を使用するものである。
わりにインジウム（Ｉｎ）を使用するものである。
こ−で、フラックスが粘性を示す理由は中に食まれてい
る松脂（ロジン）によるものである。
る松脂（ロジン）によるものである。
そこで、発明者等は高温においても粘着性を示す材料と
してＩｎの使用を思いついた。
してＩｎの使用を思いついた。
すなわち、Ｉｎは銀白色の軟らかい金属であり、融点は
１５６．４°Ｃと低く、一方、沸点は２１００°Ｃと高
く、分子線エピタキシーにおいて半導体基板を基板ホル
ダに固定する接着剤として一般に使用されている。
１５６．４°Ｃと低く、一方、沸点は２１００°Ｃと高
く、分子線エピタキシーにおいて半導体基板を基板ホル
ダに固定する接着剤として一般に使用されている。
そこで、本発明は半田パンプの表面にＩｎの薄膜を形成
しておくもので、これによりフラックスを使用したと同
等な接着効果を得るものである。
しておくもので、これによりフラックスを使用したと同
等な接着効果を得るものである。
第１図は本発明の実施法を示すもので、半田バンブ３，
３′の両者あるいは一方の表面にＩｎの薄膜７を形成し
ておいた後に、同図（Ａ）に示すように接合すると、Ｉ
ｎがフラックスと同様に接着剤として働くために同図（
Ｂ）に示すように位置ずれを生ぜず、正しい半田付けを
行うことができる。
３′の両者あるいは一方の表面にＩｎの薄膜７を形成し
ておいた後に、同図（Ａ）に示すように接合すると、Ｉ
ｎがフラックスと同様に接着剤として働くために同図（
Ｂ）に示すように位置ずれを生ぜず、正しい半田付けを
行うことができる。
なお、このように両方の半田パンプにＩｎ薄膜７を形成
すれば完全であるが、一方の半田パンプ例えば回路基板
２の半田パン１３′の上のみにＩｎｍ１ｕ７を形成して
おくだけでも位置ずれを生ぜず、正しい半田付けを行う
ことができる。
すれば完全であるが、一方の半田パンプ例えば回路基板
２の半田パン１３′の上のみにＩｎｍ１ｕ７を形成して
おくだけでも位置ずれを生ぜず、正しい半田付けを行う
ことができる。
実施例１：
Ｓｉチップとしては縦・横１０１０Ｘ１０．厚さが０．
５ ｍｍでこの表面に直径２００μｍの電極パッドが１
７ Ｘ １７個パターン形成されているものを使用した
。
５ ｍｍでこの表面に直径２００μｍの電極パッドが１
７ Ｘ １７個パターン形成されているものを使用した
。
また、回路基板としては厚さが０．７ｍ＋ｎで縦・横３
５ Ｘ ３５ｎｕ＋＋のアルミナ基板を用い、このＳｔ
チップの装着位置に１７ Ｘ １７個のパッドがあるも
のを準備した。
５ Ｘ ３５ｎｕ＋＋のアルミナ基板を用い、このＳｔ
チップの装着位置に１７ Ｘ １７個のパッドがあるも
のを準備した。
第３図は実施例で使用した回路基板４とＳｉチップ５と
の関係を示す模式図であって、回路基板４の上には接合
の良否を測定するための測定電極６が設けである。
の関係を示す模式図であって、回路基板４の上には接合
の良否を測定するための測定電極６が設けである。
こ−で、Ｓｉチップ５と回路基板４とは二組を用意し、
まず二組のチップと基板のそれぞれにバンプの形成を行
った。
まず二組のチップと基板のそれぞれにバンプの形成を行
った。
その後、−組のＳｉチップ５と回路基板４のバンプには
真空蒸着法によりＩｎを１μｍの厚さにパターン形成し
た。
真空蒸着法によりＩｎを１μｍの厚さにパターン形成し
た。
そして、Ｉｎを蒸着している組としていない組のそれぞ
れを位置合わせ機を用いて突き合わせ、これを弗化炭素
（通称フロリナート）を用いる気相半田付は法（Ｖａｐ
ｏｒ Ｃｏｎｄｅｎｓａｔｉｏｎ Ｓｏｌｄｅｒｉｎｇ
略称ＶＣＳ法）により半田付けを行った。
れを位置合わせ機を用いて突き合わせ、これを弗化炭素
（通称フロリナート）を用いる気相半田付は法（Ｖａｐ
ｏｒ Ｃｏｎｄｅｎｓａｔｉｏｎ Ｓｏｌｄｅｒｉｎｇ
略称ＶＣＳ法）により半田付けを行った。
その結果、Ｉｎがバンプに蒸着してない組については、
容器内に入れた数秒後に試料の表面で液化したフロリナ
ートが潤滑剤の作用をするため、チップが辷って位置ず
れを起こし、各測定電極６について調全てもフリップチ
ップ接合が正しく行われていなかった。
容器内に入れた数秒後に試料の表面で液化したフロリナ
ートが潤滑剤の作用をするため、チップが辷って位置ず
れを起こし、各測定電極６について調全てもフリップチ
ップ接合が正しく行われていなかった。
一方、バンプにＩｎが蒸着されている組については位置
ずれを生ずることなく、正しい接合が行われていた。
ずれを生ずることなく、正しい接合が行われていた。
実施例２：
実施例１と同じＳｉチップと回路基板とを使用し、Ｓｉ
チップと回路基板のそれぞれにバンプを形成した後、回
路基板のバンプのみに真空蒸着法によりＩｎを１μｍの
厚さにパターン形成した。
チップと回路基板のそれぞれにバンプを形成した後、回
路基板のバンプのみに真空蒸着法によりＩｎを１μｍの
厚さにパターン形成した。
そして、実施例１と同様に両者を位置合わせ機を用いて
突き合わせ、ＶＣＳ法により半田付けを行ったが、位置
ずれを生ずることなく正しい接合が行われていた。
突き合わせ、ＶＣＳ法により半田付けを行ったが、位置
ずれを生ずることなく正しい接合が行われていた。
以上記したように本発明の実施により、活性ロジンのよ
うなフラックスを使用しなくても正しい接合を行うこと
ができ、これによりフリッ゛ブチツブボンディングにつ
いての信頼性を向上することができる。
うなフラックスを使用しなくても正しい接合を行うこと
ができ、これによりフリッ゛ブチツブボンディングにつ
いての信頼性を向上することができる。
第１図は本発明の実施法を示す断面図、第２図はフラッ
クス無しで接合した場合の断面図、 第３図は実施例で使用した回路基板とＳｉチップとの関
係を示す模式図、 である。 図において、 １．５はＳｉチップ、 ２．４は回路基板、３．
３′は半田バンプ、 ７はＩｎ薄膜、である。 茅 ２ 口 早 ３ 口
クス無しで接合した場合の断面図、 第３図は実施例で使用した回路基板とＳｉチップとの関
係を示す模式図、 である。 図において、 １．５はＳｉチップ、 ２．４は回路基板、３．
３′は半田バンプ、 ７はＩｎ薄膜、である。 茅 ２ 口 早 ３ 口
Claims (1)
- フリップチップタイプの半導体集積回路素子上に形成
してある半田バンプをセラミック回路基板上に形成して
ある半田バンプと対向位置合わせした後に加熱して前記
集積回路素子を回路基板上に装着する際に、予め前記両
者あるいは一方の半田バンプの表面に、インジウムの被
覆を施しておくことを特徴とする半田バンプの接続方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017747A JP2570786B2 (ja) | 1988-01-28 | 1988-01-28 | 半田バンプの接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017747A JP2570786B2 (ja) | 1988-01-28 | 1988-01-28 | 半田バンプの接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01192126A true JPH01192126A (ja) | 1989-08-02 |
| JP2570786B2 JP2570786B2 (ja) | 1997-01-16 |
Family
ID=11952339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017747A Expired - Lifetime JP2570786B2 (ja) | 1988-01-28 | 1988-01-28 | 半田バンプの接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570786B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121062A (en) * | 1993-08-13 | 2000-09-19 | Fujitsu Limited | Process of fabricating semiconductor unit employing bumps to bond two components |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295639A (ja) * | 1985-06-25 | 1986-12-26 | Fujitsu Ltd | 集積回路接続方法 |
| JPS62117346A (ja) * | 1985-11-18 | 1987-05-28 | Fujitsu Ltd | 半導体装置 |
| JPS62266842A (ja) * | 1986-05-15 | 1987-11-19 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1988
- 1988-01-28 JP JP63017747A patent/JP2570786B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295639A (ja) * | 1985-06-25 | 1986-12-26 | Fujitsu Ltd | 集積回路接続方法 |
| JPS62117346A (ja) * | 1985-11-18 | 1987-05-28 | Fujitsu Ltd | 半導体装置 |
| JPS62266842A (ja) * | 1986-05-15 | 1987-11-19 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121062A (en) * | 1993-08-13 | 2000-09-19 | Fujitsu Limited | Process of fabricating semiconductor unit employing bumps to bond two components |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570786B2 (ja) | 1997-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3869787A (en) | Method for precisely aligning circuit devices coarsely positioned on a substrate | |
| JP2589239B2 (ja) | 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体 | |
| JPH09237963A (ja) | はんだ供給法およびはんだ供給装置並びにはんだ接合法 | |
| JPH03166739A (ja) | 半田付け方法 | |
| JPH08255965A (ja) | マイクロチップモジュール組立体 | |
| JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JP3540901B2 (ja) | 電極へのフラックス転写方法及びバンプの製造方法 | |
| JPH01192126A (ja) | 半田バンプの接続方法 | |
| JP3257011B2 (ja) | 半導体装置の組立方法 | |
| JP4326105B2 (ja) | フリップチップ実装方法 | |
| JPH02278743A (ja) | インジウム半田の接合構造 | |
| JPH05136146A (ja) | 半導体装置の電極と検査方法 | |
| JPH0778847A (ja) | 半導体チップの実装方法 | |
| JPH09186162A (ja) | 金属バンプの形成方法 | |
| KR101005505B1 (ko) | 배선 기판으로의 전자 부품 탑재 방법 | |
| JP3001053B2 (ja) | バンプの形成方法及び電子装置 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH07273146A (ja) | 半導体装置の実装方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP2002111191A (ja) | はんだ接合方法およびこれを用いた電子回路装置 | |
| JP2000049182A (ja) | はんだバンプの形成方法 | |
| JPH05166881A (ja) | フリップチップ実装方法 | |
| JPH08115946A (ja) | フリップチップ実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |