JPS61295639A - 集積回路接続方法 - Google Patents
集積回路接続方法Info
- Publication number
- JPS61295639A JPS61295639A JP13694785A JP13694785A JPS61295639A JP S61295639 A JPS61295639 A JP S61295639A JP 13694785 A JP13694785 A JP 13694785A JP 13694785 A JP13694785 A JP 13694785A JP S61295639 A JPS61295639 A JP S61295639A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode pad
- thin film
- integrated circuit
- indium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13609—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路接続方法に関する。本発明は、さらに
詳しく述べると、フリップチップ方式を使用して、例え
ばＩＣ、ＬＳＩ、超ＬＳＩ等の集積回路チップと例えば
プリント配線基板のような接続基板（カード）をそれら
の入出力端子又は電極パッド間に介在させたインジウム
系ハンダボールヲ介シて接合するための集積回路接続方
法に関する。
詳しく述べると、フリップチップ方式を使用して、例え
ばＩＣ、ＬＳＩ、超ＬＳＩ等の集積回路チップと例えば
プリント配線基板のような接続基板（カード）をそれら
の入出力端子又は電極パッド間に介在させたインジウム
系ハンダボールヲ介シて接合するための集積回路接続方
法に関する。
最近、集積回路の高集積化と高速化が進んでおり、また
、これらの技術の進展に伴なって集積回路チップとカー
ドの接続技術も改良されている。
、これらの技術の進展に伴なって集積回路チップとカー
ドの接続技術も改良されている。
現在注目されている接続技術はフリップチップ方式であ
り、この方式は多くの利点を奏することができる。例え
ば、フリップチップ方式では、従来のワイヤボンディン
グ法とは異なって金を使用することが不必要であるので
、非常に経済的である。
り、この方式は多くの利点を奏することができる。例え
ば、フリップチップ方式では、従来のワイヤボンディン
グ法とは異なって金を使用することが不必要であるので
、非常に経済的である。
さらに、フリップチップ方式を使用すると、必要に応じ
て、チップのアクティブエリア上にも電極を形成するこ
とができ、よって、チップの寸法を縮小することができ
る。さらにまた、フリップチップ方式を使用すると、ハ
ンダボールやハンダ芸着膜のりフローによって形成され
たハンダバンプによってチップの電極パッドとカードの
電極バンドを直接的に接続することができ、よって、チ
ップとカードを比較的に容易にかつ高信顛度で迅速に接
続することができる。
て、チップのアクティブエリア上にも電極を形成するこ
とができ、よって、チップの寸法を縮小することができ
る。さらにまた、フリップチップ方式を使用すると、ハ
ンダボールやハンダ芸着膜のりフローによって形成され
たハンダバンプによってチップの電極パッドとカードの
電極バンドを直接的に接続することができ、よって、チ
ップとカードを比較的に容易にかつ高信顛度で迅速に接
続することができる。
ところで、上記したフリップチップ方式による接続方法
を例えばＩｎＢ１ 、 ＩｎＳｎ 、 ＩｎＢ１Ｓｎ等
のインジウム系ハンダボールを使用して実施した場合、
上記利点に加えてリフロ一温度が低いというメリットを
達成し得るというものの、インジウム系ハンダ合金の濡
れ性の悪さに原因して接合の歩留りが悪いという欠点が
ある。実際、Ｉｎ 、 Ｂｉ及びＳｎはいずれも酸化を
被りやすいので、従来広く用い゛られているＳｎ系又は
ｐｂ系ハンダ合金のようにすぐれたハンプ（球）をリフ
ローするよう形成することができない。ハンダボールに
代えて、インジウム系ハンダ合金を蒸着により電極バ・
ノド上に被着し、これをリフローにより？容融させてバ
ンプ“となす方法もあるけれども、この方法では、蒸着
により数１０μｍの膜厚のハンダ合金膜を得るのに非常
に長い時間がかかり、また、後処理も必要であるという
問題点がある。
を例えばＩｎＢ１ 、 ＩｎＳｎ 、 ＩｎＢ１Ｓｎ等
のインジウム系ハンダボールを使用して実施した場合、
上記利点に加えてリフロ一温度が低いというメリットを
達成し得るというものの、インジウム系ハンダ合金の濡
れ性の悪さに原因して接合の歩留りが悪いという欠点が
ある。実際、Ｉｎ 、 Ｂｉ及びＳｎはいずれも酸化を
被りやすいので、従来広く用い゛られているＳｎ系又は
ｐｂ系ハンダ合金のようにすぐれたハンプ（球）をリフ
ローするよう形成することができない。ハンダボールに
代えて、インジウム系ハンダ合金を蒸着により電極バ・
ノド上に被着し、これをリフローにより？容融させてバ
ンプ“となす方法もあるけれども、この方法では、蒸着
により数１０μｍの膜厚のハンダ合金膜を得るのに非常
に長い時間がかかり、また、後処理も必要であるという
問題点がある。
上記した問題点は、本発明によれば、集積回路チップと
接続基板（カード）をそれらの電極パッド間に介在させ
たインジウム系ハンダボールを介して接合するに当り、
前記電極バンドの表面及び前記ハンダボールの表面の少
なくとも一方にインジウムの薄膜を被着した状態で接合
を行なうことによって解決することができる。
接続基板（カード）をそれらの電極パッド間に介在させ
たインジウム系ハンダボールを介して接合するに当り、
前記電極バンドの表面及び前記ハンダボールの表面の少
なくとも一方にインジウムの薄膜を被着した状態で接合
を行なうことによって解決することができる。
本発明方法では、上記した通り、インジウム系パンダボ
ールの表面にインジウムの薄膜を被着しなくても、すな
わち、チップ及びカードの電極パッド上にインジウムの
薄膜を被着するだけで、ハンダボール電極パッド間の接
合を著しく改良することができる。
ールの表面にインジウムの薄膜を被着しなくても、すな
わち、チップ及びカードの電極パッド上にインジウムの
薄膜を被着するだけで、ハンダボール電極パッド間の接
合を著しく改良することができる。
インジウムの薄膜は、例えば蒸着等の技術によって電極
パッド上及びハンダボール上に被着することができる。
パッド上及びハンダボール上に被着することができる。
形成されるべきインジウムの薄膜の膜厚は好ましくは約
１〜１０μｍである。
１〜１０μｍである。
本発明による集積回路接続方法を一般的に断面で示すと
第１図のようになる。すなわち、集積回路チップ１と接
ｖｔ基板（カード）２がハンダボール３を介して接合さ
れている。なお、図面では、接続の基本を容易に理解し
やすくするため、チップ１及びカード２のそれぞれの電
極パッド、そしてそのバンド上に被着されるべきインジ
ウム薄膜が省略されている。
第１図のようになる。すなわち、集積回路チップ１と接
ｖｔ基板（カード）２がハンダボール３を介して接合さ
れている。なお、図面では、接続の基本を容易に理解し
やすくするため、チップ１及びカード２のそれぞれの電
極パッド、そしてそのバンド上に被着されるべきインジ
ウム薄膜が省略されている。
本発明方法の好ましい一例を第２図を参照しながら詳し
く説明する。
く説明する。
カード２はアルミナやコバール（商品名）、銅などから
なり、その内部に配線（図示せず）が施されている。こ
のカード２の表面に入出力端子としての電極パッド（ハ
ンダパッドとも呼ばれる）４を被着する。電極パッド４
の被着は、Ｎｉ−Ｃｒ、Ａｕ 。
なり、その内部に配線（図示せず）が施されている。こ
のカード２の表面に入出力端子としての電極パッド（ハ
ンダパッドとも呼ばれる）４を被着する。電極パッド４
の被着は、Ｎｉ−Ｃｒ、Ａｕ 。
Ｃｕ 、 Ｐｄ−＾ｇ、Ａｇなどを蒸着、スパッタ等の
手法を用いて付着させることにより有利に行なうことが
できる。カード２の電極バッド４の形状は、それにフリ
ップチップ接合しようとする集積回路チップ１の電極パ
ッド４の形状に一敗する。
手法を用いて付着させることにより有利に行なうことが
できる。カード２の電極バッド４の形状は、それにフリ
ップチップ接合しようとする集積回路チップ１の電極パ
ッド４の形状に一敗する。
電極パッドの形成後、例えばモリブデンのようなメタル
マスクを介して、インジウムを１〜１０ｐｍの膜厚で電
極パッド４上に被着する。インジウム薄膜５の被着は、
蒸着等により電極パッド４の露出面がなくなるように実
施するのが好ましい。
マスクを介して、インジウムを１〜１０ｐｍの膜厚で電
極パッド４上に被着する。インジウム薄膜５の被着は、
蒸着等により電極パッド４の露出面がなくなるように実
施するのが好ましい。
同様に、集積回路チップ１の表面にも電極パッド４及び
インジウム薄膜５を順次被着する。
インジウム薄膜５を順次被着する。
次いで、上記のようにしてチ・ノブ１及びカード２のそ
れぞれに形成した接合用の端子の間に例えばＩｎＢ１
、 ｒｎｓｎ 、 ＩｎＢ１Ｓｎなどのハンダ合金のボ
ール３をはさんでこれを約６０℃の温度で加熱溶融させ
る。この加熱溶融（リフローと呼ばれる）の結果、カー
ド２とチップ１を強力にフリップチップ接合することが
できる。
れぞれに形成した接合用の端子の間に例えばＩｎＢ１
、 ｒｎｓｎ 、 ＩｎＢ１Ｓｎなどのハンダ合金のボ
ール３をはさんでこれを約６０℃の温度で加熱溶融させ
る。この加熱溶融（リフローと呼ばれる）の結果、カー
ド２とチップ１を強力にフリップチップ接合することが
できる。
本発明において有利に使用することのできるハンダボー
ルの直径は、好ましくは、約５０〜１００μｍである。
ルの直径は、好ましくは、約５０〜１００μｍである。
しかしながら、所望とする接続部パターンの幅によって
は、上記した範囲外の直径をもったハンダボールもまた
使用することができる。さらに、電極パッド上のメタル
マスクの貫通孔にハンダボールを充填してこれをリフロ
ーする方法では、貫通孔にそれにあったサイズのハンダ
ボール１個を配列することも、また、比較的に小サイズ
のハンダボールの複数個を配列することもできる。
は、上記した範囲外の直径をもったハンダボールもまた
使用することができる。さらに、電極パッド上のメタル
マスクの貫通孔にハンダボールを充填してこれをリフロ
ーする方法では、貫通孔にそれにあったサイズのハンダ
ボール１個を配列することも、また、比較的に小サイズ
のハンダボールの複数個を配列することもできる。
本発明によれば、濡れ性が良好でないために従来使用が
ためられれてきたインジウム系ハンダ合金のボールを使
用して、歩留り良く集積回路チップと接続基板（カード
）のフリップチップ接合を達成することができる。また
、本発明によれば、上記フリップチップ接合を比較的に
少ない工程数で達成することができる。
ためられれてきたインジウム系ハンダ合金のボールを使
用して、歩留り良く集積回路チップと接続基板（カード
）のフリップチップ接合を達成することができる。また
、本発明によれば、上記フリップチップ接合を比較的に
少ない工程数で達成することができる。
第１図は本発明方法の基本を示した略示断面図、そして
第２図は第１図に示したフリップチップ接合部の部分拡
大図である。 図中、１は集積回路チップ、２は接続基板、３はインジ
ウム系ハンダ合金ボール、４は電極バッド、そして５は
インジウム薄膜である。
大図である。 図中、１は集積回路チップ、２は接続基板、３はインジ
ウム系ハンダ合金ボール、４は電極バッド、そして５は
インジウム薄膜である。
Claims (1)
- 【特許請求の範囲】 １、集積回路チップと接続基板をそれらの電極パッド間
に介在させたインジウム系ハンダボールを介して接合す
るに当り、前記電極パッドの表面及び前記ハンダボール
の表面の少なくとも一方にインジウムの薄膜を被着した
状態で接合を行なうことを特徴とする集積回路接続方法
。 ２、前記インジウムの薄膜を蒸着により被着する、特許
請求の範囲第１項に記載の集積回路接続方法。 ３、前記インジウムの薄膜の膜厚が１〜１０μｍである
、特許請求の範囲第１項に記載の集積回路接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13694785A JPS61295639A (ja) | 1985-06-25 | 1985-06-25 | 集積回路接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13694785A JPS61295639A (ja) | 1985-06-25 | 1985-06-25 | 集積回路接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61295639A true JPS61295639A (ja) | 1986-12-26 |
Family
ID=15187236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13694785A Pending JPS61295639A (ja) | 1985-06-25 | 1985-06-25 | 集積回路接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61295639A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01146337A (ja) * | 1987-12-03 | 1989-06-08 | Matsushita Electric Ind Co Ltd | 半導体の組立方法 |
| JPH01192126A (ja) * | 1988-01-28 | 1989-08-02 | Fujitsu Ltd | 半田バンプの接続方法 |
| US5500787A (en) * | 1989-10-09 | 1996-03-19 | Sharp Kabushiki Kaisha | Electrodes on a mounting substrate and a liquid crystal display apparatus including same |
| JP2001521288A (ja) * | 1997-10-20 | 2001-11-06 | フリップ・チップ・テクノロジーズ・エルエルシー | チップスケールパッケージ及びその形成方法 |
-
1985
- 1985-06-25 JP JP13694785A patent/JPS61295639A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01146337A (ja) * | 1987-12-03 | 1989-06-08 | Matsushita Electric Ind Co Ltd | 半導体の組立方法 |
| JPH01192126A (ja) * | 1988-01-28 | 1989-08-02 | Fujitsu Ltd | 半田バンプの接続方法 |
| US5500787A (en) * | 1989-10-09 | 1996-03-19 | Sharp Kabushiki Kaisha | Electrodes on a mounting substrate and a liquid crystal display apparatus including same |
| JP2001521288A (ja) * | 1997-10-20 | 2001-11-06 | フリップ・チップ・テクノロジーズ・エルエルシー | チップスケールパッケージ及びその形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| US5108027A (en) | Flip chip solder bond structure for devices with gold based metallization | |
| JPH10509278A (ja) | フリップ・チップ技術のコアメタルのハンダ・ノブ | |
| JPH09134934A (ja) | 半導体パッケージ及び半導体装置 | |
| US4238527A (en) | Method of providing metal bumps on an apertured substrate | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JPS61295639A (ja) | 集積回路接続方法 | |
| JP2836027B2 (ja) | 半田バンプの形成方法 | |
| JPH04154136A (ja) | ベアチップの実装方法 | |
| JPS5835935A (ja) | 半導体装置及びその製造方法 | |
| JP3002034B2 (ja) | 半導体集積回路装置 | |
| JP2615744B2 (ja) | 半田バンプの形成方法 | |
| TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof | |
| JPS6123329A (ja) | 半導体装置製造法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH09148693A (ja) | フリップチップ実装用基板及びその製造方法 | |
| JPH02312240A (ja) | バンプ形成方法およびバンプ形成装置およびバンプ | |
| JPS61296728A (ja) | 集積回路接続部の形成方法 | |
| JPH07183330A (ja) | 半導体素子の配線基板への接続方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH04127547A (ja) | Ｌｓｉ実装構造体 | |
| JPS639136A (ja) | 半導体素子の突起電極形成方法 | |
| JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03200343A (ja) | 半田バンプの形成方法 |