JPS6267829A - フリップチップの実装構造 - Google Patents
フリップチップの実装構造Info
- Publication number
- JPS6267829A JPS6267829A JP60209086A JP20908685A JPS6267829A JP S6267829 A JPS6267829 A JP S6267829A JP 60209086 A JP60209086 A JP 60209086A JP 20908685 A JP20908685 A JP 20908685A JP S6267829 A JPS6267829 A JP S6267829A
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- bump
- bumps
- carrier film
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、バンプ（突起電極）を全面に有するフリップ
チップをテープキャリアフィルムを介在して回路基板に
接続するフリップチップの実装構造に関するものである
。
チップをテープキャリアフィルムを介在して回路基板に
接続するフリップチップの実装構造に関するものである
。
〈従来の技術〉
活性化領域上に形成されたバンプにより実装できるフリ
ップチップは、任意の位置から電極（バンプ）を取り出
すことができるから設計の自由度が高いデバイスであり
、又、全面にバンプを形成することができるので多端子
接続に極めて有利であり、更に、ワイヤボンディングの
ようにチップ。
ップチップは、任意の位置から電極（バンプ）を取り出
すことができるから設計の自由度が高いデバイスであり
、又、全面にバンプを形成することができるので多端子
接続に極めて有利であり、更に、ワイヤボンディングの
ようにチップ。
面に専用の接続領域を必要としないためにチップの小型
化および低コスト化を図ることができ、更に又、チップ
内配線並びに電極の接続インダクタンスが小さいので、
高速デバイスの実装に橿めて通している等の種々の特徴
を有するものである。
化および低コスト化を図ることができ、更に又、チップ
内配線並びに電極の接続インダクタンスが小さいので、
高速デバイスの実装に橿めて通している等の種々の特徴
を有するものである。
ところが、このフリップチップは、第４図に示すように
、チップ１の表面に半田により形成されたバンプ２を、
パッケージの回路基Ｆｊ、３の端子電極４．４′に直接
半田付けして取り付けられるため、チップ１の発熱や周
囲の温度変化によってチップ１と回路基板３との間に熱
膨張の差による歪みが生じ、特にチップ１の周縁部のバ
ンプ２と端子電極４′との接続部が破損し易い問題があ
った。
、チップ１の表面に半田により形成されたバンプ２を、
パッケージの回路基Ｆｊ、３の端子電極４．４′に直接
半田付けして取り付けられるため、チップ１の発熱や周
囲の温度変化によってチップ１と回路基板３との間に熱
膨張の差による歪みが生じ、特にチップ１の周縁部のバ
ンプ２と端子電極４′との接続部が破損し易い問題があ
った。
そこで、チップ１の素材であるシリコンに近い熱膨張係
数を有する炭化ケイ素セラミックスや窒化アルミニュー
ムセラミックス等の材料で回路基板３を構成し、両者の
間に熱膨張の差が生じないようにしたチップ１の実装構
造が案出されているが、コストが高く電気的特性にも問
題があるところから、広く実用化されるには至っていな
い。前記問題を解決する実装法として、フリップチップ
１を、回路基板３に直接実装するのではなく、フレキシ
ブルフィルムで形成されたテープキャリアフィルムに一
旦ボンディングして接続した後にテープキャリアフィル
ムを介して回基板３上に実装するエリアＴＡＢ技術（エ
リアテープオートメイティフドボンディング技術）があ
る。
数を有する炭化ケイ素セラミックスや窒化アルミニュー
ムセラミックス等の材料で回路基板３を構成し、両者の
間に熱膨張の差が生じないようにしたチップ１の実装構
造が案出されているが、コストが高く電気的特性にも問
題があるところから、広く実用化されるには至っていな
い。前記問題を解決する実装法として、フリップチップ
１を、回路基板３に直接実装するのではなく、フレキシ
ブルフィルムで形成されたテープキャリアフィルムに一
旦ボンディングして接続した後にテープキャリアフィル
ムを介して回基板３上に実装するエリアＴＡＢ技術（エ
リアテープオートメイティフドボンディング技術）があ
る。
前記エリアＴＡＢ技術を第５図乃至第７図に基いて説明
する。第５図に示すように、テープキャリアフィルム５
上には、フリップチップ１の各バンプ２の配置に対応し
て予めデザインされたパッド６が配設されており、ウェ
ハーから切り取られたフリップチップ１の各バンプ２が
テープキャリアフィルム５のパフドロにボンディングに
より接続される。その後、第６図に示すように、各パフ
ドロからそれぞれ口の字状の切断用孔７を横切って放射
状に配設された各基板接続用リード８が切断用孔７に沿
って切断され、このテープキャリアフィルム５が取り付
けられたフリップチップ１が、第７図に示すように、各
基板接続用リード８を回路基板３の端子電極４に接続す
ることで取り付けられる。この実装法は、フリップチッ
プ１と回路基板３との間にフレキシブルなテープキャリ
アフィルム５が介在するため、チップ１と回路基板３間
の熱膨張の差による歪みがフレキシブルなテープキャリ
アフィルム５により吸収され、高い信頼性を得ることが
でき、又、テープキャリア方式を用いているため高い量
産性を得ることができるものである。
する。第５図に示すように、テープキャリアフィルム５
上には、フリップチップ１の各バンプ２の配置に対応し
て予めデザインされたパッド６が配設されており、ウェ
ハーから切り取られたフリップチップ１の各バンプ２が
テープキャリアフィルム５のパフドロにボンディングに
より接続される。その後、第６図に示すように、各パフ
ドロからそれぞれ口の字状の切断用孔７を横切って放射
状に配設された各基板接続用リード８が切断用孔７に沿
って切断され、このテープキャリアフィルム５が取り付
けられたフリップチップ１が、第７図に示すように、各
基板接続用リード８を回路基板３の端子電極４に接続す
ることで取り付けられる。この実装法は、フリップチッ
プ１と回路基板３との間にフレキシブルなテープキャリ
アフィルム５が介在するため、チップ１と回路基板３間
の熱膨張の差による歪みがフレキシブルなテープキャリ
アフィルム５により吸収され、高い信頼性を得ることが
でき、又、テープキャリア方式を用いているため高い量
産性を得ることができるものである。
〈発明が解決しようとする問題点〉
しかしながら、前記実装構造は顕著な効果を発揮するも
のではあるが、フリップチップ１の電気信号をバンプ２
からテープキャリアフィルム５上の配線により一旦フィ
ルム５上のバンブ接続用バフドロの周囲の基板接続用リ
ード８に引き出し、このリード８を介して回路基板３の
配設回路に伝達する必要がある。例えば第５図に示すフ
リップチップ１のように多数のバンプ２が全面にマトリ
ックス状に配設された場合には、テープキャリアフィル
ム５上の単層配線では勿論のこと両面配線においても全
ての信号を取り出すことができなくなり、多端子化に限
界がある。
のではあるが、フリップチップ１の電気信号をバンプ２
からテープキャリアフィルム５上の配線により一旦フィ
ルム５上のバンブ接続用バフドロの周囲の基板接続用リ
ード８に引き出し、このリード８を介して回路基板３の
配設回路に伝達する必要がある。例えば第５図に示すフ
リップチップ１のように多数のバンプ２が全面にマトリ
ックス状に配設された場合には、テープキャリアフィル
ム５上の単層配線では勿論のこと両面配線においても全
ての信号を取り出すことができなくなり、多端子化に限
界がある。
更に詳述する、第８図に示すように、テープキャリアフ
ィルム５の他面にも基板接続用リード８′を設けるとと
もに、このリード８′にヴィアホール９を介して一面の
パッド６を電気的に接続した両面配線のテープキャリア
フィルム５とした場合においても、第９図から明らかな
ように、最外周の隣接する各２個のパッド６．６間を通
すことのできる基板接続用リード８．８の本数だけしか
フリップチップ１内部のパッド６の信号を取り出すこと
ができないから、パッド６．６′の数が多い場合には中
央部のパッド６′の信号を取り出すことができない。
ィルム５の他面にも基板接続用リード８′を設けるとと
もに、このリード８′にヴィアホール９を介して一面の
パッド６を電気的に接続した両面配線のテープキャリア
フィルム５とした場合においても、第９図から明らかな
ように、最外周の隣接する各２個のパッド６．６間を通
すことのできる基板接続用リード８．８の本数だけしか
フリップチップ１内部のパッド６の信号を取り出すこと
ができないから、パッド６．６′の数が多い場合には中
央部のパッド６′の信号を取り出すことができない。
本発明は、前記従来の問題点に鑑みこれを解消するため
になされたもので、全面に高密度に形成された多数のバ
ンプを有するフリップチップを、全てのバンプをテープ
キャリアフィルムを介して高信頼性で回路基板に接続す
ることのできるフリップチップの実装構造を提供するこ
とを目的とするものである。
になされたもので、全面に高密度に形成された多数のバ
ンプを有するフリップチップを、全てのバンプをテープ
キャリアフィルムを介して高信頼性で回路基板に接続す
ることのできるフリップチップの実装構造を提供するこ
とを目的とするものである。
く問題点を解決するための手段〉
本発明は、前記目的を達成するために、フリップチップ
をテープキャリアフィルムを介在して回路基板に接続す
るフリップチップの実装構造において、前記テープキャ
リアフィルムに、前記フリップチップ全面に形成された
バンプのうち周縁部のバンプに接続されたバンプ接続用
パッドから導出された基板接続用リードと、前記フリッ
プチップの中央部のバンプに接続されたバンプ接続用パ
ッドに対応して反対側の面に形成されるとともにこのバ
ッドにヴィアホールを介して電気的に形成された基板接
続用バッドとが形成され、前記フリップチップの周縁部
のバンプが前記テープキャリアフィルムのバンプ接続用
パッドおよび基板接続用リードを介して回路基板の端子
電極に電気的に接続されるとともに、前記フリップチッ
プの中央部のバンプが前記テープキャリアフィルムのバ
ンプ接続用パッド、ヴィアホールおよび基板接続用バッ
ドを介して前記回路基板の端子電極に電気的に接続され
て成る構成としたこと要旨とするものである。
をテープキャリアフィルムを介在して回路基板に接続す
るフリップチップの実装構造において、前記テープキャ
リアフィルムに、前記フリップチップ全面に形成された
バンプのうち周縁部のバンプに接続されたバンプ接続用
パッドから導出された基板接続用リードと、前記フリッ
プチップの中央部のバンプに接続されたバンプ接続用パ
ッドに対応して反対側の面に形成されるとともにこのバ
ッドにヴィアホールを介して電気的に形成された基板接
続用バッドとが形成され、前記フリップチップの周縁部
のバンプが前記テープキャリアフィルムのバンプ接続用
パッドおよび基板接続用リードを介して回路基板の端子
電極に電気的に接続されるとともに、前記フリップチッ
プの中央部のバンプが前記テープキャリアフィルムのバ
ンプ接続用パッド、ヴィアホールおよび基板接続用バッ
ドを介して前記回路基板の端子電極に電気的に接続され
て成る構成としたこと要旨とするものである。
く作用〉
前記構成としたことにより、全面に亘りバンプが形成さ
れたフリップチップにおける回路基板への接続が困難で
あった中央部分のバンプが、テープキャリアフィルム上
で電気的接続状態に連設されたバンプ接続用パッド、ヴ
ィアホールおよび基板接続用バッドを介して回路基板の
端子電極に接続されるため、フリップチップの全てのバ
ンプを回路基板の端子電極に接続できる。又、フリップ
チップの中央部のバンプがリードを介さずに端子電極に
略々直接的に接続されるが、この中央部分は、フリップ
チップと回路基板との熱膨張の差による歪み量が比較的
小さいために、信頼性に問題はない、一方、フリップチ
ップと回路基板との熱膨張の差による歪み量が比較的大
きいフリップチップの周縁部のバンプは、フレキシブル
なテープキャリアフィルムを介して柔軟性のある基板接
続用リードにより端子電極に接続されるから、十分な信
頼性を得ることができる。
れたフリップチップにおける回路基板への接続が困難で
あった中央部分のバンプが、テープキャリアフィルム上
で電気的接続状態に連設されたバンプ接続用パッド、ヴ
ィアホールおよび基板接続用バッドを介して回路基板の
端子電極に接続されるため、フリップチップの全てのバ
ンプを回路基板の端子電極に接続できる。又、フリップ
チップの中央部のバンプがリードを介さずに端子電極に
略々直接的に接続されるが、この中央部分は、フリップ
チップと回路基板との熱膨張の差による歪み量が比較的
小さいために、信頼性に問題はない、一方、フリップチ
ップと回路基板との熱膨張の差による歪み量が比較的大
きいフリップチップの周縁部のバンプは、フレキシブル
なテープキャリアフィルムを介して柔軟性のある基板接
続用リードにより端子電極に接続されるから、十分な信
頼性を得ることができる。
〈実施例〉
以下、本発明の一実施例を詳説する。
本発明の一実施例の切断正面を示した第１図において、
第８図と同−若しくは同等のものには間−の符号が付し
である。そして、フリップチップ５の中央部分のバンプ
２が接続されるテープキャリアフィルム５のバンプ接続
用パッド６′に対応してテープキャリアフィルム５の反
対側の面に基板接続用バッド１０がそれぞれ接続される
とともに、この両パッド６’、１０がヴィアホール９に
より電気的に接続され、回路基板３の前記基板接続用バ
ッド１０に対応する位置にそれぞれ端子電極４が設けら
れた点において第８図のものと相違する。
第８図と同−若しくは同等のものには間−の符号が付し
である。そして、フリップチップ５の中央部分のバンプ
２が接続されるテープキャリアフィルム５のバンプ接続
用パッド６′に対応してテープキャリアフィルム５の反
対側の面に基板接続用バッド１０がそれぞれ接続される
とともに、この両パッド６’、１０がヴィアホール９に
より電気的に接続され、回路基板３の前記基板接続用バ
ッド１０に対応する位置にそれぞれ端子電極４が設けら
れた点において第８図のものと相違する。
そして、前記実施例におけるフリップチップ１には、バ
ンプ２が全面に亘りマトリックス形状に配設され、これ
に対応した配置でバンプ接続用パッド６．６′がテープ
キャリアフィルム５の一面に配設されている。また、前
記実施例に使用されるテープキャリアフィルム５は、ポ
リイミド・ガラスエポキシ、ポリエステル等の絶縁材料
より作製され、その厚みは２５〜１２７μｍゝ程度とす
るのが望ましい。更に、テープキャリアフィルム５上の
パッド６．６’、１０およびリード８．８′は、銅を素
材に１０〜３５μｍ０の厚みに形成され、その表面には
、半田との溶着性を向上させるために錫や金等の鍍金が
施されている。更に又、テープキャリアフィルム５の基
板接続用リード８．８′並びに基板接続用バッド１０と
回路基板３の端子電極４との接続は、バンプ２よりも低
融点の半田１１付げにより行なわれている。
ンプ２が全面に亘りマトリックス形状に配設され、これ
に対応した配置でバンプ接続用パッド６．６′がテープ
キャリアフィルム５の一面に配設されている。また、前
記実施例に使用されるテープキャリアフィルム５は、ポ
リイミド・ガラスエポキシ、ポリエステル等の絶縁材料
より作製され、その厚みは２５〜１２７μｍゝ程度とす
るのが望ましい。更に、テープキャリアフィルム５上の
パッド６．６’、１０およびリード８．８′は、銅を素
材に１０〜３５μｍ０の厚みに形成され、その表面には
、半田との溶着性を向上させるために錫や金等の鍍金が
施されている。更に又、テープキャリアフィルム５の基
板接続用リード８．８′並びに基板接続用バッド１０と
回路基板３の端子電極４との接続は、バンプ２よりも低
融点の半田１１付げにより行なわれている。
フリップチップ１の周縁部のバンプ２に接続されたバン
プ接続用パッド６は、第２図に示すようにフィルム５の
一面の基板接続用リード８並びに第３部に示すようにヴ
ィアホール９を介して接続されたフィルム５の他面の基
板接続用リード８′を介して端子電極４に接続されてい
る。一方、フリップチップ１の周辺部にリードを介して
信号を取り出すことのできない中央部のバンプ接続用パ
ッド６′は直接ヴィアホール９およびフィルム５下面の
基板接続用バッド１０を介して回路基板３の端子電極４
に電気的に接続されている。
プ接続用パッド６は、第２図に示すようにフィルム５の
一面の基板接続用リード８並びに第３部に示すようにヴ
ィアホール９を介して接続されたフィルム５の他面の基
板接続用リード８′を介して端子電極４に接続されてい
る。一方、フリップチップ１の周辺部にリードを介して
信号を取り出すことのできない中央部のバンプ接続用パ
ッド６′は直接ヴィアホール９およびフィルム５下面の
基板接続用バッド１０を介して回路基板３の端子電極４
に電気的に接続されている。
前記構成としたことにより、フリフプチップ１と回路基
板３との熱膨張の差による歪み量が比較的小さい信頼性
の高い中央部のパッド６′が、ヴィアホール９および基
板接続用パッド１０を介して直接的に回路基板３の端子
電極４に接続され、一方、フリップチップ１と回路基板
３との熱膨張の差による歪み量が比較的大きいフリップ
チップ１の周縁部のバンブ２は、フレキシブルなテープ
キャリアフィルム５を介して柔軟性のある銅製の基板接
続用リード８，８′により端子電極４に接続されるため
、十分な信頼性を得ることができる。
板３との熱膨張の差による歪み量が比較的小さい信頼性
の高い中央部のパッド６′が、ヴィアホール９および基
板接続用パッド１０を介して直接的に回路基板３の端子
電極４に接続され、一方、フリップチップ１と回路基板
３との熱膨張の差による歪み量が比較的大きいフリップ
チップ１の周縁部のバンブ２は、フレキシブルなテープ
キャリアフィルム５を介して柔軟性のある銅製の基板接
続用リード８，８′により端子電極４に接続されるため
、十分な信頼性を得ることができる。
〈発明の効果〉
以上の説明から明らかなように本発明のフリップチップ
の実装構造によると、バンブが高密度に形成されたフリ
ップチップを高信頼性で回路基板に接続することができ
、単一のデバイスから多端子を取り出すことができるか
ら、例えばＬＳＩの小型化および多ビン化を図ることが
できる利点がある。
の実装構造によると、バンブが高密度に形成されたフリ
ップチップを高信頼性で回路基板に接続することができ
、単一のデバイスから多端子を取り出すことができるか
ら、例えばＬＳＩの小型化および多ビン化を図ることが
できる利点がある。
第１図乃至第３図は本発明のフリップチップの実装構造
の一実施例を示し、第１図は切断正面図、第２図および
第３図は何れも一部の切断正面図、第４図はテープキャ
リアフィルムを用いない従来のフリップチップの回路基
板への実装構造を示す正面図、第５図乃至第７図はフリ
ップチップにテープキャリアフィルムを装着する過程を
示す分解斜視図、斜視図および斜視図、第８図および第
９図はそれぞれ従来の実装構造を示す切断正面図および
平面図である。 １・・・フリップチップ、 ２・・・バンブ３・・・
回路基板、 ４・・・端子電極５・・・テープ
キャリアフィルム ６．６′・・・バンブ接続用パッド ８．８′・・・基板接続用リード ９・・・ヴィアホール １０・・・基板接続用パッド 特許出願人 シャープ株式会社 代 理 人 弁理士 西１） 新 第１図 第２図 第３図 第４図 第６図 第８図
の一実施例を示し、第１図は切断正面図、第２図および
第３図は何れも一部の切断正面図、第４図はテープキャ
リアフィルムを用いない従来のフリップチップの回路基
板への実装構造を示す正面図、第５図乃至第７図はフリ
ップチップにテープキャリアフィルムを装着する過程を
示す分解斜視図、斜視図および斜視図、第８図および第
９図はそれぞれ従来の実装構造を示す切断正面図および
平面図である。 １・・・フリップチップ、 ２・・・バンブ３・・・
回路基板、 ４・・・端子電極５・・・テープ
キャリアフィルム ６．６′・・・バンブ接続用パッド ８．８′・・・基板接続用リード ９・・・ヴィアホール １０・・・基板接続用パッド 特許出願人 シャープ株式会社 代 理 人 弁理士 西１） 新 第１図 第２図 第３図 第４図 第６図 第８図
Claims (1)
- （１）フリップチップをテープキャリアフィルムを介在
して回路基板に接続するフリップチップの実装構造にお
いて、前記テープキャリアフィルムに、前記フリップチ
ップの全面に形成されたバンプのうち周縁部のバンプに
接続されたバンプ接続用パッドから導出された基板接続
用リードと、前記フリップチップの中央部のバンプに接
続されたバンプ接続用パッドに対応してその反対側の面
に形成されるとともにこのパッドにヴィアホールを介し
て電気的に接続された基板接続用パッドとが形成され、
前記フリップチップの周縁部のバンプが前記テープキャ
リアフィルムのバンプ接続用パッドおよび基板接続用リ
ードを介して回路基板の端子電極に電気的に接続される
とともに、前記フリップチップの中央部のバンプが前記
テープキャリアフィルムのバンプ接続用パッド、ヴィア
ホールおよび基板接続用パッドを介して前記回路基板の
端子電極に電気的に接続されたことを特徴とするフリッ
プチップの実装構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209086A JPS6267829A (ja) | 1985-09-20 | 1985-09-20 | フリップチップの実装構造 |
| US07/233,843 US4949224A (en) | 1985-09-20 | 1988-08-16 | Structure for mounting a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209086A JPS6267829A (ja) | 1985-09-20 | 1985-09-20 | フリップチップの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6267829A true JPS6267829A (ja) | 1987-03-27 |
| JPH0358537B2 JPH0358537B2 (ja) | 1991-09-05 |
Family
ID=16567039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60209086A Granted JPS6267829A (ja) | 1985-09-20 | 1985-09-20 | フリップチップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6267829A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113543A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | 半導体装置 |
| JPH0722470A (ja) * | 1993-06-18 | 1995-01-24 | Minnesota Mining & Mfg Co <3M> | バンプ付きｔａｂテープ及びそれを用いた接合方法 |
| US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| US6803647B2 (en) | 2000-02-25 | 2004-10-12 | Nec Corporation | Mounting structure of semiconductor device and mounting method thereof |
-
1985
- 1985-09-20 JP JP60209086A patent/JPS6267829A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113543A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | 半導体装置 |
| US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
| JPH0722470A (ja) * | 1993-06-18 | 1995-01-24 | Minnesota Mining & Mfg Co <3M> | バンプ付きｔａｂテープ及びそれを用いた接合方法 |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| US6163463A (en) * | 1996-12-06 | 2000-12-19 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection |
| US6803647B2 (en) | 2000-02-25 | 2004-10-12 | Nec Corporation | Mounting structure of semiconductor device and mounting method thereof |
| US6958262B2 (en) | 2000-02-25 | 2005-10-25 | Nec Corporation | Mounting structure of semiconductor device and mounting method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0358537B2 (ja) | 1991-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4693770A (en) | Method of bonding semiconductor devices together | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| US6303992B1 (en) | Interposer for mounting semiconductor dice on substrates | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JPS5880857A (ja) | 電子回路パツケ−ジング部材 | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| JP2001185578A (ja) | 半導体装置 | |
| JPS6267829A (ja) | フリップチップの実装構造 | |
| TW396467B (en) | Semiconductor device | |
| JPH08274214A (ja) | 半導体装置 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JPH05326817A (ja) | マルチチップパッケージ | |
| JPS58218130A (ja) | 混成集積回路 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP2705281B2 (ja) | 半導体装置の実装構造 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JPH11204565A (ja) | 半導体装置 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ | |
| JPH0451056B2 (ja) | ||
| JP2929764B2 (ja) | 半導体装置 | |
| JPS63209897A (ja) | メモリカ−ド | |
| JPS60262434A (ja) | 半導体装置 | |
| JP2570889B2 (ja) | Ｌｓｉ用ケース | |
| JPH03218060A (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |