JPS63209897A - メモリカ−ド - Google Patents
メモリカ−ドInfo
- Publication number
- JPS63209897A JPS63209897A JP62043464A JP4346487A JPS63209897A JP S63209897 A JPS63209897 A JP S63209897A JP 62043464 A JP62043464 A JP 62043464A JP 4346487 A JP4346487 A JP 4346487A JP S63209897 A JPS63209897 A JP S63209897A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- semiconductor memory
- semiconductor
- memory device
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 11
- 230000015654 memory Effects 0.000 description 9
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はメモリカードに係り、特に両面に回路配線を形
成した回路基板上にフィルムキャリヤ半導体装置を搭載
したメモリカードに関する。
成した回路基板上にフィルムキャリヤ半導体装置を搭載
したメモリカードに関する。
〈従来の技術〉
従来、この種のメモリカードは第３図に示されているよ
うに両面に電気配線の形成された回路基板３１上に半導
体メモリ装置ｌ！３６をマウントし。
うに両面に電気配線の形成された回路基板３１上に半導
体メモリ装置ｌ！３６をマウントし。
接続用パッド３２と半導体メモリ装置３６とをワイヤ３
９でワイヤーボンディング後に封止剤３０で封止したも
のや、第４図に示されているようにフラットモールドさ
れた半導体メモリ装置１４８を回路基板４１上の接続用
パッド４２に半田付けしたものが知られており、半導体
メモリ装置間を電気的に接続する配線は搭載部周辺に配
線されていた。（日経エレクトロニクス １９８５．１
２゜１６号参照） 〈発明の解決しようとする問題点〉 上述した従来のメモリカードは回路基板上に半導体メモ
リ装置を直接マウントし、ワイヤーボンディング後に樹
脂封止を行なっていたので、半導体メモリ装置のマウン
ト、ボンディング、封止及び配線のための面積が広くな
り、半導体メモリ装置を複数個搭載することが困難であ
るという問題点があった。さらに、搭載機電気テストを
行なうので歩留まりが低下するという問題点もあった。
９でワイヤーボンディング後に封止剤３０で封止したも
のや、第４図に示されているようにフラットモールドさ
れた半導体メモリ装置１４８を回路基板４１上の接続用
パッド４２に半田付けしたものが知られており、半導体
メモリ装置間を電気的に接続する配線は搭載部周辺に配
線されていた。（日経エレクトロニクス １９８５．１
２゜１６号参照） 〈発明の解決しようとする問題点〉 上述した従来のメモリカードは回路基板上に半導体メモ
リ装置を直接マウントし、ワイヤーボンディング後に樹
脂封止を行なっていたので、半導体メモリ装置のマウン
ト、ボンディング、封止及び配線のための面積が広くな
り、半導体メモリ装置を複数個搭載することが困難であ
るという問題点があった。さらに、搭載機電気テストを
行なうので歩留まりが低下するという問題点もあった。
一方、フラットモールドされた半導体メモリ装置を搭載
する場合にも搭載できる数量が限られ、かつフラットモ
ルトされた半導体メモリ装置が厚いので、薄型化が困難
であるという問題点があった。
する場合にも搭載できる数量が限られ、かつフラットモ
ルトされた半導体メモリ装置が厚いので、薄型化が困難
であるという問題点があった。
本発明の目的は複数の半導体メモリ装置を搭載可能なメ
モリカードを提供することである。
モリカードを提供することである。
〈問題点を解決するための手段〉
本発明は単一基板上に接続用パッドと、該接続用パッド
に接続される半導体メモリ装置と、上記接続用パッドに
接続され半導体メモリ装置を電気的に結線する回路配線
とを有するメモリカードにおいて、上記半導体メモリ装
置により被われる基板の領域内にスルーホールを形成し
、上記回路配線をスルーホールを通して結線したことを
特徴としている。
に接続される半導体メモリ装置と、上記接続用パッドに
接続され半導体メモリ装置を電気的に結線する回路配線
とを有するメモリカードにおいて、上記半導体メモリ装
置により被われる基板の領域内にスルーホールを形成し
、上記回路配線をスルーホールを通して結線したことを
特徴としている。
〈作用〉
上記構成のメモリカードは半導体メモリ装置に被われる
基板表面を回路配線に用いたので、基板表面を有効に利
用することができる。しかも、特許請求の範囲第２項記
載のメモリカードは上述した従来のメモリカード・モジ
ュールに対し、フィルムキャリヤ半導体装置構造の半導
体メモリ装置をフェースダウンボンディングにより接続
したので、半導体メモリ装置搭載下部を配線領域として
使用できるうえ、フィルムキャリヤの状態で電気的テス
トを実施できるので、メモリカードの歩留まりが向上す
る。
基板表面を回路配線に用いたので、基板表面を有効に利
用することができる。しかも、特許請求の範囲第２項記
載のメモリカードは上述した従来のメモリカード・モジ
ュールに対し、フィルムキャリヤ半導体装置構造の半導
体メモリ装置をフェースダウンボンディングにより接続
したので、半導体メモリ装置搭載下部を配線領域として
使用できるうえ、フィルムキャリヤの状態で電気的テス
トを実施できるので、メモリカードの歩留まりが向上す
る。
〈実施例〉
次に、本発明の実施例について図面を参照して説明する
。
。
第１（ａ）図は本発明の第１実施例のメモリカードに使
用される回路基板の平面図、第１（ｂ）図はメモリカー
ドの断面図である。第１実施例のメモリカードは０．３
〜０．８ｍｍ厚め樹脂基板又は、繊維強化樹脂基板等の
回路基板１１上に半導体メモリ装置接続用パッド１２と
回路配線１３と電池端子等を形成し、該接続用パッド１
２部内域に設けられたスルホール１４を介して周辺の他
の半導体メモリ装置と電気的に接続可能なような配線１
３を有する。モジュール基板にガラスエポキシ樹脂、ポ
リイミド用の絶縁フィルム上に形成された銅リード１５
と半導体メモリ装置１６とを熱圧着し、電気テストで良
品となったフィルムキャリヤ半導体構造の半導体メモリ
装置を個々に切断し、かかる半導体メモリ装置を複数個
シリコン樹脂、エポキシ樹脂等の接着剤１７により半導
体メモリ装置の表面を基板側に向けるフェースダウンボ
ンディングにより熱圧着したものである。
用される回路基板の平面図、第１（ｂ）図はメモリカー
ドの断面図である。第１実施例のメモリカードは０．３
〜０．８ｍｍ厚め樹脂基板又は、繊維強化樹脂基板等の
回路基板１１上に半導体メモリ装置接続用パッド１２と
回路配線１３と電池端子等を形成し、該接続用パッド１
２部内域に設けられたスルホール１４を介して周辺の他
の半導体メモリ装置と電気的に接続可能なような配線１
３を有する。モジュール基板にガラスエポキシ樹脂、ポ
リイミド用の絶縁フィルム上に形成された銅リード１５
と半導体メモリ装置１６とを熱圧着し、電気テストで良
品となったフィルムキャリヤ半導体構造の半導体メモリ
装置を個々に切断し、かかる半導体メモリ装置を複数個
シリコン樹脂、エポキシ樹脂等の接着剤１７により半導
体メモリ装置の表面を基板側に向けるフェースダウンボ
ンディングにより熱圧着したものである。
第２図は本発明の第２実施例のメモリカードを示す断面
図である。第１実施例と同様に回路基板２１上にメモリ
半導体装置接続用パッド２２部内域に設けられたスルホ
ール２４を介して１周辺の他の半導体メモリ装置と電気
的に接続可能にする。
図である。第１実施例と同様に回路基板２１上にメモリ
半導体装置接続用パッド２２部内域に設けられたスルホ
ール２４を介して１周辺の他の半導体メモリ装置と電気
的に接続可能にする。
フィルムキャリヤ半導体構造のメモリ半導体装置２８は
シリコン樹脂、エポキシ樹脂等の接着剤２７を介し、フ
ェースアップボンディングにより複数個熱圧着されてい
る。
シリコン樹脂、エポキシ樹脂等の接着剤２７を介し、フ
ェースアップボンディングにより複数個熱圧着されてい
る。
以上説明したように、本発明は周辺のメモリ半導体装置
と電気的に接続する配線が、メモリ半導体装置接続用パ
ッド部内域に設けられたスルホールを介して接続された
メモリカードモジュール基板上にフィルムキャリヤ半導
体構造のメモリ半導体装置を搭載することにより、搭載
部エリアを小さくでき、寸法の規定されているメモリカ
ードに多数の半導体メモリ装置を搭載することができる
。
と電気的に接続する配線が、メモリ半導体装置接続用パ
ッド部内域に設けられたスルホールを介して接続された
メモリカードモジュール基板上にフィルムキャリヤ半導
体構造のメモリ半導体装置を搭載することにより、搭載
部エリアを小さくでき、寸法の規定されているメモリカ
ードに多数の半導体メモリ装置を搭載することができる
。
しかも、実施例ではフィルムキャリヤ状で電気テストを
行なうことができ、良品のみを搭載するためメモリカー
ドの歩留まりも良い、また、フラットモールドを搭載す
る場合にはモールド厚に限定され、薄くすることが困難
であったり、かかる困難の解決として中ぬきを行なうと
、配線をパッド部外周で行なわなければならず、実装エ
リアが大きくなり多くのメモリを搭載することが困難で
あった。しかしながら本発明ではフィルムキャリヤ半導
体装置を使用することにより多数の半導体メモリ装置を
搭載可能となった。
行なうことができ、良品のみを搭載するためメモリカー
ドの歩留まりも良い、また、フラットモールドを搭載す
る場合にはモールド厚に限定され、薄くすることが困難
であったり、かかる困難の解決として中ぬきを行なうと
、配線をパッド部外周で行なわなければならず、実装エ
リアが大きくなり多くのメモリを搭載することが困難で
あった。しかしながら本発明ではフィルムキャリヤ半導
体装置を使用することにより多数の半導体メモリ装置を
搭載可能となった。
第１（ａ）図は本発明の第１実施例に係るメモリカード
の基板を示す平面図、 第１（ｂ）図は第１実施例の断面図、 第２図は本発明の第２実施例の断面図、第３図、第４図
は従来のメモリカードをそれぞれ示す断面図である。 １１．２１．３１．４１ ・・・・回路基板、 １２．２２．３２．４２ ・・・・接続用パッド、 １３・・・・・・・・・回路配線、 １４．２４・・・・・・スルーホール、１５．２５・・
・・・・リード、 １６．３６・・・・・・半導体素子、 １７．２７・・・・・・接着剤、 ３０・・・・・・・・・封止剤。 ２８．４８・・・・・・半導体装置。 ３９・・・・・・・・・ワイヤー。 特許出願人 日本電気株式会社代理人 弁理
士 桑 井 清 − 第１（ｄ）図 第１（ｂ）図 第２図 Φ１ 第３図 第４図
の基板を示す平面図、 第１（ｂ）図は第１実施例の断面図、 第２図は本発明の第２実施例の断面図、第３図、第４図
は従来のメモリカードをそれぞれ示す断面図である。 １１．２１．３１．４１ ・・・・回路基板、 １２．２２．３２．４２ ・・・・接続用パッド、 １３・・・・・・・・・回路配線、 １４．２４・・・・・・スルーホール、１５．２５・・
・・・・リード、 １６．３６・・・・・・半導体素子、 １７．２７・・・・・・接着剤、 ３０・・・・・・・・・封止剤。 ２８．４８・・・・・・半導体装置。 ３９・・・・・・・・・ワイヤー。 特許出願人 日本電気株式会社代理人 弁理
士 桑 井 清 − 第１（ｄ）図 第１（ｂ）図 第２図 Φ１ 第３図 第４図
Claims (2)
- （１） 単一基板上に接続用パッドと、該接続用パッド
に接続される半導体メモリ装置と、上記接続用パッドに
接続され半導体メモリ装置を電気的に結線する回路配線
とを有するメモリカードにおいて、上記半導体メモリ装
置により被われる基板の領域内にスルーホールを形成し
、上記回路配線をスルーホールを通して結線したことを
特徴とするメモリカード。 - （２） 上記半導体メモリ装置はフィルムキャリヤ半導
体構造である特許請求範囲第１項記載のメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62043464A JPS63209897A (ja) | 1987-02-25 | 1987-02-25 | メモリカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62043464A JPS63209897A (ja) | 1987-02-25 | 1987-02-25 | メモリカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63209897A true JPS63209897A (ja) | 1988-08-31 |
Family
ID=12664434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62043464A Pending JPS63209897A (ja) | 1987-02-25 | 1987-02-25 | メモリカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63209897A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0299394A (ja) * | 1988-10-06 | 1990-04-11 | Nec Corp | メモリーカードモジュール |
| JPH03169693A (ja) * | 1989-11-30 | 1991-07-23 | Toshiba Corp | カード状電子機器およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118297A (ja) * | 1981-12-31 | 1983-07-14 | 共同印刷株式会社 | 識別カ−ドの製造方法 |
-
1987
- 1987-02-25 JP JP62043464A patent/JPS63209897A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118297A (ja) * | 1981-12-31 | 1983-07-14 | 共同印刷株式会社 | 識別カ−ドの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0299394A (ja) * | 1988-10-06 | 1990-04-11 | Nec Corp | メモリーカードモジュール |
| JPH03169693A (ja) * | 1989-11-30 | 1991-07-23 | Toshiba Corp | カード状電子機器およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996587A (en) | Integrated semiconductor chip package | |
| US6080931A (en) | Semiconductor package | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| US6667556B2 (en) | Flip chip adaptor package for bare die | |
| US5620928A (en) | Ultra thin ball grid array using a flex tape or printed wiring board substrate and method | |
| US6091143A (en) | Stacked leads-over chip multi-chip module | |
| US6956294B2 (en) | Apparatus for routing die interconnections using intermediate connection elements secured to the die face | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
| US4423435A (en) | Assembly of an electronic device on an insulative substrate | |
| JPH03112688A (ja) | Ｉｃカード | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JPH10199930A (ja) | 電子部品の接続構造および接続方法 | |
| JPS63209897A (ja) | メモリカ−ド | |
| KR100769204B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH0358537B2 (ja) | ||
| JP3485736B2 (ja) | 半導体装置とその製造方法 | |
| JP3466354B2 (ja) | 半導体装置 | |
| JPS62226636A (ja) | プラスチツクチツプキヤリア | |
| JP3973309B2 (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| KR100476669B1 (ko) | 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPS60262434A (ja) | 半導体装置 |