JPS5880857A - 電子回路パツケ−ジング部材 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の分野 本発明は、電子素子パッケージング技術に係り、更に具
体的に云えば、電子回路を支持する基板を利用回路の接
続端子に接続するための相互接続キャリア部材に係る。

先行技術 従来に於て、半導体素子及び同様な素子に電気回路及び
電子回路が形成されている。又、電子回路を支持する基
板上の回路端子は通常、パッケージング部材組立体と云
わする相互接続部材を更に用いることによって、利用回
路に接続された端子に接続されている。

これ迄、多くのパッケージング部材組立体及びパッケー
ジング部材が考案され、多くの改良が行われたが、それ
らの多くはコスト低減仕のために促進された。しか１な
がら、構成素子及び／若しくは相互接続パッケージング
部材の間の熱的関係は異なる構造体を生じた。熱的性質
による電力消費以外の電力消費、配線能力、及びクロス
・オーバの可能性も興味ある要素である。本発明による
パッケージング部材の開発に於ては、これらのすべての
要素が考慮され、より確実な集団はんだ付けの可能性及
びより高い端子密度が得られる様に特に配慮された。

本発明による構造体に関連する従来技術は、米国特許第
３７１１６２６号、第３８７２５８３号及び第４２３１
１５４号の明細書、米国防衛特許第Ｔ９５５００８号の
明細書、並びにＩＢＭＴｅｃｈｎｉｃａｌ　Ｄｉｓｃｌ
ｏｓ、ｕｒｅ　Ｂｕｌｌｅｔｉｎ　、第２０巻、第１２
号、１９７８年５月、第５１４１Ｗに於けるＪ、　Ｄ、
　Ｌａｒｎｅｒｄによる”　ＩＣＰａｃｋａｇｅ　Ａｓ
ｓｅｍｂｌｙ”と題する論文等に記載されている。

上記米国特許第３７１１６２６号の明細書は、プリント
回路板上の金属導体及びプリント回路板中に埋設された
配線によって半導体素子が表面上に装着されているプリ
ント回路板について開示している。しかしながら、本発
明による構造体の場合の如く、食刻処理によって得られ
る相互に密に配置された導体については特に記載してい
がい。

上記米国特許第３８７２５８３４の明細書は、−見本発
明に似ている環状の基板−コネクタ・ブロック部材につ
いて開示しているが、本発明によるランドの端子構造体
についてはまったく記載がない。

上記米国特許第４２３１１５４号の明細簀は、−見本発
明に似ている電子的パッケージング部材について開示し
ているが、そのプリント回路導体は、本発明によるラン
ドの端子構造体とは対照的に、上記部材自体？上のコネ
クタ・ピン及びＩ１０ビンに可撓性を有しない手段で接
続されている。

上記米国防衛特許第Ｔ９５５００８号の明細書は、パッ
ド及びピンの接続にか々り厳密な条件を要する組立体の
２つの部分について熱膨張率が適合されねば々らない配
置について開示している。

本発明による配置はそれらの条件を要し力い。

上記のＪ、　Ｄ、　Ｌａｒｎｅｒｄによる文献は、プリ
ント回路導体を有する可撓性の積層体について開示して
いるが、それは従来のビーム・リード端子の使用による
応力を最小限にするために低い熱膨張率を有する材料を
必要とする。本発明による構造体に於ては、その条件は
不要である。

本発明の要旨 本発明に従？二基板の接続パッド及びコネクタ・ブロッ
クのピンの位置に重なる様に内側周辺部及び外側周辺部
の近傍に配置された開孔を有する環状構造の平坦々可撓
性の膜を含む電子回路パッケージング部材が実現される
。上記内側周辺部及び上記外側周辺部上の対応する開孔
の間に、導電性のリードが配置される。それらのリード
は、好ましくは銅である導電材を上記嘆全体に積層化し
、そして内側端部に於てはけんだ付けのために予め成形
されて接続パッドに対応する開孔に橋渡しされ且つ外側
端部に於ては接続ピンを包囲する様に開孔を設けられた
導電性のランドが形成される様に食刻することによって
形成されることが好オしい。

上記外側端部は、接続ピンへのはんだ付けがより良好に
行われる様に、めっきされた貫通孔を有することが好ま
しい。内側端部に於ける予め成形されたランドとパッド
との間のはんだのフィレットは、開孔に橋渡しされてい
るランドをパッド上へと下方に引寄せる傾向がある。上
記膜中の上記開孔はそこに配置さねているパッド又はピ
ンにはＸ７だを限定して隣接するパッド又はピンにはん
だが橋渡しされ々い様にする傾向がある。

好ましくは、実質的に同一の構造を有するもう一つの膜
が、保護のためにランド上に配置される。

１好実施例に於ては、この保護膜は、はんだ付は操作の
ためのアクセスを容易にするために拡大された開孔を有
する。

第１図は、・本発明によるキャリア部材により相互接続
さねている電子的構成素子のレイアラ）Ｖ示している。

セラＳツク基板１２並びに４つのコネクタ・ブロック１
４．１５．１６及び１７を支持するために、好ましくは
銅である金属の装着ベース１０が配置されている。装着
ベース１０は従来の構造を有し、基板１２も端子接点は
んだパッドが互い違いに２列に配置されている以外は従
来の構造と同様である。それらのはんだパッドは、成る
所与の適用例に於けるｌ１０ＩＪ−ド数を最大限にする
、本発明により可能な最大限のパッド数が得られる様に
配置されている。従来の場合と同様々コネクタ・ブロッ
ク１４．１５．１６及び１７は、その適用例に都合の良
い寸法及び形状の領−域に於て１つの最大密度が達成さ
れる様に選択される。例としで、幾つかの半導体回路チ
ップ２１乃至２５が、■１０はんだパッドへの幾つかの
電気的リードとと本に果されている。通常はすべての、
又は略すべでのＩ１０パジドが使用されるが、通常の問
題は利用され得る限定された数で動作させることである
。

第１図に於て、各パッドと４つのコネクタ・ブロックの
うちの１つに於ける対応する接続ピンとの間に、電気的
接続が設けられねば々ら力い。本発明による相互接続部
材即ちキャリア部材′５０は第１図に於て、周辺端部を
示す一対の破線５２及び３４によって全体的に示されて
いる。

相互接続部材３０は小力くとも、可撓性のポリイミドの
膜３０′及び電流が流される複数の導体即ちランド３３
を含む。好ましくは、保護のために、ポリイミドの保護
膜３０″が更に設けられる。

それらの２つの膜３０′及び３０″は実質的に同一であ
るが、第３図から容易に理解される如く、導体３６の接
続ピン側端部に於て膜６０″中の開孔４２は膜ｓｏｂの
開孔４１よりも大きく、一孔３１は膜３０′及び６０″
の両方に於て同一であり、それらの２つの膜の周辺端部
６２′及び３４′はすべての点で一致する。

始めに、Ｉ１０パッド接点開孔３１並びに接続ピン開孔
４１及び４２が形成される。それから、膜５０′に銅を
積層化しそ１て従来の方法に従って食刻することにより
、導体即ちランド３３が形成さねる。その結果、Ｉ１０
パッド接点開孔３１中の銅のランド３６け、図に示され
ている如く、該開孔に跨って橋渡しされる。ランド３３
は、図に示されている如く、膜３０′の下側に押し下げ
られる。この様に予め成形するための１方法は、膜３０
″上に比較的可撓性のゴム・シー）ｆ配置しそしてその
サンドイツチ体を硬いプレートの間で圧縮する簡単な工
８を含む。ゴムの流れが開孔３１中にループを形成する
。図に示されている如く、導電性の貫通孔が形成される
様に、ランドが接続ピン開孔４１の周囲に形成される。

ランド３６及びＩ１０パッド３６がはんだフィレット３
８により電気的に接合される。予め成形されたランドは
表面張力によりはんだを引き寄せ→゛してはんだが他の
バットに橋渡しされ々い様にする。それらの接合部は成
る程度の可撓性をも有している。

はんだフィレット４８はランド５３を後続−ピ゛ン４６
へ電気的に接合させる。

第４図及び第５図は、開孔３１並びに開孔４１及び４２
を各々示している平面図である。これらの図から、■１
０パッド３６及び接続ピン４６−ｈ；高密度であるにも
拘らず、如伺々る創造方法にも生じ穆る誤った整合を許
容するに充分な余裕のあることが容易に理解される。

この相互接続の設計は、第２図に示されている如く、基
板の各々の側に互い違いの２列のＩ１０パッドを用いる
ことにより、基板のＩ１０線をそれらの中心間隔を密に
して効果的に配置させる。

基板１２上及び相互接続部材３０上のＩ１０パッド間の
間隔は、用いられたフォトリソグラフィ技術によって限
定される。その間隔の許容誤差は、セラミック基板又は
コネクタ・ブロックの物理的寸法によってでは々く、フ
ォトリソグラフィ技術の精度によって制御される。

鋼ランドの形状の要素（ｆｏｒｍ　ｆａｃｔｏｒ）は、
はんだの湿潤作用及び表面張力と組合わされて、第３図
に示されている如くはんだ接合部を形成する。

この接合部の形状の要素は、各Ｉ１０パッドに、より融
通性のある接合を達成する。

この設計の第１の特徴は、整合を助けることであり、こ
れｆｄ第４図及び第５図に示さねている。

基板の対向する角部に於ける接点のためのはんだパッド
上に銅ランド及び接点開孔を中心合わせすることにより
、すべての接点は接合さねたとき相互に密に中心合わせ
される。この設計の第２の特徴は、接点及び／若しくは
線の間にはんだが橋渡しされることを防ぐことである。

その接点の形状の要素は、相互接続部材６０を基板に接
合させる集団はんだ付は工程中にはんだ金銅ランドの周
囲に集中せしめる。

接点開孔に橋渡しされる銅ランド６３の端部は、該ラン
ドがポリイミドの膜に確実に固定される様に、開孔３１
の外側迄充分に延びている。これは、銅ランドが接点の
中心に厳密に整合されている様に働く。導体が１つ以上
の接点の周囲に延び得る様に、部材６０の内側端部と接
点開孔との間に、そして同様に基板の端１部・と接点開
孔との間に、スペースが設けらねる。こねは、配線能力
を増大させる効果的なりロス・オーバーの可能性を与え
る。

本発明の６好実施例による相互接続部材に於ては、互い
違いの２列のＩ１０パッド６６が基板の周辺部に配置さ
れた。成る実施例に於ては、各々の側に６５個のＩ１０
パッドを有する３　６　ｍｍの基板が形成された。この
場合、それらのパッドは約０．５ｍｍ（２０ミル）の中
心間隔で効果的に配置された。ポリイミドの膜６０′に
於ける接点の直径は約０．７ｍｍ（２８ミル）であった
。橋渡しさｔｌ、た薄い銅のランドの幅は約０．５６ｍ
ｍ（１４ミル）であった。セラミック基板上のはんだパ
ッドの幅は約０．５ｍｍ（２０ミ’ル）であった。

この設計概念は、チップ及び配線に利用可能な基板領域
に何ら大きな影響を与えることなく６６ｍｍの基板上に
２５２個のＩｌｏを設けた。利用可能なチップ領域は約
３．０５ｃ１ｎ平方、即ち３６　ｍｍの基板の表面積の
６８パーセントである。この特徴を用いた場合が第１図
に示されており、多レベルのセラミック基板上の利用可
能な装着表面積内に約６　ｍｍ平方の５個のＶＬＳ　Ｉ
チップがゆったりと配置され得ゐ。

【図面の簡単な説明】

第１図は本発明によるキャリア部材による電気的相互接
続のための構成菓子のレイアウトを示す図、第２図は本
発明による電子回路パッケージング相互接続部材の平面
図、第３図は基板の端子パッドとそれに対応するコネク
タ・ブロックのピンとの関係を示している、第２図の線
６−３に於ける相互接続部材の縦断面図、第４図は本発
明による相互接続部材を含む電子素子組立体の部分の相
対的寸法を示す図、第５図は本発明による相互接続部材
を含む電子素子組立体の導体に於ける接続ビン側端部の
部分の構造を示している図である。 １０・・・・金属の装着ベース、１２・・・・セラミッ
ク基板、１４．１５．１６．１７・・・・コネクタ・ブ
ロック、２１．２２．２６．２４．２５・・・・半導体
回路チップ、３０・・・・相互接続部材（キャリア部材
）、３０’　・・・・ポリイミドの膜、３０″・・・・
ポリイミドの保護膜、３１・・・・Ｉ１０パッド接点開
孔、３２．３２′、３４．３４′・・・・相互接続部材
の周辺端部、３６・・・・導体即ちランド、３６・・・
・　■１０パッド、３８．４８・・・・はんだフィレッ
ト、４１・・・・膜３０′中の接続ピン開孔、４２・・
・・膜３０″中の接続ビン開孔、４６・・・・接続ピン
。 出願人　　　　インター六シ吐ル・ビジネス・マシーン
ズ・コーポレーラタン代理人　　弁理士　　岡　　　１
）　　次　　　生（外１名）

Claims (1)

1. 【特許請求の範囲】 周辺部近傍に配置された複数の電気的接続パッドを有す
   るセラミック基板と、上記基板の周辺に該基板と間隔を
   置いて配置された複数の電気的接続ピンを有するコネク
   タ・ブロックとを相互接続するための電子回路パッケー
   ジング部材であって、上記電子回路パッケージング部材
   は、内側周辺部近傍に上記電気的接続パッドと整合され
   る開孔を有し且つ外側周辺部近傍に上記電気的接続ピン
   と整合される開孔を有する環状構造の平坦な膜を有し、 上記嘩は各々独立して該膜に固定されている導電性ラン
   ドを有し、 上記各ランドは上記内側周辺部近傍の１つの開孔の上に
   配置され、上記外側周辺部近傍の対応する１、つの開孔
   へ延び、上記外側周辺部近傍の対応する１つの開孔と同
   心の開孔を有し、 上Ｎｉ″！各ランドの一方の端部は上記電気的接続・２
   ツドの１つにはんだ付けされ、他方の端部は上記電気的
   接続ピンの１つにはＡ７だ付けされていることを特徴と
   する、 電子回路パッケージング部材。