KR0154994B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR0154994B1
KR0154994B1 KR1019940021810A KR19940021810A KR0154994B1 KR 0154994 B1 KR0154994 B1 KR 0154994B1 KR 1019940021810 A KR1019940021810 A KR 1019940021810A KR 19940021810 A KR19940021810 A KR 19940021810A KR 0154994 B1 KR0154994 B1 KR 0154994B1
Authority
KR
South Korea
Prior art keywords
wiring board
mechanical
semiconductor device
semiconductor chip
layers
Prior art date
Application number
KR1019940021810A
Other languages
English (en)
Other versions
KR950015675A (ko
Inventor
토시미 카와하라
히로유끼 이시구로
미쓰나다 오사와
신이찌로우 타니구찌
마유미 오수미
신아 나카세코
요시투구 카토오
준이찌 카사이
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
미야다 아쓰이
가부시끼가이샤 규우슈우 후지쓰 일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤, 미야다 아쓰이, 가부시끼가이샤 규우슈우 후지쓰 일렉트로닉스 filed Critical 세끼자와 다다시
Publication of KR950015675A publication Critical patent/KR950015675A/ko
Application granted granted Critical
Publication of KR0154994B1 publication Critical patent/KR0154994B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩과 이 반도체 칩과 접속하는 기판으로 구성된 반도체 장치 및 그 제조방법에 관한 것으로, 소형이며, 전기적 특성이 우수하고, 또한 값싼 반도체장치를 제공함을 목적으로 한다.
반도체칩(2)과 이 반도체칩(2)와 접속하는 기판을 구비한 반도체장치에 있어서, 상기 기판을 배선층(8∼10)과 절연층(11, 12)이 적층된 다층 배선기판(7)으로 함과 동시에 이 다층배선기판(7)을 구성하는 절연층(11, 12)의 소정 위치에 구멍(20)을 형성하고 적층된 복수의 배선층(8-10)을 상기 구멍(20)을 통하여 일관적으로 소성 변형시켜 외부 접속용 범프로 되는 제1의 메카니칼범프(13), 칩 접속용 범프로 되는 제2의 메카니칼범프(14∼16), 적층된 배선층간을 접속하는 비아부로 되는 메카니칼비아(17, 18)을 형성하는 구성이다.

Description

반도체장치 및 그 제조방법
제1도는 본 발명의 일실시예에 관한 반도체장치의 단면도.
제2도는 다층 배선기판의 제조방법을 설명하기 위한 도면.
제3도는 제1의 메카니칼범프(mechanical bump)의 형성방법을 설명하기 위한 도면.
제4도는 제1의 메카니칼범프를 복수개 형성하는 방법을 설명하기 위한 도면.
제5도는 제1의 메카니칼범프와 제2의 메카니칼범프를 일괄적으로 형성하는 방법을 설명하기 위한 도면.
제6도는 제3도에 나타낸 제1의 메카니칼범프의 형성방법의 제1 변형예를 설명하기 위한 도면.
제7도는 제3도에 나타낸 제1의 메카니칼범프의 형성방법의 제2 변형예를 설명하기위한 도면.
제8도는 제3도에 나타낸 제1의 메카니칼범프의 형성방법의 제3 변형예를 설명하기 위한 도면.
제9도는 제3도에 나타낸 제1의 메카니칼범프의 형성방법의 제4 변형예를 설명하기 위한 도면.
제10도는 중간 배선층을 갖는 다층 배선기판에 있어서의 제1의 메카니칼범프의 형성방법을 설망하기 위한 도면.
제11도는 배선층 및 절연층이 각 1층의 다층배선기판에 있어서의 제1의 메카니칼범프의 형성방법을 설명하기 위한 도면.
제12도는 메카니칼비아(via)의 형성방법을 설명하기 위한 도면.
제13도는 메카니칼비아의 형성방법을 설명하기위한 도면.
제14도는 실장 배선기판에 본 발명을 적용한 예를 보여주는 도면.
제15도는 제13도를 사용하여 설명한 구조를 갖는 다층 배선기판을 런너 몰드패키지(runner mold package)구조의 반도체장치에 채용한 예를 보여주는 도면.
제16도는 다층 배선기판에의 반도체칩의 실장구조를 보여주는 도면.
제17도는 다층 배선기판에의 반도체칩의 실장구조를 보여주는 도면.
제18도는 다층 배선기판에의 반도체칩의 실장구조를 보여주는 도면.
제19도는 다층 배선기판에의 반도체칩의 실장구조를 보여주는 도면.
제20도는 다층 배선기판에의 반도체칩의 실장구조를 보여주는 도면
제21도는 다층 배선기판에 대한 반도체칩의 칩 탑재공정 및 수지 봉지공정을 설명하기 위한 도면.
본 발명은 반도체장치 및 그 제조방법에 관한 것으로 특히 반도체칩과 이 반도체칩과 접속되는 기판에 의해 구성되는 반도체장치 및 그 제조방법에 관한 것이다.
최근 퍼스널컴퓨터를 비롯한 전자기기는 소형화 및 고속동작화(100MHZ 이상)가 지향되고 실장기판상의 LSI(Large Scale Integrated circuit) 등 전자부품의 실장밀도를 향상시킬 필요가 있다. 또 동시에 반도체장치 자체의 전기적 특성(고속동작성)도 요구되고 있다.
한편 반도체장치의 저가격화도 근년에 특히 요망되고 있다.
그래서 소형이며, 전기적 특성이 뛰어나고, 또 값이 싼 반도체장치가 요망되고 있다.
반도체장치 내에서 전기적 특성을 향상시키기 위해서 본딩(bonding)부를 포함하는 배선 길이를 될 수 있는 한 짧고 굵게하여 신호선과 전원 접지선을 다른 층으로 하는 다층화가 일반적이다.
이러한 전기적 특성이 뛰어난 본딩법으로는 일반적인 범프를 통해 반도체칩을 접속하는 소위 플립칩법이 있다. 종래의 이러한 플립칩법을 사용하는 경우 납땜을 반구산(半球狀)으로 하여 반도체칩상에 형성되어 있는 전극패드에 납땜범프를 형성하여 반도체칩을 실장하는 실장기판에 형성된 전극부와 접속하거나(LSI 핸드북 음사, 사단법인 전자통신학회 1984년, 409-411페이지 참조) 또는 TBA(Tape Automated Bonding)리이드의 선단을 금형펀칭으로 반구상으로 형성하는 방법(특개평 3-252148호 공보 참조)등이 알려져 있다.
또 다층화에 있어서도 각 층간의 전기적 접속을 취할 필요가 있고 일반적인 방법으로서는 접속을 하고자 하는 부분에 세로구멍을 형성하고 이 세로구멍의 내부에 도금을 하여 각 층간을 전기적으로 접속하는 소위 비아(Via)홀 혹은 스루홀이 있다(프린트회로기술편람일간 공업신문사, 사단법인 일본프린트회로공업회편, 8-10페이지 참조).
그러나 일반적으로 쓰이고 있는 납땜범프의 형성 및 TAB리이드의 선단을 금형펀칭하여 범프를 형성하는 방법은 그 형성공정이 복잡하며, 또 형성에 있어 높은 정밀도를 필요로 하기 때문에 제조 코스트가 높아지는 문제점이 있었다.
또, 다층화를 위해 필요한 비아홀 혹은 스루홀의 형성도 홀 내에 도금처리 혹은 도전재의 충전처리 등이 필요하며, 제조공정이 복잡하여 제조 코스트가 높아지며, 또 원료에 대한 제품의 수율이 나쁘다는 문제점이 있다. 또한 비아홀은 기판강도 및 형성상의 문제로 그 배설간격에 한계가 있고 미세간격화가 곤란하다는 문제점이 있다.
본 발명은 상기한 점에 감안하여 이루어진 것으로, 소형으로 전기적 특성이 뛰어나며, 값싼 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 하는 것이다.
상기한 과제를 해결하기 위하여 본 발명에서는 하기의 수단을 강구하는 것을 특징으로 하는 것이다.
청구항 1의 발명에서는 반도체칩과, 이 반도체칩과 접속하는 기판을 구비하는 반도체장치에 있어서, 상기 기판을 배선층과 절연층이 적층된 다층 배선기판으로 함과 동시에 이 다층 배선기판을 구성하는 절연층의 소정위치에 구멍을 형성하고, 적층된 복수의 배선층을 상기 구멍을 통해 일괄적으로 소성변형(塑性變形)시켜 전극부를 형성하는 것을 특징으로 한다.
또 청구항 2의 발명에서는 상기 전극부를, 적층된 복수의 배선층을 상기 구멍을 통해 일괄적으로 소성병형시켜 외측으로 돌출시킨 구성의 외부접속용 범프로 한 것을 특징으로 한다.
또 청구항 3의 발명에서는 상기 전극부를, 적층된 복수의 배선층을 상기 구멍을 통해 일괄적으로 소성변형시켜 반도체칩을 향해 돌출시켜 반도체칩과 접속시킨 구성의 칩접속용 범프로 한 것을 특징으로 한다.
또 청구항 4의 발명에서는 상기 전극부를, 적층된 복수의 배선층을 상기 구멍을 통해 일괄적으로 소성변형시켜 상기 적층된 배선층 사이를 접속한 구성을 비아부로 한 것을 특징으로 한다.
또 청구항 5의 발명에서는 상기 전극부의 소성변형 방향에 대한 외측에 납재료를 배설한 것을 특징으로 한다.
또 청구항 6의 발명에서는 상기 전극부의 상기한 소성변형 방향에 대한 내측에 보강재를 배설한 것을 특징으로 한다.
또 청구한 7의 발명에서는 상기한 전극부를, 이 전극부의 형성 위치에 있어서 복수의 배선층간에 금속층을 통해 장치한 구성인 것을 특징으로 한다.
또 청구항 8의 발명에서는 상기 전극부를, 상기한 소성변형 방향에 대한 내측에 상기 적층된 복수의 배선층을 계합시키는 계합오목부를 형성한 것을 특징으로 하는 것이다.
또 청구항 9 발명의 방법에 있어서는 절연층의 소정 위치에 구멍을 형성하여 이 구멍이 형성된 절연층을 배선층에 적층하여 접합시켜 다층 배선기판을 형성하는 다층 배선기판 형성공정과, 상기 다층 배선기판의 상기한 구멍의 형성 위치에 연장(치구)를 삽입하여 상기 배선층을 일괄적으로 소성변형시켜서 돌출된 전극부를 형성하는 전극부 형성공정과, 상기 전극부가 형성된 다층 배선기판에 반도체칩을 배설하는 반도체칩 탑재공정을 적어도 구비한 것을 특징으로 한다.
또 청구항 10 발명의 방법에서는 상기 다층 배선기판 형성공정에 있어서, 상기 절연층을 배선층에 적층한 후 소정 패턴을 갖는 레지스터를 상기 배선층에 배설하고, 이 레지스터가 배설된 절연층 및 배선층을 에칭액에 침지시켜, 이어서 이 레지스터를 제거함으로써 배선층을 소정의 패턴으로 되도록 패턴형성한 것을 특징으로 한다.
또 청구항 11 발명의 방법에서는 상기 전극부 형성공정에 있어서, 상기한 연장으로 핀치 및 소정 형상의 캐비티를 갖는 금형을 사용하고, 이 캐비티와 절연층에 형성된 구멍이 대향하도록 상기한 다층 배선기판을 금형에 장착하고, 상기 펀치에 의해 상기한 다층 배선기판을 금형을 향해 압압함으로써 상기한 배선층을 소성변형하는 것을 특징으로 한다.
또 청구항 12 발명의 방법에서는 상기 전극부 형성공정에 있어서, 상기 전극부를 구성하는 외부접속용 범프와 칩접속용 범프를 일괄적으로 동시 성형하는 것을 특징으로 한다.
또한 청구항 13 발명의 방법에서는 상기 전극부가 형성된 다층 배선기판에 반도체칩을 배설하는 반도체칩 탑재공정을 실시한 후, 상기한 반도체칩을 봉지(封止)하는 수지를 배설하는 수지봉지공정을 행하는 것을 특징으로 한다.
상기한 각 수단은 하기와 같이 작용한다.
청구항 1 내지 4의 발명에 의하면 배선층과 절연층이 적층 형성된 간단한 구성의 다층 배선기판 대해 절연층에 형성되어 있는 구멍을 통해 배선층을 일괄적으로 소성변형시켜 전극부를 형성함으로써 전극부(외부접속용 범프, 칩접속용 범프, 비아부)를 형성할 수가 있다. 전극부를 형성하기 위해 실시되는 소성가공은 연장을 사용하여 평판상의 배선층을 예를 들어 반구상으로 외측을 향해, 혹은 반도체칩을 향해 돌출시키는 가공이기 때문에 상기 전극부는 극히 용이하게 또한 값싸게 형성할 수가 있다.
또 다층 배선기판에 형성된 구멍은 절연층에만 형성되어 있어서 배선층에는 구멍이 형성되지 않는다. 즉, 다층 배선기판에는 이를 관통하는 구멍은 형성되지 않고, 전극부를 고밀도로 형성하더라도 다층 배선기판의 강도가 저하되는 일이 없다. 때문에 전극부의 형성을 미세간격화할 수 있어서 이에 따라 반도체장치의 소형화를 꾀할 수가 있다.
또한 다층 배선기판을 구성하는 복수의 배선층은 전극부에 있어 전기적으로 접속되기 때문에 종래의 비아홀 혹은 스루홀과 동일한 기능을 실현할 수가 있다. 또 상기와 같이 전극부는 소성가공에 의해 극히 용이하고 저렴하게 형성할 수가 있다. 때문에 전극부에 의해 다층간의 전기적 접속을 함으로써 다층간의 전기적 접속구조를 극히 용이하게 또한 저렴하게 실현할 수가 있다, 또 소성가공에 의한 전극 형성은 원료에 대한 제품의 비가 좋고 이에 따라 반도체장치의 제조 코스트를 절감할 수가 있다.
또 청구항 5의 발명에 의하면, 전극부의 소성변형 방향에 대한 외측의 납재료를 배설함으로써 전극부의 소성가공시에 타출(打出)깊이(돌출량)를 작게할 수 있어서 전극으로 되는 배선층에 인가되는 부하의 절감을 꾀할 수 있음과 동시에 반도체 장치가 실장되는 실장기관에 대한 접합성의 향상을 꾀할 수가 있다.
또 청구항 6의 발명에 의하면, 전극부의 소성변형 방향에 대한 내측에 보강재를 배설함으로써 형성되는 전극부의 강도를 향상시킬 수가 있음과 동시에 소성가공시에 있어서 전극부의 스프링백을 방지할 수 있어서 전극부의 형상 안정화를 꾀할 수가 있다.
또 청구항 7의 발명에 의하면, 전극부의 형성 위치에 있어 복수의 배선층간에 금속층을 통해 장치하는 구성에 의해 각 배선층간의 전기적 접속을 확실하게 할 수 있음과 동시에 각 배선층간의 기계적 접합을 확실하게 할 수가 있다.
또 청구항 8의 발명에 의하면, 전극부의 소성변형 방향에 대한 내측에 적층된 복수의 배선층을 계합시키는 계합오목부를 형성함으로써 이 계합오목부에 의해 복수의 배선층의 기계적 접합강도가 향상되어 각 배선층의 접합을 확실하게 할 수가 있다.
또 청구항 9 발명의 방법에 의하면, 다층 배선기판 형성공정, 전극부 형성공정 및 반도체칩 탑재공정 모두 확립된 범용기술을 사용하여 실시되는 공정이기 때문에 상기와 같이 전기적 특성이 뛰어나고 소형화를 실현할 수 있는 반도체장치를 용이하고 또한 저렴하게 제조할 수가 있다.
또 청구항 10 발명의 방법에 의하면 다층 배선기판 형성공정에 있어서, 소위 에칭법을 사용하여 배선층의 패터닝을 하기 때문에 용이하며 생산성 좋게 다층 배선기판을 제조할 수가 있다.
또 청구항 11 발명의 방법에 의하면, 전극부 형성공정에 있어서 펀치 및 소정 형상의 캐비티를 갖는 금형을 사용하여 전극부의 소성가공을 함으로써 극히 간단한 제조설비로 정밀도 좋게 전극부를 형성할 수 있어 반도체장치를 저렴하게 제조할 수 있다.
또 청구항 12 발명의 방법에 의하면, 전극부 형성공정에 있어 전극부를 구성하는 외부접속용 범프와 칩접속용 범프를 일괄적으로 동시 형성함으로써 극히 생산성 좋게 전극부를 형성할 수가 있다.
또한 청구항 13 발명의 방법에 의하면, 반도체칩 탑재공정을 실시한 후 수지봉지공정을 실시함으로써 반도체칩이 수지에 의해 봉지되어 반도체칩의 안정화를 꾀할 수가 있다.
다음에 본 발명의 실시예에 대하여 도면과 함께 설명한다.
제1도는 본 발명의 일실시예인 반도체장치(1)를 나타내는 종단면도이다. 본 실시예에 의한 반도체장치(1)는 다층 TAB를 사용한 런너레스 몰드패키지(runnerless mold pakcage) 구조로 되어 있다. 도면에서 2는 반도체칩이며, 그 측부가 패키지를 구성하는 기판(3)에 접착제(4)에 의해 접착되어 있다. 상기와 같이 본 실시예에 의한 반도체장치(1)는 런너레스 몰드패키지 구조로 되어 있기 때문에 기판(3)에는 수지유입구(35)가 형성되어 있으며, 이 수지유입구(35)에는 봉지수지(5)가 충전되어 있다. 또 봉지수지(5)가 충전된 수지유입구(35)의 상부에는 금속판으로 된 덮개(6)가 배설되어 수지유입구(35)를 덮고 있다.
상기한 반도체칩(2) 및 기판(3)의 하부에는 다층 배선기판(7)이 배설되어 있다. 이 다층 배선기판(7)은 대략 배선층(8-10)과 절연층(11, 12)을 교대로 적층한 구조로 되어 있고, 소정의 위치에 본 발명의 요부로 되는 전극부인 제1의 메카니칼범프(13), 제2의 메카니칼범프(14-16) 및 메카니칼비아(17, 18)가 형성된 구조로 되어 있다.
배선층(8-10)은 예를 들어 금(Au), 구리(Cu) 등 전연성이 풍부하며 또 도전성이 양호한 금속에 의해 형성되어 있다. 이 배선층(8-10)은 후술하는 에칭처리에 의해 소정의 형상으로 패터닝되어 있다. 또 절연층(11, 12)은 소정의 합성된 절연성수지(예를 들면, 에폭시수지, 폴리이미드수지 등)에 의해 형성되어 있고, 전극부(13-18)의 형성 위치에는 구멍(20)이 형성되어 있다.
다층 배선기판(7)에 형성시킨 전극부내의 제1의 메카니칼범프(13)는 반도체장치(1)가 실장되는 실장기판(도시하지 않음)과 접속되는 외부접속용 범프이다.
이러한 제1의 메카니칼범프(13)는 상기와 같이 절연층(11, 12)을 통해 적층된 복수의 배선층(8-10)을 절연층(11, 12)에 형성되어 있는 구멍(20)을 통해 일괄적으로 소성변형시켜 외측방향(도면에서 아래 방향)으로 돌출시켜 구성되어 있다.
도시한 바와 같이 본 실시예에 있어서는 제1의 메카니칼범프(13)의 형성 위치에 있어서 복수의 배선층(8-10)이 접합되어 전기적으로 접속된 구성으로 되어 있다.
또 다층 배선기판(7)에 형성되는 전극부 내의 제2의 메카니칼범프(14-16)는 반도체칩(2)과 접속되는 칩접속용 범프이다.
이러한 제2의 메카니칼범프(14-16)는 제1의 메카니칼범프(13)와 똑같이 절연층(11, 12)을 통해 적층된 복수의 배선층(8-10)을 절연층(11, 12)에 형성되어 있는 구멍(20)을 통해 일괄적으로 소성변형시킴으로써 형성되어 있다. 단, 이 소성변형 방향은 제2의 메카니칼범프(14-16)가 내측방향(도면에서 위쪽 방향)으로 돌출하도록 바꾸어 말하면, 반도체칩(2)을 향해 돌출하는 구성으로 되어 있다.
본 실시예에 있어서는 제2의 메카니칼범프(14)는 배선층(8)만을 소성변형시켜 반도체칩(2)을 향해 돌출시킨 구성으로 되어 있으며, 제2의 메카니칼범프(15)는 배선층(8, 9)을 일괄적으로 소성변형시켜 반도체칩(2)을 향해 돌출시킨 구성으로 되어 있으며, 또한 제2의 메카니칼범프(16)는 배선층(8-10)의 모두를 일괄적으로 소성변형시켜 반도체칩(2)을 향해 돌출시킨 구성으로 되어 있다. 또 복수의 배선층을 일괄적으로 소성변형시킨 제2의 메카티칼범프(15, 16)에서는 이 제2의 메카니칼범프(15, 16)의 형성위치에 있어서 각 배선층이 전기적으로 접속되어 있다.
이와 같은 각 제2의 메카니칼범프(14-16)는 반도체칩(2)의 하면에 형성되어 있는 전극패드(도시하지 않음)에 전기적으로 접속되어 있고, 따라서 반도체칩(2)과 다층 배선기판(7)은 전기적으로 접속된다. 또 전술한 수지유입구(35)에 충전된 봉지수지(5)는 제2의 메카니칼범프(14-16)와 반도체칩(2)과의 대향하여 떨어진 부분에도 충전되어 반도체칩(2)과 제2의 메카니칼범프(14-16)와의 접합위치를 보호하고 있다.
또 다층 배선기판(7)에 형성된 전극부내의 메카니칼비아(17, 18)는 제1 및 제2의 메카니칼범프(13-16)와 똑같이 절연층(11, 12)을 통해 적층된 복수의 배선층(8-10)을 절연층(11, 12)에 형성되어 있는 구멍(20)을 통해 일괄적으로 소성변형시킴으로써 형성되어 있다. 단, 그 소성변형 방향은 본 실시예에 있어서는 제2의 메카니칼범프(14-16)와 똑같이 내측방향(도면에 있어 위쪽 방향)으로 돌출하는 구성으로 되어 있다. 그런데 메카니칼범프(17, 18)는 다층 배선기판(7)내에 있어 각 층간의 전기적 접속을 하는 것이며, 외부 접속기판 혹은 반도체칩(2)과 접속하기 위한 구성요소는 아니기 때문에 돌출방향은 내측방향(위쪽방향)으로 한정되는 것이 아니라 외측방향(아래방향)으로 형성하는 구성으로 해도 좋다.
본 실시예에 있어서 메카니칼비아(17)는 배선층(9)에만 소성변형시켜 배선층(8)에 접속한 구성으로 되어 있고, 메카니칼비아(18)는 배선층(9, 10)을 일괄적으로 소성변형시켜 배선층(8)에 접속한 구성으로 되어 있다.
따라서, 메카니칼범프(17, 18)에 의해 다층 배선기판(7)내에서의 층간 접속이 가능하여 종래의 비아홀 혹은 스루홀과 동등한 기능을 발휘하게 된다.
상기와 같이 반도체장치(1)를 구성함으로써 배선층(8-10)과 절연층(11, 12)이 적층 형성된 간단한 구성의 다층 배선기판(7)에 대해 절연층(11, 12)에 형성되어 있는 구멍(20)을 통해 배선층(8-10)을 단층 혹은 복수층을 일괄적으로 소성변형시켜 전극부인 제1의 메카니칼범프(13), 제2의 메카니칼범프(14-16) 및 메카니칼비아(17, 18)를 형성할 수가 있다.
또 다층 배선기판(7)에 형성된 구멍(20)은 절연층(11, 12)에만 형성되어 있고, 배선층(8-10)에는 구멍이 형성되어 있지 않다. 즉 다층 배선기판(7)에는 이를 관통하는 구멍이 형성되지 않고, 전극부(13-18)를 고밀도로 형성하더라도 다층 배선기판(7)의 강도가 저하하는 일은 없다. 때문에 각 전극부(13-18)의 형성을 미세간격화할 수 있고, 이에 따라 반도체장치(1)의 소형화를 꾀할 수가 있다. 또한 다층 배선기판(7)을 구성하는 복수의 배선층(8-10)은 각 전극부(13-18)에 있어서 전기적으로 접속되기 때문에 종래의 비아홀 혹은 스루홀과 동일한 기능을 실형할 수가 있다. 여기에 더하여 전극부(13-18)는 소성가공에 의해 극히 용이하며, 저렴하게 형성할 수가 있다. 때문에 전극부(13-18)에 의해 다층간의 전기적 접속을 함으로써 다층간의 전기적 접속구조를 극히 용이하게 그리고 저렴하게 실현할 수 있고, 또 소성 가공에 의한 전극형성은 원료에 대한 제품의 비가 좋고, 이에 따라서 반도체장치(1)의 제조 코스트를 절감시킬 수가 있다.
이어서, 제2도를 사용하여 다층 배선기판(7)의 제조방법에 대해 설명한다. 또 설명의 편의상 이하의 설명에 있어서는 절연층(21)과 배선층(22)을 적층한 2층의 다층 배선기판(7)의 제조방법을 예로 들어 설명한다.
제2도(a) 및 (b)는 절연층(21)과 패터닝되기 전의 배선층(22)을 적층하는 방법을 보여주고 있다. 제2도(a)는 패터닝되기 전의 평판상의 배선층(22)위에 스크린인쇄 등에 의해 절연층(21)을 도포함으로써 각 층(21, 22)을 적층한 것이다. 이 절연층(21)을 스크린인쇄할 때 후에 전극이 형성되는 위치에 미리 구멍(20)을 형성하도록 마스크 등을 사용하여 스크린인쇄를 한다. 한편, 제2도(B)는 패터닝되기 이전의 금속판상의 배선층(22)과 미리 전극이 형성될 위치에 미리 구멍(20)이 형성된 시트상의 절연층(21)을 별개로 준비하여 이를 겹쳐 접합하는 방법을 나타내고 있다.
제2도(a) 혹은 (b)에 나타낸 방법에 의하여 절연층(21)과 패터닝되기 전의 배선층(22)이 접합되면 계속하여 제2도(c)에 나타낸 바와 같이 마스크 등을 사용하여 패터닝하기 전의 배선층(22)상의 소정 위치에 레지스트(84)가 배치된다. 레지스트(84)의 배설위치는 다층 배선기판(7)이 형성될 때 배선층(22)을 남기고자 하는 위치에 선정되어 있다.
상기와 같이 레지스트(84)가 배설되면 이어서 제2도(d)에 나타낸 바와 같이 레지스트(84)가 배설된 절연층(21) 및 배선층(22)은 에칭액(24)이 장전되어 있는 에칭조(25)에 침지되어 레지스트(84)가 배설되어 있지 않은 부위에 있는 배선층(22)이 제거된다. 제2도(E)는 상기 에칭처리가 끝난 상태의 절연층(21) 및 배선층(22)을 나타내고 있다. 또 제2도(f)에는 전기한 제2도(a)-(d)에 나타낸 공정을 거침으로써 제2도(e)에 나타낸 배선조패턴과는 다른 배선조패턴이 형성된 절연층(21) 및 배선층(22)이 나타나 있다. 또 상기의 에칭처리에 있어서 절연층(21)을 보호하기 위해 에칭액(24)에 침지하기 전에 절연층(21)상에 내에칭성의 코드재 혹은 보호필름을 배설한 후 에칭처리를 하는 구성으로 해도 좋다.
제2도(g)는 제2도(e)에 나타낸 절연층(21) 및 배선층(22)으로 되는 기재와 제2도(f)에 나타낸 절연층(21) 및 배선층(22)으로 되는 기재를 라미네이트롤(26)에 의해 접합하는 상태를 나타내고 있다. 이때 각 기재에 형성되어 있는 구멍(20)은 각각 위치를 맞추어 접합한다. 제2도(H)는 상기한 각 기재가 접합된 전극부 형성전의 다층 배선기판(7a)을 나타내고 있다.
이와 같이 전극부 형성전의 다층 배선기판(7a)이 형성되면, 후술하는 전극형성방법에 의해 전극부가 형성되어 제2도(i)에 나타낸 다층 배선기판(7)이 형성된다. 또 제2도(i)에는 전극부로서 제1의 메카니칼범프(13)를 형성한 예를 나타내고 있다.
상기와 같은 다층 배선기판 형성공정은 확립된 범용기술인 스크린인쇄법, 도금법, 열압착법 등을 사용하여 실시할 수 있는 공정이기 때문에 간단한 제조설비로 또한 간단한 처리에 의해 다층 배선기판(7)을 형성할 수 있다. 다층 배선기판(7)을 용이하고 또한 값싸게 제조할 수가 있다. 또 상기한 실시예에서는 라미네이트롤(26)에 의해 제2도(e)에 나타낸 절연층(21) 및 배선층(22)으로 되는 기재와 제2도(F)에 나타낸 절연층(21) 및 배선층(22)으로 되는 기재를 접합하는 예를 보여주고 있으나, 라미네이트롤(26) 대신 진공프레스장치 등을 사용하여 접합하는 구성으로 해도 좋다.
이어서 각 전극부(13-18)의 형성방법에 대해 설명한다.
먼저 제3도 내지 제11도를 사용하여 제1의 메카니칼범프(13) 및 제2의 메카니칼범프(14-16)의 형성방법에 대해 설명한다. 또 제1의 메카니칼범프(13)와 제2의 메카니칼범프(14-16)는 상기한 바와 같이 소성가공의 방향이 다를뿐(제1의 메카니칼범프(13)는 외측방향, 제2의 메카니칼범프(14-16)은 내측방향), 기본적인 형성방법은 동일하기 때문에 제1의 메카니칼범프(13)의 형성방법을 예로 들어 설명하기로 한다. 또 설명 및 도시의 편의상 제3도 내지 제9도에 있어서는 다츠 배선기판(7)이 절연층(21)과 배선층(22, 23)에 의해 구성되는 3층 구조의 것을 예로 들어 설명한다.
제3도는 제1의 메카니칼범프(13)(전극부)의 기본적인 형성방법을 나타내고 있다. 제1의 메카니칼범프(13)를 형성하는데는 먼저 제3도(A)에 나타낸 바와 같이 상기한 다층 배선기판 형성공정에 의해 헝성된 전극부 형성전의 다층 배선기판(7a)을 메카니칼범프금형(27)의 상부에 올려놓는다. 이 메카니칼범프금형(27)에는 형성하고자 하는 제1의 메카니칼범프(13)의 형상에 대응한 캐비티(cavity)(27a)가 형성되어 있다. 전극부 형성전의 다층 배선기판(7a)을 메카니칼범프금형(27)에 올려놓을 때 절연층(21)에 형성되어 있는 구멍(20)의 중심이 캐비티(27a)의 중심에 위치를 맞추도록 올려놓는다.
이어서 제3도(B)에 나타낸 바와 같이 다층 배선기판(7a)의 상부로부터 메카니칼범프금형(27)의 캐비티(27a)를 향해 펀치(29)를 하강시켜 구멍(20)의 형성에 의해 노출된 상태의 배선층(22, 23)을 일괄적으로 소성변형시켜 반구상의 제1의 메카니칼범프(13)를 형성한다. 이때 가공성을 양호하게 하기 위해 본 실시예에 있어서는 메카니칼범프금형(27)의 하부에 이 메카니칼범프금형(27)을 가열하는 히터(28)가 배설된다.
이와 같이 단지 메카니칼범프금형(27) 및 펀치(29) 등의 연장만으로 제1의 메카니칼범프(13)가 형성되기 때문에 용이하게 그리고 간단한 제조설비로 다층 배선기판(7)에 제1의 메카니칼범프(13)를 형성할 수 있다. 따라서 반도체장치(1)을 낮은 코스트로 제조할 수가 있다.
또 배선층(22, 23)을 일괄적으로 소성변형시킴으로써 각 배선층(22, 23)은 전기적으로 접속되지만 보다 확실하게 배선층(22, 23)을 접합시키기 위해 제3도(C)에 나타낸 바와 같이 메카니칼범프금형(27)과 펀치(29)의 사이에 전압을 인가하여 펀치(29)를 용접 전극으로 하여 배선층(22)과 배선층(23)을 용접하는 구성으로 해도 좋다.
제4도는 다층 배선기판(7)에 복수의 제1의 메카니칼범프(13)을 형성하는 방법을 도시한 것이다. 다층 배선기판(7)에 복수의 제1의 메카니칼범프(13)를 형성하는 데는 제4도(A)에 나타낸 바와 같이 펀치(29)를 이동가능한 제1의 상형(上型)(30)에 배설하고, 제1의 상형(30)의 이동에 따라 하나씩 제1의 메카니칼범프(13)를 형성하는 구성으로 해도 좋고, 또 제4도(B)에 도시한 바와 같이 제1의 상형(30)에 미리 복수의 펀치(29)를 배설하여 두고, 복수의 제1의 메카니칼범프(13)를 일괄적으로 동시에 형성하는 구성으로 해도 좋다.
제4도(C) 및 (D)는 제1의 상형(30)을 평면적으로 본 도면이다. 각 도면에 도시된 바와 같이 펀치(29)는 제1의 상형(30)에 소정의 배설패턴(예를 들어 매트릭스상, 갈지자상, 기타의 패턴도 가능함)으로 배설된다. 그러나 복수의 제1의 메카니칼범프(13)를 일괄적으로 동시에 형성할 때 제1의 메카니칼범프(13)를 형성할 필요가 없는 부위가 있는 경우에는 제4도(C)에 ●으로 도시한 바와 같이 펀치(29)를 배설하지 않고 제거부(32)를 형성하면 좋다. 또 길이나 두께가 다른 펀치(29)를 선택적으로 배설할 수 있도록 제1의 상형(30)을 펀치(29)가 교환 가능한 구성으로 해도 좋다. 또 제4도(D)는 제거부(32)를 설치하지 않는 구성의 제1의 상형(30)을 나타내고 있다.
제5도는 제1의 메카니칼범프(13)와 제2의 메카니칼범프(14-16)를 일괄적으로 동시에 소성변형 가공하는 방법을 나타내고 있다.
제1 및 제2의 메카니칼범프(13-14)를 일괄적으로 형성하는 데는 제1의 메카니칼범프(13)를 형성하기 위한 제1의 성형(30) 및 제1의 하형(메카니칼범프금형)(31)과, 제2의 메카니칼범프(14-16)를 형성하기 위한 제2의 상형(메카니칼범프금형)(33) 및 제2의 하형(34)를 준비한다. 전술한 바와 같이 제1의 메카니칼범프(13)와 제2의 메카니칼범프(14-16)의 돌출방향은 역방향으로 되기 때문에 제1의 상형(30)에는 제1의 메카니칼범프(13)를 형성하기 위한 펀치(29)가 배설되어 있고 또 제2의 하형(34)에 제2의 메카니칼범프(14-16)를 형성하기 위한 펀치(35)가 배설되어 있다.
그리고 상기의 각 금형(30-34)을 동시에 구동시킬 수 있는 구동기구(도시하지 않음)를 배설하여 구동시킴으로써 제2도(B)에 도시하는 바와 같이 제1 및 제2의 메카니칼범프(13-16)을 동일의 다층 배선기판(7)에 일괄적으로 형성할 수가 있다. 제5도(C)는 상기한 형성방법에 의해 제1의 메카니칼범프(13) 및 제2의 메카니칼범프(14-16)가 일괄적으로 형성된 다층 배선기판(7)을 나타내고 있다.
이와 같이 종류가 다른 전극부(제1의 메카니칼범프(13), 제2의 메카니칼범프(14-16)를 동시에 형성하는 것도 가능하다. 또 제1의 메카니칼범프(13) 및 제2의 메카니칼범프(14-16)의 형성시에 메카니칼비아(17, 18)를 동시에 일괄적으로 형성하는 것도 가능하다. 따라서 상기한 형성방법을 채용함으로써 각 전극부(13-18)의 형성을 극히 생산성 좋게 형성할 수가 있다.
제6도는 제3도에 도시한 제1의 메카니칼범프(13)의 형성방법의 제1 변형예를 도시하고 있다. 본 변형예에 있어서의 제1의 메카니칼범프(13)의 형성방법에서는 제6도(A)에 도시한 바와 같이 제1의 메카니칼범프(13)를 소성가공하기 전에, 메카니칼범프금형(27)의 캐비티(27a)내에 납재료(40)를 배설해 두는 것을 특징으로 한다.
따라서 펀치(29)에 의해 배선층(22, 23)을 소성가공할 때, 배선층(23)은 납재료(40)에 강하기 압압되어 납재료(40)가 배선층(23)에 접합된다. 따라서 형성된 다층 배선기판(7)은 제6도(C)에 도시한 바와 같이 제1의 메카니칼범프(13)의 소성방향에 대한 외측(도면중 하측)으로 납재료(40)가 배설된 구성으로 된다.
상기와 같이 제1의 메카니칼범프(13)의 소성변형 방향에 대한 외측에 납재료(40)을 배설함으로써 제1의 메카니칼범프(13)의 소성가공시에 있어 타출(打出) 깊이(돌출량)를 적게할 수가 있고, 제1의 메카니칼범프(13)로 되는 배선층(22, 23)에 인가되는 부하의 저감을 꾀할 수가 있음과 동시에 반도체장치(1)의 실장시에 있어서는 반도체장치(1)에 실장되는 실장기판(도시하지 않음)에 대한 접합성의 향상을 꾀할 수가 있다. 또 이 납재료(40)의 배설은 제1의 메카니칼범프(13)에 국한되는 것이 아니라 제2의 메카니칼범프(14-16)의 형성시에도 적용되는 것이다.
제7도는 제3도에 도시한 제1의 메카니칼범프(13)의 형성 방법의 제2 변형예를 도시하고 있다. 본 변형예에 있어서 제1의 메카니칼범프(13)의 형성방법에서는 제7도(B)에 도시한 바와 같이 제1의 메카니칼범프(13)를 소성가공할 때 펀치(26)와 배선층(22)과의 사이에 보강재(41)를 배설해 두는 것을 특징으로 한다.
이 보강재(41)는 예를 들어 알루미늄(Al) 혹은 구리(Cu)등의 금속블럭이며, 제7도(A)에 도시한 바와 같이 전극형성전의 다층 배선기판(7a)을 메카니칼범프금형(27)에 재치한 후, 배선층(22)의 캐비티(27a)의 상부에 올려놓든지 혹은 핀치(29)의 선단에 잠시 멈추어 넣은 상태로 제7도(B)에 도시한 바와 같이 소성 가공을 한다.
상기와 같이 보강재(41)를 개재시켜 소성가공을 함으로써 제7도(c)에 나타낸 바와 같이 보강재(41)는 반구상으로 돌출한 제1의 메카니칼범프의 내측에 매설된 구조로 된다. 이와 같이 제1의 메카니칼범프(13)에 보강재(41)를 배설함으로써 형성되는 제1의 메카니칼범프(13)의 기계적 강도를 향상시킴과 동시에 소성 가공시에 있어서의 각 배선층(22, 23)의 스프링백(탄성 복원)을 방지할 수 있고, 제1의 메카니칼범프(13)의 형상 안정화를 꾀할 수가 있다. 또 보강재(41)의 배설은 제1의 메카니칼범프(13)에 국한되는 것이 아니고, 다른 구조의 전극부(제2의 메카니칼범프(14-16) 및 메카니칼비아(17, 18)의 형성시에도 적용할 수가 있는 것이다.
제8도는 제3도에 도시한 제1의 메카니칼범프(13)의 형성방법의 제3 변형예를 도시하고 있다. 본 변형예에 있어서의 제1의 메카니칼범프(13)의 형성방법에서는 제8도(A)에 도시한 바와 같이 제1의 메카니칼범프(13)를 소성 가공하기 전에 배선층(23)의 구멍(20)과 대향하는 부위에 금속 도금층(42)을 배설해 두는 것을 특징으로 한다.
이 도금층(42)으로서는 예를 들어 납땜도금, 알루미늄(Al)도금, 혹은 주석(Su)도금 등을 채용할 수도 있다. 이 금속 도금층(42)은 미리 배선층(23)에 형성해 두어도 좋고 또 배선층(23)을 절연층(21)에 배설할 때 형성해도 좋다.
상기와 같이 금속도금층(42)을 배선층(23)에 형서해 둠으로써 제8도(B)에 도시한 바와 같이 펀치(29)에 의해 배선층(22, 23)을 소성 가공할 때, 금속도금층(42)은 배선층(22)과 배선층(23)과의 사이에 물려 끼워진 구성으로 된다. 이와 같이 각 배선층(22, 23) 사이에 금속 도금층(42)을 배설함으로써 제8도(C)에 도시하는 바와 같이 금속도금층(42)이 적셔져 배선층(22, 23) 사이에 배설되기 때문에 각 배선층(22, 23) 사이의 전기적 접속을 확실하게 할수 있음과 동시에 각 배선층(22, 23) 사이의 기계적 접합을 확실하게 할 수가 있다.
또 금속도금층(42)의 배설은 제1의 메카니칼범프(13)에 한정되는 것이 아니라 다른 구조의 전극부(제2의 메카니칼범프(14-16) 및 메칼니칼비아(17, 18))의 형성시에도 적용할 수가 있다. 또 금속 도금층(42)의 형성 위치는 배선층(23)에 한정되는 것이 아니라 배선층(22)에 형성하는 구성으로 해도 좋다. 또 배선층(22, 23) 사이에 배설되는 구성이면 도금층에 한정되지 않고 증착, 스터퍼링, 인쇄 등 다른 형성방법에 의해 금속막을 형성하는 구성으로 해도 좋다.
제9도는 제3도에 도시한 제1의 메카니칼범프(13)의 형성방법의 제4 변형예를 나타내고 있다. 본 변형예에 있어서의 제1의 메카니칼범프(13)의 형성방법에서 제9도(A) 및 (B)는 제3도에 도시한 제1의 메카니칼범프(13)의 형성방법과 같으며, 이러한 방법으로 펀치(29)를 사용하여 제1이 메카니칼범프(13)를 소성 가공한 후 제9도(C)에 도시한 바와 같이 형성된 제1의 메카니칼범프(13)에 다시 직경이 작은 펀치(43)를 사용하여 제1의 메카니칼범프(13)의 중앙부분에 계합오목부(44)를 형성(타출 가공)하는 것을 특징으로 한다. 제9도(D)는 상기한 방법에 의해 계합오목부(44)가 형성된 제1의 메카니칼범프(13)를 갖는 다층 배선기판(7)을 도시하고 있다.
상기와 같이 제1의 메카니칼범프(13)의 소성변형 방향에 대한 내측에 계합오목부(44)를 형성함으로써 이 계합오목부(44)에 의해 복수의 배선층(22, 23)의 기계적 접합강도가 향상되고 각 배선층(22, 23)의 접합을 확실하게 할 수가 있다.
또 계합오목부(44)의 형성은 제1의 메카니칼범프(13)에 한정되는 것이 아니고 다른 구조의 전극부(제2의 메카니칼범프(14-16) 및 메카니칼비아(17, 18))의 형성시에도 적용할 수가 있다.
제10도는 3층의 배선층(22, 23, 46)을 갖는 다층 배선기판(7a)에 있어서 제1의 메카니칼범프(13)의 형성방법을 도시하고 있다. 본 실시예에 있어서는 제10도(A)에 도시하는 바와 같이, 다층 배선기판(7a) 좌측 위치에 있어 전술한 2층의 배선층을 접합하고 우측 위치에 있어 3층의 배선층을 접합하는 구성을 보여주고 있다.
지금 본 실시예에 있어서는 3층의 배선층을 접합하는 부위에 있어서 전기회로적으로는 배선층(22)을 배선층(46)에 접합한 것으로 한다. 그러나 배선층(22)은 최상부의 배선층이고, 배선층(46)은 최하부의 배선층이며, 양자간의 거리는 길다. 이 때문에 단지 배선층(22) 및 배선층(46)을 펀치(29)에 의해 소성변형시켜 돌출 성형하면, 최상부의 배선층(22)의 소성변형량이 크게 되어 커다란 부하가 인가되어 파단할 위험이 있다.
때문에 본 실시예에 있어서는 최상부의 배선층(22)과 최하부의 배선층(46)과의 사이에 중간 배선층(36)을 배설함으로써 최상부의 배선층(22)에 과다한 부하가 인가되지 않도록 구성되어 있다. 따라서 제10도(B)에 도시한 바와 같이 펀치(29)를 사용하여 제1의 메카니칼범프(13)를 형성할 때 배선층에 대한 과다한 부하의 인가를 방지하여 배선층(22)의 파단이 생기는 일은 없다. 제10도(C)는 상기와 같이 형성된 제1의 메카니칼범프를 갖는 다층 배선기판(7)을 도시하고 있다.
또 중간 배선층(36)의 형성은 제1의 메카니칼범프(13)에 한정되는 것이 아니라 다른 구조의 전극부(제2의 메카니칼범프(14-16) 및 메카니칼비아(17, 18)의 형성에도 적용할 수가 있는 것이다.
상기한 전극부의 형성방법의 설명에 있어서는 다층 배선기판(7)에 대해 전극부를 형성하는 예를 들어 설명했으나, 제11도(A) 및 (B)에 도시한 바와 같이 배선층(21)과 절연층(22)으로만 구성되는 단층의 배선 기판에 대해서도 적용됨은 물론이다.
제12도 및 제13도는 메카니칼비아(17, 18)의 형성방법을 도시하고 있다. 제12도는 2개의 배선층(22, 23)을 접속하는 방법을 도시하고 있으며, 제13도는 3개의 배선층(22, 23, 46)을 접속하는 방법을 도시하고 있다.
제12도에 도시하는 2개의 배선층(22, 23)을 접속하는 방법은 제3도를 통하여 설명한 제1의 메카니칼범프(13)의 경우와 거의 동일하나 제1의 메카니칼범프(13)의 형성시에는 제1의 메카니칼범프(13)는 외부접속용의 범프로 하기 위해 소성 가공방향에 대해 외측으로 크게 돌출시킬 구성으로 한 것임에 대해 메카니칼비아(17, 18)의 형성의 경우는 다층 배선기판(7)내에서 전기적으로 접속되면 족하다. 때문에 제12도(B)에 도시한 바와 같이 메카니칼비아(17)의 형성에 있어서는 배선층(22)만을 펀치(29)에 의해 소성가공하여 변형시켜 배선층(23)에 전기적으로 접속하는 구성으로 되어 있다.
또 제13도에 되시하는 3개의 배선층(22, 23, 46)을 접속하는 방법은 제10도를 통하여 설명한 제1의 메카니칼범프(13)의 형성방법(이 도면 우측에 설명한 제1의 메카니칼범프(13)의 형성방법)과 거의 동일하며, 최상부의 배선층(22)과 최하부의 배선층(46)과의 사이에 중간 배선층(36)을 배설함으로써 최상부의 배선층(22)에 과다한 부하가 인가되지 않도록 구성되어 있다. 그러나 메카니칼비아(18) 형성의 경우에 있어서도 각 배선층(22, 36, 46)은 다층 배선기판(7)내에서 전기적으로 접속하면 족하기 때문에 제13도(B)에 도시한 바와 같이 메카니칼비아(18)의 형성에 있어서는 배선층(22) 중간 배선층(36)만을 펀치(29)로 소성 가공하여 변형시켜 배선층(46)에 전기적으로 접속하는 구성으로 되어 있다.
상기와 같이 종래에 있어서 비아홀 혹을 스루홀로서 기능하는 메카니칼비아(17, 18)는 소성 가공만으로 형성할 수 있어서 종래 필요했던 기판으로 구멍을 뚫는 작업, 도금처리 등 어렵고 코스트가 많이 드는 작업을 사용하는 일 없이 용이하게 형성할 수 있어서 반도체장치(1)를 낮은 코스트로 제조할 수가 있다.
제14도는 본 발명의 기술을 반도체장치(50)가 배설되는 실장기판(51)에 적용한 예를 보여주고 있다. 이 도면에 도시하는 실장기판(51)은 기재(52)위에 앞서 설명한 다층 배선기판(7)과 똑같이 배선층(22, 23) 및 절연층(21)이 적층된 구성을 하고 있다. 이와 같은 실장기판(51)에 있어서도 메카니칼비아(17)를 형성함으로써 층간의 전기적 접속을 값싸고 용이하게 실현시킬 수가 있다.
제15도는 제13도를 통하여 설명한 구조를 갖는 다층 배선기판(7)을 런너레스 몰드패키지 구조이 반도체장치(55)에 채용한 예를 도시하고 있다.
이 도면에 있어서 56은 기판이며, 그 바닥에는 수지가 충전된 수지유입부(62)가 형성되어 있다. 이 수지유입부(62)의 하부에는 금속판(63)이 배설되어 수지유입부(62)가 덮혀있는 구조로 되어 있다. 또 기판(56)의 상면부에는 반도체칩(2), 리이드(60) 및 전술한 다층 배선기판(7) 등이 배설되어 있다. 반도체칩(2)은 틀체(58) 및 봉지개체(59)에 의해 외부에 대해 봉지된 구성으로 되어 있다.
다층 배선기판(7)은 도면중 좌단부가 단차(段差)상태로 되어 각 배선층(22, 23, 46)이 계단상으로 노출된 구성으로 되어 있으며, 각 배선층(22, 23, 46)과 반도체칩(2)에 형성된 전극패드(도시하지 않음) 사이에는 와이어(61)가 배설되어 있다. 이 구성에 의해 다층 배선기판(7)은 반도체칩(2)과 전기적으로 접속된다. 또 다층 배선기판(7)의 도면중 우단부에 있어서 배선층(22, 23, 46)은 리이드(60)와 접속되어 있고(제15도에서는 배선층(46과 리이드(60)가 도전성 접합재(85)를 통해 접속한 예를 도시하고 있다). 따라서 반도체칩(2)과 리이드(60)는 다층 배선기판(7)에 의해 전기적으로 접속된다.
이와 같은 반도체장치(55)에 사용되는 반도체칩(2)과 리이드(60)를 전기적으로 접속하는 다층기판은 종래 각 배선층의 접속을 비아홀이나 스루홀을 사용하여 하고 있었으나, 종래의 다층기판에 대신하여 다층 배선기판(7)을 사용함으로써 반도체장치(55)의 낮은 코스트화를 꾀할 수가 있다.
제16도 내지 제20도는 다층 배선기판(7)에 반도체칩(2)을 실장하는 구조를 도시하고 있다.
제16도에 도시하는 반도체장치(70)는 반도체칩(2)을 다이본드층(6%)을 이용하여 다층 배선기판(7)에 고정함과 동시에 배선기판(7)과 반도체칩(2)과의 전기적 접속을 와이어(61)를 이용하여 하는 구성으로 되어 있다. 또 반도체칩(2)을 봉지수지(64)로 폿팅(potting)함으로써 봉지하는 구성으로 되어 있다.
또 제17도에 도시하는 반도체장치(71)는 제16도에 도시한 반도체장치(70)와 똑같이 반도체칩(2)을 다이본드층(65)을 이용하여 다층 배선기판(7)에 고정함과 동시에 다층 배선기판(7)과 반도체칩(2)과의 전기적 접속을 와이어(61)를 이용하여 하는 구성으로 되어 있다. 또 반도체칩(2)의 수지봉지는 봉지수지(64)를 금형을 이용하여 몰드함으로써 실행하는 구성이다.
또 제18도에 도시하는 반도체장치(72)는 다층 배선기판(7)과 반도체칩(2)과의 전기적 접속을 다층 배선기판에 형성된 제2의 메카니칼범프(14-16)를 이용하여 하는 구성으로 되어 있고 이 제2의 메카니칼범프(14-16)와 반도체칩(2)의 전기적 접속위치를 보호하기 위한 봉지수지(64)가 배설되어 있다.
또 제19도에 도시하는 반도체장치(73)는 다층 배선기판(7)의 도면중 우단부에 리이드핑거(66)를 형성하여 반도체칩(2)상의 전극범프(도시하지 않음)와의 전기적 접속을 하도록 구성한 소위 TAB구조의 것이다. 이 구성에 있어서도 리이드핑거(66)와 반도체칩(2)의 전기적 접속위치를 보호하기 위한 봉지수지(64)가 배설되어 있다.
또한 제20도에 도시하는 반도체장치(74)는 다층 배선기판(7)에 제1의 메카니칼범프를 형성하는 대신에 갈매기 날개(guee wing)형의 리이드를 배설한 것이다. 또 이 도면에 있어서 제1도에 도시한 구성요소와 대응하는 구성요소에는 동일 부호를 붙이고 그 설명을 생략한다.
상술한 바와 같이 제1의 메카니칼범프(13), 제2의 메카니칼범프(14-16) 및 메카니칼비아(17, 18)의 형성은 대층 배선기판(7)이 조립되는 반도체장치(1, 55, 70-74)의 구조에 따라 적당히 선정하여 형성할 수가 있으며, 제1의 메카니칼범프(13), 제2의 메카니칼범프(14-16) 및 메카니칼비아(17, 18)는 여러 구조를 갖는 반도체장치에 대해 광범위하게 적용하는 것이 가능하다.
제21도는 다층 배선기판(7)에 대한 반도체칩(2)의 탑재공정 및 수지봉지공정을 설명하기 위한 도면이다. 본 실시예에 있어서는 제1도에 도시한 반도체장치(1)의 칩탑재공정 및 수지봉지공정을 예로 들어 설명한다.
제21도(A)는 상술한 다층 배선기판 형성공정 및 전극부 형성공정에 의해 제1의 메카니칼범프(13), 제2의 메카니칼범프(14-16) 및 메카니칼비아(17, 18)(도면에는 나타나지 않음)이 형성된 다층 배선기판(7)을 보여주고 있다.
이 다층 배선기판(7)에는 먼저 반도체칩(2)이 탑재되고, 제2의 메카니칼범프(14-16)와 반도체칩(2)에 형성되어 있는 전극패드와의 접속처리가 된다. 제21도(B)는 반도체칩(2)이 탑재된 다층 배선기판(7)을 나타내고 있다. 반도체칩(2)이 탑재되면, 제21도(C)에 도시한 바와 같이 이어서 다층 배선기판(7)에는 기판(3)이 배설된다. 이 기판(3)에는 전술한 바와 같이 수지유입구(35)가 형성되어 있다. 또 기판(3)을 다층 배선기판(7)에 배설할 때 반도체칩(2)의 측면과 기판(3)은 접착재(4)에 의해 접착한다.
상기와 같이 다층 배선기판(7)에 반도체칩(2) 및 기판(3)이 배설되면 제21도(D)에 도시한 바와 같이 다층 배선기판(7)은 수지봉지용 상형(80) 및 수지봉지용 하형(81)에 의해 구성되는 금형에 장착된다. 이 도면에 있어서 82는 플런저이며, 이 플런저(82)의 상부에는 수지타브렛(83)이 배설되어 있다. 그리고 도시하지 않은 가열 수단으로 가열하면서 플런저(82)를 상승시킴으로써 녹은 수지타브렛(83)은 기판(3)에 형성되어 있는 수지유입구(35)에 충전되어가고, 또 제2의 메카니칼범프(14-16)와 반도체칩(2)과의 대향으로 떨어진 사이 부분에도 유입해간다. 그리고 봉지수지(5)가 수지유입구(35)내에 완전히 충전된 상태에서 수지유입구(35)에 덮개(6)를 배설함으로써 제1도에 도시하는 반도체 장치(1)가 완성된다.
상술한 바와 같은 본 발명에 의하면 하기와 같은 여러 효과를 나타낸다.
청구항 1 내지 4의 발명에 의하면 배선층과 절연층이 적층형성된 간단한 구성의 다층 배선기판에 대해 절연층에 형성되어 있는 구멍을 통해 배선층을 일괄적으로 소성변형시켜 전극부를 형성함으로써 전극부(외부접속용 범프, 칩접속용 범프, 비아부)를 형성할 수 있다. 전극부를 형성하기 위해 실시되는 소성 가공을 연장을 이용하여 평판상의 배선층을 예를 들어 반구형상으로 외측을 향하여 혹은 반도체칩을 향해 돌출시키는 가공이기 때문에 상기 전극부를 극히 용이하게 또한 값싸게 형성할 수가 있다.
또, 다층 배선기판에 형성된 구멍은 절연층에만 형성되고 배선층에는 구멍이 형성되지 않는다. 즉 다층 배선기판에는 이를 관통하는 구멍을 형성하지 않아 전극부를 고밀도로 형성하더라도 다층 배선기판의 강도가 저하하는 일이 없다.
때문에 전극의 형상을 미세간격화할 수 있고, 이에 따라 반도체장치의 소형화를 꾀할 수가 있다.
또한 다층 배선기판을 구성하는 복수의 배선층은 전극부에 있어서 전기적으로 접속되기 때문에 종래의 비아홀 혹은 스루홀과 동일한 기능을 실현할 수가 있다. 또 상기와 같이 전극부는 소성가공에 의해 극히 용이하고 값싸게 형성할 수가 있다. 때문에 전극부에 의해 다층간의 전기적 접속을 함으로써 다층간의 전기적 접속구조를 극히 용이하고 값싸게 실현할 수가 있다. 또 소성가공에 의한 전극형성은 원료에 대한 제품의 비율이 좋고 이에 따라서도 반도체장치의 제조코스트를 절감시킬 수가 있다.
또 청구항 5의 발명에 의하면 전극부의 소성변형 방향에 대한 외측에 납땜재료를 배설함으로써 전극부의 소성 가공시에 있어서의 타출 깊이(돌출량)를 작게 할 수 있어서 전극으로 되는 배선층에 인가되는 부하의 저감을 꾀할 수가 있음과 동시에 반도체 장치가 실제로 장착되는 실장기판에 대한 접합성의 향상을 꾀할 수가 있다.
또 청구항 6의 발명에 의하면 전극부의 소성변형 방향에 대한 내측에 보강재를 배설함으로써 형성되는 전극부의 강도를 향상시킴과 동시에 소성 가공시에 전극부의 스프링백을 방지할 수 있어서 전극부의 형상 안정화를 꾀할 수가 있다.
또 청구항 7의 발명에 의하면 전극부의 형성 위치에 있어서 복수의 배선층 사이에 금속층을 통해 장치한 구성으로 함으로써 각 배선층간의 전기적 접속을 확실하게 함과 동시에 각 배선층간의 기계적 접합을 확실하게 할 수가 있다.
또 청구항 8의 발명에 의하면, 전극부의 소성변형 방향에 대한 내측에 적층된 복수의 배선층을 계합시키는 계합오목부를 형성함으로써 이 계합오목부에 의해 복수의 배선층의 기계적 접합강도는 향상하고 각 배선층의 접합을 확실하게 할 수가 있다.
또 청구항 9 발명의 방법에 의하면, 다층 배선기판 형성공정, 전극부 형성공정 및 반도체칩 탑재공정이 모두 확립된 범용의 기술을 이용하여 실시할 수 있는 공정이기 때문에 상기와 같은 전기적 특성이 뛰어나고 또한 소형화를 실현시킨 반도체장치를 용이하고 값싸게 제조할 수가 있다.
또 청구항 10 발명의 방법에 의하면, 다층 배선기판 형성공정에 있어서 소위 에칭법을 이용하여 배선층의 패터닝을 하기 때문에 용이하게 또한 생산성 좋게 배선기판을 제조할 수가 있다.
또 청구항 11 발명의 방법에 의하면, 전극부 형성공정에 있어서 펀치 및 소정 형상의 캐비티를 갖는 금형을 이용하여 전극부의 소성가공을 함으로써 극히 간단한 제조설비로 정밀도 좋은 전극부를 형성할 수가 있다.
또 청구항 12 발명의 방법에 의하면, 전극부 형성공정에 있어서 전극부를 구성하는 외부접속용 범프와 칩접속용 범프를 일괄적으로 동시 형성함으로써 극히 생산성 좋게 전극부를 형성할 수가 있다.
또 청구항 13 발명의 방법에 의하면, 반도체칩 탑재공정을 실시한 후 수지봉지공정을 실시함으로써 반도체칩이 수지에 의해 봉지되어 반도체칩의 안정화를 꾀할 수가 있다.

Claims (13)

  1. 반도체칩(2)과, 이 반도체칩(2)과 접속되는 기판을 구비하는 반도체장치에 있어서, 상기 기판을 배선층(8-10, 22, 23, 46)과 절연층(11, 12, 21, 45, 47)이 적층된 다층 배선기판(7)으로 하고, 동시에 상기 다층 배선기판(7)을 구성하는 절연층(11, 12, 21, 45, 47)의 소정 위치에 구멍(20)을 형성하며, 상기 적층된 복수의 배선층(8-10, 22, 23, 46)을 상기 구멍(20)을 통해 일괄적으로 소성변형시켜 전극부(13-18)를 형성한 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 전극부는 상기 적층된 복수의 배선층(8-10, 22, 23, 46)을 구멍(20)을 통해 일괄적으로 소성변형시켜 외측으로 돌출시킨 구성의 외부접속용 범프(13)인 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 전극부는 상기 적층된 복수의 배선층(8-10, 22, 23, 46)을 구멍(20)을 통해 일괄적으로 소성변형시켜 반도체칩(2)을 향해 돌출시켜, 반도체칩(2)과 접속시킨 구성의 칩접속용 범프(14-16)인 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 전극부는 상기 적층된 복수의 배선층(8-10, 22, 23, 46)을 구멍(20)을 통해 일괄적으로 소성변형시켜 상기 적층된 배선층(8-10, 22, 23, 46)간을 접속한 구성의 비아부(17, 18)인 것을 특징으로 하는 반도체장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 전극부(13-18)의 상기한 소성변형 방향에 대한 외측에 납재료(40)를 배설한 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 상기 전극부(13-18)의 상기 소성변형 방향에 대한 내측에 보강재(41)를 배설한 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 상기 전극부(13-18)는 상기 전극부의 형성 위치에 있어서 복수의 배선층(8-10, 22, 23, 46)간에 금속층(42)을 통해 장치한 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서, 상기 전극부(13-18)는 상기 소성변형 방향에 대한 내측에 상기 적층된 복수의 배선층(8-10, 22, 23, 46)을 계합시키는 계합오목부(44)가 형성되어 있는 것을 특징으로 하는 반도체장치.
  9. 절연층(11, 12, 21, 45, 47)의 소정 위치에 구멍(20)을 형성하고, 상기 구멍(20)이 형성된 상기 절연층(1, 12, 21, 45, 47)을 배선층(8-10, 22, 23, 46)에 적층하여 접합시켜 다층 배선기판(7)을 형성하는 다층 배선기판 형성공정과, 상기 다층 배선기판(7)의 구멍(20)의 형성 위치에 연장(29, 35, 43)을 삽입하여 상기 배선층(8-10, 22, 23, 46)을 일괄적으로 소성변형시켜 돌출한 전극부(13-18)를 형성하는 전극부 형성공정과, 상기 전극부(13-18)가 형성된 상기 다층 배선기판(7)에 반도체칩(2)을 배설하는 반도체칩 탑재공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제9항에 있어서, 상기 다층 배선기판 형성공정은 절연층(21)을 배선층(22)에 적츠한 후 소정패턴을 갖는 레지스터(84)를 상기 배선층(22)에 배설하고, 상기 레지스터(84)가 배설된 상기 절연층(21) 및 배선층(22)을 에칭액(24)에 침지시키고 이어서 상기 레지스터(84)를 제거함으로써 상기 배선층(22)을 소정의 패턴이 되도록 패턴형성한 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제9항 또는 제10항에 있어서, 상기 전극부 형성공정은 연장으로 펀치(29, 35, 43) 및 소정 형상의 캐비티(27a, 31a, 33a)를 갖는 금형(27, 31, 33)을 이용하고, 상기 캐비티(27a, 31a, 33a)와 절연층(11, 12, 21, 45, 47)에 형성된 구멍(20)이 대향되도록 상기 다층 배선기판(7)을 상기 금형(27, 31, 33)에 장착하고, 상기 펀치(29, 35, 43)로 상기 다층 배선기판(7)을 상기 금형(27, 31, 33)을 향해 압압함으로써 상기 배선층(8-10, 22, 23, 46)을 소성변형하는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제9항에 있어서, 상기 전극부 형성공정은 전극부를 구성하는 외부접속용 범프(13)와 칩접속영 범프(14-16)를 일괄적으로 동시 성형하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제9항에 있어서, 전극부(13-18)가 형성된 다층 배선기판(7)에 반도체칩(2)을 배설하는 반도체칩 탑재공정을 실시한 후 상기 반도체칩(2)을 봉지하는 수지(5, 64)를 배설하는 수지봉지공정을 행하는 것을 특징으로 하는 반도체장치 제조방법.
KR1019940021810A 1993-11-22 1994-08-31 반도체장치 및 그 제조방법 KR0154994B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29221093 1993-11-22
JP93-292210 1993-11-22

Publications (2)

Publication Number Publication Date
KR950015675A KR950015675A (ko) 1995-06-17
KR0154994B1 true KR0154994B1 (ko) 1998-12-01

Family

ID=17778949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021810A KR0154994B1 (ko) 1993-11-22 1994-08-31 반도체장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US6034428A (ko)
KR (1) KR0154994B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604327B1 (ko) * 1999-04-07 2006-07-24 삼성테크윈 주식회사 다층형 ｔｂｇａ 반도체 팩키지 및, 그 제조방법
KR20160057039A (ko) * 2014-11-12 2016-05-23 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150560A (ja) * 1998-11-13 2000-05-30 Seiko Epson Corp バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
DE102006015198A1 (de) * 2006-04-01 2007-10-11 Semikron Elektronik Gmbh & Co. Kg Verbindungseinrichtung für elektronische Bauelemente
US20110048786A1 (en) * 2009-08-31 2011-03-03 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having a bump and a method of manufacturing the same
US8344495B2 (en) * 2009-12-11 2013-01-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
FR3022697B1 (fr) * 2014-06-24 2017-12-22 Commissariat Energie Atomique Dispositif de connexion electrique a elements de connexion comportant des membranes deformables
JP6697870B2 (ja) * 2015-12-08 2020-05-27 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3683105A (en) * 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
US4435740A (en) * 1981-10-30 1984-03-06 International Business Machines Corporation Electric circuit packaging member
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
JPH03252148A (ja) * 1990-02-28 1991-11-11 Nec Corp Ｔａｂインナーリードのバンプ構造およびその形成方法
US5123163A (en) * 1989-04-27 1992-06-23 Nec Corporation Process and apparatus for forming bumps on film carrier
JP2757593B2 (ja) * 1991-07-17 1998-05-25 日立電線株式会社 フィルムキャリア装置の製造方法
EP0569949A3 (en) * 1992-05-12 1994-06-15 Akira Kitahara Surface mount components and semifinished products thereof
US5521332A (en) * 1992-08-31 1996-05-28 Kyocera Corporation High dielectric layer-containing alumina-based wiring substrate and package for semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604327B1 (ko) * 1999-04-07 2006-07-24 삼성테크윈 주식회사 다층형 ｔｂｇａ 반도체 팩키지 및, 그 제조방법
KR20160057039A (ko) * 2014-11-12 2016-05-23 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
KR950015675A (ko) 1995-06-17
US6034428A (en) 2000-03-07

Similar Documents

Publication Publication Date Title
CN102098876B (zh) 用于电路基板的制造工艺
JP4199588B2 (ja) 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
US5689091A (en) Multi-layer substrate structure
US4974057A (en) Semiconductor device package with circuit board and resin
KR930010086B1 (ko) 반도체 집적회로장치
US6069025A (en) Method for packaging a semiconductor device
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN102217060A (zh) 柔性和可堆叠的半导体管芯封装、使用该封装的系统以及制造封装的方法
KR0154994B1 (ko) 반도체장치 및 그 제조방법
CN103972111A (zh) 引线框架结构的形成方法
KR100679470B1 (ko) 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법
US7435624B2 (en) Method of reducing mechanical stress on a semiconductor die during fabrication
US8878346B2 (en) Molded SiP package with reinforced solder columns
JP2870533B1 (ja) 半導体装置およびその製造方法
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
US5485337A (en) Thin film magnetic head structure and method of fabricating the same for accurately locating and connecting terminals to terminal connections
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP3781998B2 (ja) 積層型半導体装置の製造方法
CN113299564A (zh) 一种板级扇出柔性封装基板的封装结构及其制备方法
JP3914094B2 (ja) 半導体装置
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
US8102055B2 (en) Semiconductor device
JPH07193098A (ja) 半導体装置及びその製造方法
JP2003142634A (ja) 半導体装置、その製造方法及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020709

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee