JPH01146337A - 半導体の組立方法 - Google Patents
半導体の組立方法Info
- Publication number
- JPH01146337A JPH01146337A JP30630687A JP30630687A JPH01146337A JP H01146337 A JPH01146337 A JP H01146337A JP 30630687 A JP30630687 A JP 30630687A JP 30630687 A JP30630687 A JP 30630687A JP H01146337 A JPH01146337 A JP H01146337A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electrode group
- electrode
- circuit board
- metal balls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000005304 joining Methods 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 7
- 238000002788 crimping Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- 239000010931 gold Substances 0.000 abstract description 4
- 229910052709 silver Inorganic materials 0.000 abstract description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 2
- 239000004332 silver Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000010409 thin film Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体素子を配線回路基板上に７リノプチノ
プ実装する方法に関するものである。
プ実装する方法に関するものである。
従来の技術
従来の７リソプチツプポンデイング方法を、第３図に基
づき説明する。
づき説明する。
半導体チップ１０１のアルミニウム電極１０２には半田
が付かないため、半導体チップ１０１の前記アルミニウ
ム電極１０２が配置された一面上に、アルミニウム電極
１０２との接着性の良好なりローム薄膜１０３を形成し
、その上に銅薄膜１０４をその上に金またはニッケルの
薄膜１０５を順次真空蒸着やスパッタリングによって形
成する。次にこれらの薄膜上にタジスト膜を形成すると
ともに、フォトリングラフィによってアルミニウム電極
１０２上のレジスト膜を除去し、前記薄膜１０３ 、１
０４ 、１０Ｓを共通電極として半田メッキを行うこと
によシ半田からなる山形のバンプ１０６を形成する。そ
の後前記レジスト膜を除去するとともに、前記バンプ１
０６上にレジスト膜を形成し、バンプ１０６以外の部分
の前記各薄膜１０３ 、１０４ 、１０５を除去する。
が付かないため、半導体チップ１０１の前記アルミニウ
ム電極１０２が配置された一面上に、アルミニウム電極
１０２との接着性の良好なりローム薄膜１０３を形成し
、その上に銅薄膜１０４をその上に金またはニッケルの
薄膜１０５を順次真空蒸着やスパッタリングによって形
成する。次にこれらの薄膜上にタジスト膜を形成すると
ともに、フォトリングラフィによってアルミニウム電極
１０２上のレジスト膜を除去し、前記薄膜１０３ 、１
０４ 、１０Ｓを共通電極として半田メッキを行うこと
によシ半田からなる山形のバンプ１０６を形成する。そ
の後前記レジスト膜を除去するとともに、前記バンプ１
０６上にレジスト膜を形成し、バンプ１０６以外の部分
の前記各薄膜１０３ 、１０４ 、１０５を除去する。
一方、配線基板１０７の前記半導体チップ１０１のアル
ミニウム電極１０２に対応する電極部１０８にクリーム
状の半田ペースト１０９をスクリーン印刷法によって形
成した後、半導体チップ１０１の前記バンプ１０６と配
線基板１０７の半田ペースト１ｏ９とを位置合わせして
重ね合わせた後、１８０℃〜３４０Ｃの温度でバンプ１
０６と半田ペース）１０９を溶融させて半導体チップ１
０１を配線基板１０７にフリップテップポンディングし
ていた。
ミニウム電極１０２に対応する電極部１０８にクリーム
状の半田ペースト１０９をスクリーン印刷法によって形
成した後、半導体チップ１０１の前記バンプ１０６と配
線基板１０７の半田ペースト１ｏ９とを位置合わせして
重ね合わせた後、１８０℃〜３４０Ｃの温度でバンプ１
０６と半田ペース）１０９を溶融させて半導体チップ１
０１を配線基板１０７にフリップテップポンディングし
ていた。
発明が解決しようとする問題点
ところが、上記のような方法では半田バンプを形成する
ために半田の下地として３層の金属が必要であると共に
、配線基板側にも半田ペーストを形成するという処理が
必要であり、プロセスが複雑であった。
ために半田の下地として３層の金属が必要であると共に
、配線基板側にも半田ペーストを形成するという処理が
必要であり、プロセスが複雑であった。
さらにバンプと配線との位置合わせと、バンプと半田ペ
ーストとの溶融を別の工程で行なうため、位置ずれや半
導体チップの脱落の問題があった。
ーストとの溶融を別の工程で行なうため、位置ずれや半
導体チップの脱落の問題があった。
また半田ペースト中に７ラツクスが含まれているため、
あとのフラックスの除去にも問題がちった。
あとのフラックスの除去にも問題がちった。
問題点を解決するだめの手段
本発明の第１の半導体の組立方法は上記目的を達成する
ため、寸法の揃った金属ボールを介して、配線回路基板
の電極群と、半導体の電極群とを圧着することによりこ
れら電極群を接合することを特徴とする。
ため、寸法の揃った金属ボールを介して、配線回路基板
の電極群と、半導体の電極群とを圧着することによりこ
れら電極群を接合することを特徴とする。
本発明の第２の半導体の組立方法は、絶縁基板に導電膜
を形成する工程と、前記導電膜に絶縁膜を形成する工程
と、前記絶縁膜に半導体の電極部に対応するように開口
部を形成することともに、電気メッキによって前記開口
部にバンプを形成する工程と、前記バンプを介して配線
回路基板の電極群と、半導体の電極群とを圧着すること
によりこれら電極群を接合する工程とからなることを特
徴とする。
を形成する工程と、前記導電膜に絶縁膜を形成する工程
と、前記絶縁膜に半導体の電極部に対応するように開口
部を形成することともに、電気メッキによって前記開口
部にバンプを形成する工程と、前記バンプを介して配線
回路基板の電極群と、半導体の電極群とを圧着すること
によりこれら電極群を接合する工程とからなることを特
徴とする。
作 用
本発明の第１の半導体の組立方法によれば、あらかじめ
寸法のそろった金属片を介して、配線回路基板の電極群
と半導体の電極群とを直接接合するため、まず複雑なバ
ンプ製造工程がなくなるとともに品種が変わっても接合
位置のデータ変更だけで対応することができる。さらに
フラックスを使わずに処理するために洗浄工程も不要と
なる。
寸法のそろった金属片を介して、配線回路基板の電極群
と半導体の電極群とを直接接合するため、まず複雑なバ
ンプ製造工程がなくなるとともに品種が変わっても接合
位置のデータ変更だけで対応することができる。さらに
フラックスを使わずに処理するために洗浄工程も不要と
なる。
本発明の第２の半導体の組立方法によれば、どんなサイ
ズのバンプも自由に作ることができるとともに、狭ピッ
チでバンプを整列させることができる。また、基板に対
する密着性もよいので、作業中にバンプが欠落すること
がない。
ズのバンプも自由に作ることができるとともに、狭ピッ
チでバンプを整列させることができる。また、基板に対
する密着性もよいので、作業中にバンプが欠落すること
がない。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図ａｘｄは本発明の第１実施例における工程の概略
図である。半球状の穴１を多数有するトレー２の上に載
置された金、銀、アルミニウム等からなる外形寸法及び
真球度の揃った金属ポール３を、吸着孔４を有するキャ
ピラリー５によって吸着して取シ出しく第１図ａ−ｂ）
、配線回路基板６の上のたとえばアルミナ、Ａｕ、Ａｇ
−Ｐｄ、Ａｇ等からなる電極部７に前記金属ポール３を
順次熱圧着によって接合（第１図Ｃ）する。
図である。半球状の穴１を多数有するトレー２の上に載
置された金、銀、アルミニウム等からなる外形寸法及び
真球度の揃った金属ポール３を、吸着孔４を有するキャ
ピラリー５によって吸着して取シ出しく第１図ａ−ｂ）
、配線回路基板６の上のたとえばアルミナ、Ａｕ、Ａｇ
−Ｐｄ、Ａｇ等からなる電極部７に前記金属ポール３を
順次熱圧着によって接合（第１図Ｃ）する。
つぎに半導体チップ８の裏面を、第１図ｄに示すように
超音波ホーン９の先端部に取付けられ吸着溝１０をもつ
ツール１１によって吸着したのち、２０〜３００℃に加
熱したテーブル１２の上に置かれた前記配線回路基板６
の電極部子と前記導体チップ８のアルミニウム電極１３
とを前記金属ポール３を介して一括してポンディングす
る。
超音波ホーン９の先端部に取付けられ吸着溝１０をもつ
ツール１１によって吸着したのち、２０〜３００℃に加
熱したテーブル１２の上に置かれた前記配線回路基板６
の電極部子と前記導体チップ８のアルミニウム電極１３
とを前記金属ポール３を介して一括してポンディングす
る。
このように、直接半導体チップ８のアルミニウム電極１
３に金属ポール３が接合されるため、バリアメタル層が
不要で蒸着、スパッタ・エツチング等の複雑な工程がな
くなる。しかも金属ポール３を用いているので、アルミ
ニウム電極１３と電極部７との接合において、接合精度
の確保が容易である。
３に金属ポール３が接合されるため、バリアメタル層が
不要で蒸着、スパッタ・エツチング等の複雑な工程がな
くなる。しかも金属ポール３を用いているので、アルミ
ニウム電極１３と電極部７との接合において、接合精度
の確保が容易である。
本実施例において半導体８側に直接金属ボール３を接合
したあと配線回路基板６の電極部７に一括接合してもよ
い。また金属ポールとしたが、円柱状、角柱状等の形状
をした金属でもよい。
したあと配線回路基板６の電極部７に一括接合してもよ
い。また金属ポールとしたが、円柱状、角柱状等の形状
をした金属でもよい。
本発明の第２実施例を第２図ａ ”−ｅにしたがって説
明する。絶縁基板であるガラス基板２０１のエツジ部周
辺２０１ａを除く一主面２０１ ｂにＣｕ、Ｔｉ、Ｐｔ
などからなる導電膜２０２を形成しポジタイプのフォト
レジスト２０３をスピンコーティングした後、露光、現
像等の処理を行なって所定の開口部２０４と前記フォト
レジスト２０３に形成する。つぎに、その開口部２０４
にバンプ２０６を電気メッキで形成したのち、前記フォ
トレジスト２０３をアセトン等で除去する。
明する。絶縁基板であるガラス基板２０１のエツジ部周
辺２０１ａを除く一主面２０１ ｂにＣｕ、Ｔｉ、Ｐｔ
などからなる導電膜２０２を形成しポジタイプのフォト
レジスト２０３をスピンコーティングした後、露光、現
像等の処理を行なって所定の開口部２０４と前記フォト
レジスト２０３に形成する。つぎに、その開口部２０４
にバンプ２０６を電気メッキで形成したのち、前記フォ
トレジスト２０３をアセトン等で除去する。
その後、吸着孔２０６を有するキャピラリー２０７によ
ってバンプ２０５を吸着し、このバンプ２０５を導電膜
２０２より剥離させ、半導体チップ２０Ｂのアルミニウ
ム電極２０９に熱圧着で接合して、バンプ付の半導体チ
ップ２０Ｂを得る。
ってバンプ２０５を吸着し、このバンプ２０５を導電膜
２０２より剥離させ、半導体チップ２０Ｂのアルミニウ
ム電極２０９に熱圧着で接合して、バンプ付の半導体チ
ップ２０Ｂを得る。
そして、バンプ付半導体チップ２０８の裏面を超音波ホ
ーン２１０の先端部に取付けられ吸着溝２１１をもつツ
ール２１２によって吸着したのち、２０〜３００℃に加
熱したテーブル２１３の上に置かれたたとえばアルミナ
基板２１４の電極部２１５と前記バンプ２０５を一括し
て接合する。
ーン２１０の先端部に取付けられ吸着溝２１１をもつツ
ール２１２によって吸着したのち、２０〜３００℃に加
熱したテーブル２１３の上に置かれたたとえばアルミナ
基板２１４の電極部２１５と前記バンプ２０５を一括し
て接合する。
以上のように本実施例によれば、多数のバンプを電気メ
ッキによって高精度に作ることができ、またバンプの大
きさも自由にコントロールできる。
ッキによって高精度に作ることができ、またバンプの大
きさも自由にコントロールできる。
発明の効果
以上述べたように本発明の第１の半導体の組立方法によ
れば、あらかじめ精度のよい金属片を用いることによっ
て、バリアメタル層なしに直接バンプを半導体チップの
電極群と配線回路基板の電極群とを接合させることがで
きるので工程が簡単になるとともに、品種が変わっても
接合位置のデータ変更だけで対応することができる。
れば、あらかじめ精度のよい金属片を用いることによっ
て、バリアメタル層なしに直接バンプを半導体チップの
電極群と配線回路基板の電極群とを接合させることがで
きるので工程が簡単になるとともに、品種が変わっても
接合位置のデータ変更だけで対応することができる。
また、本発明の第２の半導体の組立方法によれば、開口
部の形状によってバンプの大きさを自由に変えることが
できるとともに、多数のバンプを一度に形成することが
できる。また絶縁基板に整列して載置された状態で形成
することができるので、トレーに移さなくてもよいし、
前記基板との密着性がよいので脱落等の不良が少なくな
る。
部の形状によってバンプの大きさを自由に変えることが
できるとともに、多数のバンプを一度に形成することが
できる。また絶縁基板に整列して載置された状態で形成
することができるので、トレーに移さなくてもよいし、
前記基板との密着性がよいので脱落等の不良が少なくな
る。
第１図は本発明の第１実施例における工程の概略図、第
２図は本発明の第２実施例における工程の概略図、第３
図は従来例の概略図である。 ３・・・・・・金属ポール、６，２１４・・・・・・配
線回路基板、７，２１５・・・・・・電極部、８ 、２
０８・・・・・・半導体チップ、９，２１０・・・・・
・超音波ホーン、１２゜２１３・・・・・・テーブル、
１３ 、２０９・・・・・・アルミニウム電極、２０１
・・・・・・絶縁基板、２０２・・・・・・導電膜、２
０３・・・・・・フォトレジスト、２０４・・・・・・
開口部、２０５・・・・・・バンプ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｃ−
配鼻ｓｘｉ狭 ず２・−云プ°ル
２図は本発明の第２実施例における工程の概略図、第３
図は従来例の概略図である。 ３・・・・・・金属ポール、６，２１４・・・・・・配
線回路基板、７，２１５・・・・・・電極部、８ 、２
０８・・・・・・半導体チップ、９，２１０・・・・・
・超音波ホーン、１２゜２１３・・・・・・テーブル、
１３ 、２０９・・・・・・アルミニウム電極、２０１
・・・・・・絶縁基板、２０２・・・・・・導電膜、２
０３・・・・・・フォトレジスト、２０４・・・・・・
開口部、２０５・・・・・・バンプ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｃ−
配鼻ｓｘｉ狭 ず２・−云プ°ル
Claims (2)
- （１）寸法の揃った金属ポールを介して、配線回路基板
の電極群と、半導体の電極群とを圧着することによりこ
れら電極群を接合する半導体の組立方法。 - （２）絶縁基板に導電膜を形成する工程と、前記導電膜
に絶縁膜を形成する工程と、前記絶縁膜に半導体の電極
部に対応するように開口部を形成することともに、電気
メッキによって前記開口部にバンプを形成する工程と、
前記バンプを介して配線回路基板の電極群と、半導体の
電極群とを圧着することによりこれら電極群を接合する
工程とからなる半導体の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306306A JP2629216B2 (ja) | 1987-12-03 | 1987-12-03 | 半導体の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306306A JP2629216B2 (ja) | 1987-12-03 | 1987-12-03 | 半導体の組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01146337A true JPH01146337A (ja) | 1989-06-08 |
| JP2629216B2 JP2629216B2 (ja) | 1997-07-09 |
Family
ID=17955516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62306306A Expired - Fee Related JP2629216B2 (ja) | 1987-12-03 | 1987-12-03 | 半導体の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629216B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116246993A (zh) * | 2023-01-13 | 2023-06-09 | 芯朋半导体科技(如东)有限公司 | 一种铜夹片邦头生产用吸料装置及贴料方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607139A (ja) * | 1983-06-24 | 1985-01-14 | Matsushita Electric Ind Co Ltd | ボンデイング方法 |
| JPS6091656A (ja) * | 1983-10-25 | 1985-05-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS61295639A (ja) * | 1985-06-25 | 1986-12-26 | Fujitsu Ltd | 集積回路接続方法 |
-
1987
- 1987-12-03 JP JP62306306A patent/JP2629216B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607139A (ja) * | 1983-06-24 | 1985-01-14 | Matsushita Electric Ind Co Ltd | ボンデイング方法 |
| JPS6091656A (ja) * | 1983-10-25 | 1985-05-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS61295639A (ja) * | 1985-06-25 | 1986-12-26 | Fujitsu Ltd | 集積回路接続方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116246993A (zh) * | 2023-01-13 | 2023-06-09 | 芯朋半导体科技(如东)有限公司 | 一种铜夹片邦头生产用吸料装置及贴料方法 |
| CN116246993B (zh) * | 2023-01-13 | 2023-09-12 | 芯朋半导体科技(如东)有限公司 | 一种铜夹片邦头生产用吸料装置及贴料方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2629216B2 (ja) | 1997-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0567647A (ja) | 半導体チツプのフリツプチツプ接合方法 | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JPS6221268B2 (ja) | ||
| JP2004311768A (ja) | 基板の製造方法及び半導体装置用基板及び半導体装置 | |
| GB2075258A (en) | Bonding conductive bumps to conductive elements of electronic circuits | |
| JPH05144995A (ja) | 半導体パツケージ | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JPH01146337A (ja) | 半導体の組立方法 | |
| JPH07161919A (ja) | 半導体装置およびその製造方法 | |
| JPH0357617B2 (ja) | ||
| JPH09148333A (ja) | 半導体装置とその製造方法 | |
| JPS63288031A (ja) | フリップチップボンディング方法 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JP2538605B2 (ja) | 電子部品の製造方法 | |
| JP3173109B2 (ja) | 半導体素子及びその製造方法 | |
| JP3003098B2 (ja) | チップの配線基板等実装方法 | |
| JP2949072B2 (ja) | ボールグリッドアレイタイプ部品の製造方法 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPS61295639A (ja) | 集積回路接続方法 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JP2002134893A (ja) | 混成集積回路装置の製造方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH07240431A (ja) | 回路基板の位置合わせマークとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |