JPH09237963A - はんだ供給法およびはんだ供給装置並びにはんだ接合法 - Google Patents

はんだ供給法およびはんだ供給装置並びにはんだ接合法

Info

Publication number
JPH09237963A
JPH09237963A JP8245824A JP24582496A JPH09237963A JP H09237963 A JPH09237963 A JP H09237963A JP 8245824 A JP8245824 A JP 8245824A JP 24582496 A JP24582496 A JP 24582496A JP H09237963 A JPH09237963 A JP H09237963A
Authority
JP
Japan
Prior art keywords
solder
electronic component
mask member
electrode
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8245824A
Other languages
English (en)
Other versions
JP3385872B2 (ja
Inventor
Junji Fujino
純司 藤野
Goro Ideta
吾朗 出田
Miho Hirota
実保 弘田
Teru Adachi
照 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP24582496A priority Critical patent/JP3385872B2/ja
Priority to US08/768,395 priority patent/US5950908A/en
Priority to DE19653499A priority patent/DE19653499B4/de
Priority to FR9615900A priority patent/FR2742687B1/fr
Publication of JPH09237963A publication Critical patent/JPH09237963A/ja
Application granted granted Critical
Publication of JP3385872B2 publication Critical patent/JP3385872B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1111—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 バンプ高さのばらつきの小さなバンプ形成、
およびバンプ数の増大に伴うコスト増大を抑えることが
できるはんだ供給法を提供する。 【解決手段】 複数の貫通孔９を有するマスク部材１１
と支持部材１２とを支持部材１２が複数の貫通孔９を覆
うように重ね合わせる工程と、複数の貫通孔９と支持部
材１２とで形成された孔部１０にはんだペースト３を充
填する工程と、電極５と孔部１０とが重なるようにＬＳ
Ｉチップ１２とマスク部材１１とを配置する工程と、は
んだペースト３を加熱し、電極５に付着させる工程とを
含むものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、電子部品のプリ
ント基板に対するはんだ付や電子部品の組立に用いる接
合部のはんだ供給法とその装置およびはんだ接合法に関
するものである。
【０００２】
【従来の技術】従来、バンプを形成する目的で、ＬＳＩ
パッケージの外部電極にはんだを供給する場合、ボール
セット法やはんだ印刷法が用いられてきた（「クリーム
はんだ印刷技術とＢＧＡバンプ形成への応用」 前田
憲、表面実装技術、ＶＯＬ．５ＮＯ．５ ′９５ Ｐ１
〜６より）。また、ソルダペーストを用いたバンプ形成
法としては、特公平７ー８５４８７号公報のような方法
が提案されている。
【０００３】図１４は、例えば特公平７ー８５４８７号
公報に示された従来のはんだ供給法を示す図である。図
において、１は転写メンバ、２は転写メンバ１に設けた
ホール、３は転写メンバ１に設けたホール２に充填する
はんだペースト（以下ソルダペーストと呼ぶ）、２１は
金属サイト５を有する基板である。
【０００４】このような従来のはんだ供給法において
は、図１４（ｂ）に示すように転写メンバ１上に設けら
れたホール２にはんだペースト３を充填したのち、図１
４（ｃ）のように基板２１上の金属サイト５（以下電極
と呼ぶ）とホール２とを位置合わせし、転写メンバ１ご
と加熱してはんだペースト３を流出させ、図１４（ｄ）
のようにバンプ７を形成していた。
【０００５】特公平７ー８５４８７号公報に示されたも
のでは、図１４（ａ）に示すように転写メンバ１のホー
ル２は転写メンバ１を貫通しておらず、ドリル加工によ
って形成されていた。そのため、図１５に示すように、
ホール２ａ〜２ｅのように深さにばらつきが生じると、
それがそのまま供給されるはんだの量のばらつきの原因
となり、結果としてバンプ７ａ〜７ｅのような高さにば
らつきのあるバンプが形成されていた。
【０００６】また、転写メンバ１のホール２は、ドリル
加工によって転写メンバ１を貫通しないように形成され
ているため、バンプ７の数が増えるにしたがって、ホー
ル２を形成するドリル加工に時間を要していた。そのた
め、転写メンバ１の製造コスト増大の要因となってい
た。
【０００７】さらに、図１６に示すようにソルダペース
トに含まれる溶剤成分中のフラックス（ロジン）がバン
プ形成後にホール２内壁にフラックス残さ８となって形
成されるため、洗浄に時間を要していた。また、ＬＳＩ
パッケージ内部のはんだ接合部など耐熱性を要するはん
だ接合部には融点の高いはんだ材が用いられていた。し
かし、融点の高いはんだ材による接合時には、ＬＳＩチ
ップやプリント基板など周辺部材に対する入熱量（熱的
損傷）も大きくなるため、耐熱性の高い特殊な部材を用
いる必要があった。
【０００８】例えば特開平１ー２６６９８７号公報に示
されているように、あらかじめ融点の異なる２種類の金
属からなるソルダペーストを用いて、高い耐熱性を要す
る接合部のはんだ付温度を低くするはんだ接合法が提案
されている。しかし、あらかじめ融点の異なる２種類の
金属からなるソルダペーストを用いた場合には、製造さ
れてから使用するまでの期間、両金属がペースト中に混
在することによって常温でも金属間の相互拡散が進展
し、金属粒同志の癒着等の不具合が生じてソルダペース
トとしては使用不可能となる場合があった。
【０００９】
【発明が解決しようとする課題】上記のような従来のは
んだ供給法では、はんだペースト３を充填するホール２
をドリル加工によって転写メンバ１を貫通しないように
形成しているため、ホール２の深さにばらつきが生じて
いた。そのため、バンプの高さにばらつきが生じたり、
バンプ７の数が増えるにしたがって、ホール２を形成す
るドリル加工に時間を要していた。また、ソルダペース
トに含まれる溶剤成分中のフラックス（ロジン）がバン
プ形成後にホール２内壁にフラックス残さ８となって形
成されていた。
【００１０】この発明は、このような問題点を解消する
ためになされたもので、貫通孔を有するマスク部材を用
いることにより、バンプ高さのばらつきの小さなバンプ
形成が可能となり、バンプ形成後の洗浄時間の短縮が可
能となり、さらにバンプ数の増大にともなうコスト増大
を抑えることができるはんだ供給法およびはんだ供給装
置を提供するものである。
【００１１】上記のような従来のはんだ接合法では、融
点の異なる２種類の金属からなるソルダペーストを用い
ているため、常温でも金属間の相互拡散が進展し、金属
粒同志の癒着等の不具合が生じてソルダペーストとして
は使用不可能となる場合があった。
【００１２】この発明は、このような問題点を解消する
ためになされたもので、所定の融点を有する第一の金属
を含むはんだペーストと第一の金属と異なる融点を有す
る金属を含むはんだペーストとを用いてバンプを形成す
ることにより、高い耐熱性を要する接合部のはんだ付温
度を低くすることが可能となるはんだ接合法を提供する
ものである。
【００１３】
【課題を解決するための手段】
（１）この発明に係るはんだ供給法は、電子部品に形成
された複数の電極に対応した複数の貫通孔を有するマス
ク部材と支持部材とを前記支持部材がこの複数の貫通孔
を覆うように重ね合わせる工程と、前記複数の貫通孔と
前記支持部材より形成された孔部にはんだペーストを充
填する工程と、前記電子部品と前記マスク部材とを前記
電極と前記孔部とが重なるように配置する工程と、前記
はんだペーストを加熱し、前記電極に付着させる工程と
を含むものである。
【００１４】（２）また、電子部品に形成された複数の
電極に対応した複数の貫通孔を有するマスク部材と前記
電子部品とを前記電極と前記貫通孔とが重なるように配
置する工程と、前記複数の貫通孔と前記電子部品より形
成された孔部にはんだペーストを充填する工程と、支持
部材と前記マスク部材とを前記支持部材が前記複数の孔
部を覆うように重ね合わせる工程と、前記はんだペース
トを加熱し、前記電極に付着させる工程とを含むもので
ある。
【００１５】（３）また、電子部品に形成された複数の
電極に対応した複数の貫通孔を有する磁性体のマスク部
材と支持部材とを前記支持部材がこの複数の貫通孔を覆
うように重ね合わせる工程と、重ね合わせた前記マスク
部材と前記支持部材とを前記支持部材の前記マスク部材
を重ね合わせた反対側から磁力を与えて密着させる工程
と、前記複数の貫通孔と前記支持部材より形成された孔
部にはんだペーストを充填する工程と、前記電子部品と
前記マスク部材とを前記電極と前記孔部とが重なるよう
に配置する工程と、前記はんだペーストを加熱し、前記
電極に付着させる工程とを含むものである。
【００１６】（４）また、電子部品に形成された複数の
電極に対応した複数の貫通孔を有する磁性体のマスク部
材と磁性体の支持部材とを前記支持部材がこの複数の貫
通孔を覆うように重ね合わせる工程と、重ね合わせた前
記マスク部材と前記支持部材とを磁力を与えて密着させ
る工程と、前記複数の貫通孔と前記支持部材より形成さ
れた孔部にはんだペーストを充填する工程と、前記電子
部品と前記マスク部材とを前記電極と前記孔部とが重な
るように配置する工程と、前記はんだペーストを加熱
し、前記電極に付着させる工程とを含むものである。
【００１７】（５）この発明のはんだ供給装置は、電子
部品に形成された複数の電極に対応した複数の貫通孔を
有するマスク部材と、前記マスク部材の複数の貫通孔を
覆うように重ね合わせる支持部材と、前記複数の貫通孔
と前記電子部品または前記支持部材とで形成された孔部
にはんだペーストを充填する手段と、前記マスク部材と
前記電子部品とを前記電極と前記孔部または前記貫通孔
とが重なるように配置する手段と、前記はんだペースト
が前記電極に付着するようペーストを加熱する加熱手段
とを備えたものである。
【００１８】（６）また、上記（５）において、支持部
材はセラミックとしたものである。
【００１９】（７）また、上記（５）において、支持部
材は加熱用ビームに対して透過性を有する部材としたも
のである。
【００２０】（８）また、上記（７）において、はんだ
ペーストの加熱手段は、加熱用ビーム照射装置としたも
のである。
【００２１】（９）また、上記（５）において、支持部
材は耐熱性のシート状部材とし、はんだペーストを充填
する手段は、前記シート状部材をマスク部材にはりつ
け、前記マスク部材の複数の貫通孔と前記支持部材とで
形成された孔部にはんだペーストを充填する手段とした
ものである。
【００２２】（１０）また、上記（５）において、マス
ク部材は磁性体の部材とし、支持部材の前記マスク部材
を重ね合わせた反対側から前記マスク部材に磁力を与
え、前記マスク部材と前記支持部材とを密着させる手
段、または、前記マスク部材と前記支持部材とを磁性体
の部材とし、重ね合わせた前記マスク部材と前記支持部
材に磁力を与えて、前記マスク部材と前記支持部材とを
密着させる手段を含むものである。
【００２３】（１１）また、上記（１０）において、磁
力を与えてマスク部材と支持部材とを密着させる手段
は、永久磁石または電磁石を用いて磁力を与えるように
したものである。
【００２４】（１２）また、上記（１０）または（１
１）において、加圧部材を用いてマスク部材と支持部材
とを押圧して密着状態を保持する手段を設けたものであ
る。
【００２５】（１３）また、上記（５）〜（１２）のい
ずれか１項において、マスク部材と支持部材との間に前
記マスク部材と前記支持部材との間隙を埋める耐熱性部
材を備えたものである。
【００２６】（１４）また、上記（５）〜（１３）のい
ずれか１項において、マスク部材と支持部材とは異なる
素材で構成したものである。
【００２７】（１５）また、上記（５）〜（８），（１
０）〜（１３）のいずれか１項において、支持部材にマ
スク部材を吸着する開口部を形成した部材とし、はんだ
ペーストを充填する手段は、前記開口部を排気して前記
マスク部材と前記支持部材とを密着させ、前記マスク部
材の複数の貫通孔と前記支持部材とで形成された孔部に
はんだペーストを充填する手段としたものである。
【００２８】（１６）また、上記（５）〜（８），（１
０）〜（１５）のいずれか１項において、支持部材はマ
スク部材の貫通孔に対応する部分に突起部を形成した部
材とし、前記マスク部材と前記支持部材とを重ね合わせ
た際、前記突起部と前記貫通孔とで形成される孔部に隙
間を生じないようにしたものである。
【００２９】（１７）また、上記（５）〜（８），（１
０）〜（１６）のいずれか１項において、支持部材はマ
スク部材の端部に対応する部分を低く形成した部材と
し、前記マスク部材と前記支持部材とを重ね合わせた
際、前記マスク部材の端部が前記支持部材に当接しない
ようにしたものである。
【００３０】（１８）また、上記（５）〜（８），（１
０）〜（１６）のいずれか１項において、支持部材はマ
スク部材が当接する部分を凹形状とした部材とし、前記
マスク部材と前記支持部材とを重ね合わせた際、前記両
者間にずれが生じないようにしたものである。
【００３１】（１９）この発明のはんだ接合法は、第一
の金属を含むはんだペーストを加熱し、第一の電子部品
の電極に付着させてバンプ基体を形成する工程と、前記
第一の金属と融点の異なる第二の金属を含むはんだペー
ストを加熱し、前記第一の電子部品の電極上のバンプ基
体に付着させてバンプを形成する工程と、前記第一の電
子部品と第二の電子部品とを両電子部品の各電極が対応
するように重ね合わせる工程と、前記バンプを加熱して
前記第二の電子部品の電極に付着させる工程とを含むも
のである。
【００３２】（２０）また、上記（１９）において、バ
ンプを加熱して第二の電子部品の電極に付着させる工程
は、前記バンプを前記第一の金属の融点と前記第二の金
属の融点の間の温度で加熱した後、第一の金属と第二の
金属の融点より高い温度で加熱し、第一の電子部品の電
極と前記第二の電子部品の電極とを接合させる工程を含
むものである。
【００３３】（２１）また、上記（１９）または（２
０）において、バンプを形成する工程は、第一の金属よ
り融点の高い第二の金属を含むはんだペーストを加熱
し、第一の電子部品の電極上のバンプ基体に付着させる
工程を含むものである。
【００３４】（２２）また、上記（１９）または（２
０）において、バンプを形成する工程は、第一の金属よ
り融点の低い第二の金属を含むはんだペーストを加熱
し、第一の電子部品の電極上のバンプ基体に付着させる
工程を含むものである。
【００３５】（２３）また、第一の金属を含むはんだペ
ーストを加熱し、第一の電子部品の電極に付着させて第
一のバンプを形成する工程と、前記第一の金属と融点の
異なる第二の金属を含むはんだペーストを加熱し、第二
の電子部品の電極に付着させて第二のバンプを形成する
工程と、前記第一の電子部品と前記第二の電子部品とを
両電子部品の各電極が対応するように重ね合わせる工程
と、前記第一のバンプおよび前記第二のバンプのいずれ
か一方または両方を加熱し、前記第一の電子部品の電極
と前記第二の電子部品の電極とを接合させる工程とを含
むものである。
【００３６】（２４）また、上記（２３）において、第
一の電子部品の電極と第二の電子部品の電極とを接合さ
せる工程は、第一のバンプおよび第二のバンプのいずれ
か一方または両方を前記第一の金属の融点と前記第二の
金属の融点の間の温度で加熱した後、第一の金属と第二
の金属の融点より高い温度で加熱し、前記第一の電子部
品の電極と前記第二の電子部品の電極とを接合させる工
程を含むものである。
【００３７】
【発明の実施の形態】
実施の形態１．図１は実施の形態１のはんだ供給法の概
念図である。マスク部材１１は、５０ｍｍ×５０ｍｍ×
０．１５ｍｍのＳＵＳ製の板で、中央部に直径０．４ｍ
ｍの貫通孔９が１０２４カ所（０．５ｍｍピッチ、３２
×３２のマトリックス）エッチングによって形成されて
いる。支持部材１２は、５０ｍｍ×５０ｍｍ×３ｍｍの
ＳＵＳ製の板である。また、ＬＳＩチップ６は１６ｍｍ
×１６ｍｍ×０．４ｍｍのシリコンウエハ上にアルミ配
線の形成されたダミーチップで、ＬＳＩチップ６表面に
１０２４ある電極５は、チタン−タングステン、ニッケ
ル、金によって表面処理されている。
【００３８】図１（ａ）に示すようにマスク部材１１と
支持部材１２とを重ね合わせて固定し、ソルダペースト
３（日本ゲンマ製、６３ＧＫー１１０ＧＰ−Ｌ、６３Ｓ
ｎー３７Ｐｂ共晶タイプ、融点１８３°Ｃ）を図１
（ｂ）のようにスキージ４を用いて孔部１０に充填す
る。次に図１（ｄ）に示すようにＬＳＩチップ６の電極
５と、孔部１０とを位置合わせし、２４０°Ｃに加熱し
たホットプレートを用いて加熱し、ソルダペースト３を
加熱・溶融させ、電極５にはんだぬれさせることによっ
て図１（ｅ）のようにバンプ７を形成する。
【００３９】本実施の形態で用いたマスク部材１１の厚
さは０．１５ｍｍであるが、充填されたソルダペースト
３が溶融して球状になった場合に、マスク厚さよりもそ
の高さが大きくなるように設計することによってバンプ
形成不良を抑制することが可能である。また、マスク部
材１１と支持部材１２との間に耐熱性を有し、弾性を有
するポリイミドテープ等シート状の部材や接着剤等を挿
入または張り付けすることによって、ソルダペースト３
を充填する際のはみ出しを抑制することが可能である。
【００４０】また、本実施の形態では、ＳＵＳ製マスク
部材１１および支持部材１２を用いたが、これに限定す
るものではなく、アルミなどはんだぬれし難い材料が好
適である。また、貫通孔９をエッチングによって形成し
たが、ドリル加工や放電加工およびレーザによるアブレ
ーションなども好適である。また、板材に貫通孔９を設
けることによってマスク部材１１を形成したが、はんだ
印刷に用いられるアディティブマスクと同様にめっきを
用いた積層による製造も可能である。また、ホットプレ
ートを用いた加熱方法に関しては、リフロー炉を用いた
加熱によっても高精度のはんだ供給が可能である。
【００４１】図２は、本実施の形態で用いたマスク部材
１１と、図１４の特公平７ー８５４８７号公報の手法で
用いる転写メンバー１との洗浄性の比較実験を行ったも
のである。ここで用意した転写メンバー１は、ＳＵＳ製
５０ｍｍ×５０ｍｍ×３ｍｍの板にドリル加工によって
直径０．４ｍｍ、深さ０．１５ｍｍの凹孔（実測値は
０．１４ｍｍ±０．０１ｍｍ）を１０２４個形成したも
のである。それぞれの手法でバンプ７を形成した後、４
０°Ｃに加熱したアセトンにマスク部材１１と転写メン
バー１を浸漬し、超音波洗浄したときの洗浄時間とフラ
ックス残さ量（転写メンバーのバンプ形成直後を１００
とする相対値）の比較をおこなったものである。
【００４２】この比較実験によると、本実施の形態の手
法は、特公平７ー８５４８７号公報の手法に比べてバン
プ形成直後のフラックス残さ量が２０％程度しかなく、
再使用可能な状態にいたるまでの洗浄の短時間化が可能
となる。これは転写メンバー１の凹孔の底面付近にフラ
ックス残さが固着しやすいのに比較して、貫通孔の場合
には固着しにくく、洗浄時にも十分に洗浄剤がいきわた
るためと考えられる。
【００４３】また、形成されたバンプ高さを測定する
と、特公平７ー８５４８７号公報の手法の場合、平均２
２３μｍで標準偏差が９．２μｍであった。それに対し
て本実施の形態の手法では、平均２３１μｍ標準偏差
７．２μｍとなり、高精度なバンプ高さの制御が可能で
あることが分かった。
【００４４】本実施の形態では、ＳＵＳ製マスク部材１
１をそのまま用いたが、１０μｍ程度のフッ素樹脂を表
面にコーティングすることによってはんだぬれを防ぎ、
洗浄時間の短縮が可能となる。また、アルミ製マスク部
材の場合、表面をアルマイト処理することによって洗浄
性、耐久性の向上を図ることが可能となる。
【００４５】実施の形態２．図３は実施の形態２による
はんだ供給法の概念図である。図３（ａ）に示すように
ＬＳＩチップ６上の電極５に対してマスク部材１１の貫
通孔９を位置合わせし、図３（ｂ）のようにソルダペー
スト３をスキージ４を用いて充填する。さらに図３
（ｃ）のようにその上に支持部材１２を重ね、２４０°
Ｃに加熱したホットプレートを用いて加熱し、ソルダペ
ースト３を加熱・溶融させ、ＬＳＩチップ６上の電極５
にはんだぬれさせることによって図３（ｄ）のようにバ
ンプ７を形成する。
【００４６】本実施の形態の場合、図３（ａ）のように
マスク部材１１をＬＳＩチップ６に対して位置合わせを
する段階では貫通孔９には何も充填されていない。その
ため、実施の形態１の場合に比較すると位置合わせが容
易であるという利点を持つ。
【００４７】実施の形態３．図４は実施の形態３による
はんだ供給法の概念図である。本実施の形態で用いる支
持部材１３（５０ｍｍ×５０ｍｍ×２ｍｍ）の素材はセ
ラミックである。
【００４８】セラミックは耐熱性に優れ、加熱時のそり
が小さく、腐食されにくい特長を持つ。しかしながらド
リル加工やエッチングによる穴あけ加工がほとんど不可
能で、マスク部材１１や図１４の転写メンバー１として
の利用は困難である。したがって図４のように穴あけ加
工されるマスク部材１１とその必要のない支持部材１３
とを個別の構成にすることによって従来困難であった素
材の利用が可能となった。
【００４９】また、図５に示すように実施の形態２のは
んだ供給法においても支持部材１２の素材をセラミック
にしたセラミック製支持部材１３を利用することも可能
である。
【００５０】実施の形態４．図６は実施の形態４による
はんだ供給法の概念図である。本実施の形態で用いる支
持部材１４（５０ｍｍ×５０ｍｍ×２ｍｍ）の素材はガ
ラスである。実施の形態２と同様のプロセスで、ＳＵ
Ｓ、アルミなどの支持部材１２に替えてガラス製支持部
材１４を用いた。
【００５１】本実施の形態では、加熱方法としてＹＡＧ
レーザ１５を用いた。ＹＡＧレーザ１５はマスク部材１
１の孔部１０の直径０．４ｍｍより小さな直径０．１ｍ
ｍまでフォーカシングしており、ソルダペースト３以外
への入熱を著しく小さくすることが可能である。そのた
めマスク部材１１等のそりを抑え、バンプ形成不良を減
少させる効果を持つ。
【００５２】マスク裏面温度を測定すると、レーザ照射
時に約１００°Ｃ程度までしか温度上昇しない。しか
も、局所的な加熱であるためマスク部材１１のそりがほ
とんど生じない。また、９５Ｐｂー５Ｓｎといった高融
点はんだ（融点３１４°Ｃ）を供給する場合でも、マス
ク裏面の温度は１２０°Ｃ程度で、通常は２５０°Ｃ以
上では利用できないガラスエポキシ製プリント基板に対
しても高融点はんだの供給が可能となる。
【００５３】本実施の形態では、孔部１０を１カ所ずつ
個別にレーザ照射したが、レーザを出した状態で孔部１
０をつなぐようにスキャンしてもマスク部材１１は問題
となるほどのそりを生じない。これは、ソルダペースト
３が微細金属球の集合で、そこに照射されたレーザが乱
反射を起こすために実際のレーザ吸収率が大きくなり、
滑らかな金属であるマスク部材１１に比較して温度上昇
しやすいことが原因で、マスク部材１１が問題となるほ
ど温度上昇しないことによる。
【００５４】実施の形態５．図７は実施の形態５による
はんだ接合法の概念図である。図中の１６は金属組成９
５Ｐｂー５Ｓｎ（融点３１４°Ｃ）の高融点はんだで、
１７は金属組成７０Ｉｎー３０Ｐｂ（融点１７４°Ｃ）
の低融点はんだである。
【００５５】図７（ａ）に示すようにＬＳＩチップ６の
電極５には、高融点はんだ１６の微細金属粒（粒径２５
〜４０μｍ）が分散した低融点はんだ１７が供給されて
おり、全体としてバンプ７となっている。図７（ｂ）に
示すようにＬＳＩチップ６上の電極５に対応したプリン
ト基板１９上の電極１８とＬＳＩチップ６上の電極５が
対応するように位置合わせし、２２０°Ｃのホットプレ
ートを用いてはんだ付を行い、図７（ｃ）に示すように
高融点はんだ１６と低融点はんだ１７とが分散して均一
な組成のはんだ接合部２０を形成する。
【００５６】本実施の形態では、高融点はんだ１６と低
融点はんだ１７の量比を１：１としたため、はんだ接合
部２０の金属組成は６２．５Ｐｂー３５Ｉｎー２．５Ｓ
ｎとなり、２７０〜２８０°Ｃの融点を有する。また、
高融点はんだ１６と低融点はんだ１７の組み合わせはこ
れに限定するものではなく、ＳｎーＰｂ系はんだ等も好
適である。
【００５７】さらに、はんだ付を行い接合部２０を形成
する場合に、はじめに低融点はんだ１７の融点より高い
温度で加熱してＬＳＩチップ６上の電極５とプリント基
板１９上の電極１８とを固定し、その後高融点はんだ１
６の融点より高い温度で加熱して、はんだ接合部２０を
形成することも可能である。
【００５８】図８は、本実施の形態５で用いたバンプの
作製手順を示す図である。まず図８（ａ）に示すように
厚さ７５μｍのマスク部材１１を用い、実施の形態２
（または実施の形態１）と同様に低融点金属１７からな
るソルダペースト２３を孔部１０に充填し、ＬＳＩチッ
プ６上の電極５が孔部１０に対応するようにＬＳＩチッ
プ６を位置合わせし、２２０°Ｃのホットプレートを用
いて加熱し、図８（ｂ）に示すように低融点金属１７か
らなるバンプ基体２２を形成する。次に、図８（ｃ）に
示すように厚さ７５μｍのマスク部材１１を用いて高融
点金属１６からなるソルダペースト２４を孔部１０に充
填し、低融点金属１７からなるバンプ基体２２が形成さ
れたＬＳＩチップ６を位置合わせし、２２０°Ｃのホッ
トプレートを用いて加熱し、高融点金属１６の粒子をバ
ンプ基体２２中に取り込むことによって図８（ｄ）のよ
うにバンプ７を形成する。
【００５９】特開平１ー２６６９８７号公報には、あら
かじめ融点の異なる２種類の金属からなるソルダペース
トが提案されているが、製造されてから使用するまでの
期間、両金属がペースト中に混在することによって常温
でも金属間の相互拡散が進展し、金属粒同志の癒着等の
不具合が生じてソルダペーストとしては使用不可能とな
る場合がある。
【００６０】また、それぞれの金属粒子の混合が不十分
な場合、充填される孔部１０によってはそれぞれの金属
粒子の比率がばらつき、所望の融点を得られない可能性
がある。また、本実施の形態のようにバンプ７を形成す
ることによって、低融点金属１７と高融点金属１６の量
比を自由に変化させて所望の融点を持つはんだ接合部２
０を形成することが可能となる。
【００６１】実施の形態６．図９は実施の形態６による
はんだ接合法の概念図である。図中の１６は金属組成９
５Ｐｂー５Ｓｎ（融点３１４°Ｃ）の高融点はんだで、
１７は金属組成７０Ｉｎー３０Ｐｂ（融点１７４°Ｃ）
の低融点はんだである。
【００６２】図９（ａ）に示すようにＬＳＩチップ６の
電極５上には、高融点はんだ１６の外側を低融点はんだ
１７で包んだような構造のバンプ７が形成されている。
図９（ｂ）に示すようにＬＳＩチップ６上の電極５に対
応したプリント基板１９上の電極１８とＬＳＩチップ６
上の電極５が対応するように位置合わせし、２２０°Ｃ
のホットプレートを用いてはんだ付を行い、図９（ｃ）
のように高融点はんだ１６と低融点はんだ１７とが分散
して均一な組成のはんだ接合部２０を形成する。
【００６３】一般的にはんだ接合部の高さが大きいほ
ど、ＬＳＩチップとプリント基板との線熱膨張係数差に
よって生じる応力の緩和の効果があるといわれている。
本実施の形態の場合、はんだ付けする時点で高融点金属
１６は溶融しないため、はんだ接合部２０の高さを制約
する役目を果たす。
【００６４】また、はんだ付を行い接合部２０を形成す
る場合に、はじめに低融点はんだ１７の融点より高い温
度で加熱してＬＳＩチップ６上の電極５とプリント基板
１９上の電極１８とを固定し、その高融点はんだ１６の
融点より高い温度で加熱して、はんだ接合部２０を形成
することも可能である。
【００６５】図１０は、本実施の形態６で用いたバンプ
の作製手順を示す図である。まず図１０（ａ）に示すよ
うに厚さ７５μｍのマスク部材１１を用い、実施の形態
２（または実施の形態１）と同様に高融点金属１６から
なるソルダペースト２４を孔部１０に充填し、ＬＳＩチ
ップ６上の電極５と孔部１０とが対応するようにＬＳＩ
チップ６を位置合わせし、３６０°Ｃのホットプレート
を用いて加熱し、図１０（ｂ）に示すように高融点金属
１６からなるバンプ基体２２を形成する。次に、図１０
（ｃ）に示すように厚さ７５μｍのマスク部材１１を用
いて低融点金属１７からなるソルダペースト２３を孔部
１０に充填し、高融点金属１６からなるバンプ基体２２
が形成されたＬＳＩチップ６を位置合わせし、２２０°
Ｃのホットプレートを用いて加熱し、高融点金属１６を
低融点金属１７によって被覆することによって図１０
（ｄ）のようにバンプ７を形成する。
【００６６】図１１は、本実施の形態６のはんだ付後の
接合部を示す図である。接合部の下方に低融点金属１７
の薄い層が観察できる。さらに２２０゜Ｃで加熱を継続
することによってこの層が徐々に消失し、全体の融点が
２７０°Ｃ以上にまで上昇する。
【００６７】図１２は、本実施の形態６のはんだ接合法
を応用した半導体装置の作製手順の概念図である。図１
２（ａ）に示すようにプリント基板１９には、ＬＳＩチ
ップ６の電極５に対応したＬＳＩ接続用電極１８１と外
部電極１８２が形成されており、それぞれ低融点金属１
７が実施の形態２（または実施の形態１）の手法で供給
されている。図１２（ｂ）に示すように高融点金属１６
を実施の形態２（または実施の形態１）の手法で供給し
たＬＳＩチップ６を位置合わせし、２２０°Ｃのホット
プレートを用いてはんだ付を行う。
【００６８】外部電極１８２に供給された低融点金属１
７は半導体装置を電子機器のマザー基板に実装する際の
接合材料として用いることができる。そのため、ＬＳＩ
チップ６よりも高く形成されていることが望ましい。
【００６９】また、図１３のように、プリント基板１９
のＬＳＩチップ６の接合された面と反対の面に外部電極
１８２を形成した半導体装置への適用も可能である。ま
た、接合部２０を形成する場合に、はじめに低融点はん
だ１７の融点より高い温度で加熱し、その後高融点はん
だ１６の融点より高い温度で加熱して、はんだ接合部２
０を形成することも可能である。
【００７０】実施の形態７．図１４は実施の形態７のは
んだ供給法の概念図である。マスク部材１１は、５０ｍ
ｍ×５０ｍｍ×０．１５ｍｍのＳＵＳ製の板で、中央部
に直径０．４ｍｍの貫通孔９が１０２４カ所（０．５ｍ
ｍピッチ、３２×３２のマトリックス）エッチングによ
って形成されている。
【００７１】支持部材としてのシート状部材２５の厚さ
は、約１００μｍの粘着性ポリイミドテープで、２０ｍ
ｍ×２０ｍｍにカットされている。また、ＬＳＩチップ
６は１６ｍｍ×１６ｍｍ×０．４ｍｍのシリコンウエハ
上にアルミ配線の形成されたダミーチップで、ＬＳＩチ
ップ６表面に１０２４ある電極５は、チタン−タングス
テン、ニッケル、金によって表面処理されている。
【００７２】図１４（ａ）のマスク１１に、図１４
（ｂ）のようにシート状部材２５をはりつける。次に、
図１４（ｃ）のように、ソルダペースト３（日本ゲンマ
製、６３ＧＫー１１０ＧＰ−Ｌ、６３Ｓｎー３７Ｐｂ共
晶タイプ、融点１８３°Ｃ）をスキージ４を用いて貫通
孔１０に充填する。
【００７３】次に図１４（ｄ）に示すようにＬＳＩチッ
プ６の電極５と、貫通孔９とを位置合わせし、２４０°
Ｃに加熱したホットプレートを用いて加熱し、ソルダペ
ースト３を加熱・溶融させ、電極５にはんだぬれさせる
ことによって図１４（ｅ）のようにバンプ７を形成す
る。
【００７４】シート状部材をマスク部材にはりつけるこ
とによって、スキージング（充填）した場合のソルダペ
ーストの裏側でのはみ出しを抑制することができる。
【００７５】実施の形態８．図１５は実施の形態８のは
んだ供給法の概念図である。マスク部材１１１は、５０
ｍｍ×５０ｍｍ×０．１５ｍｍのＳＵＳ４３０製の磁性
体の板で、中央部に直径０．４ｍｍの貫通孔９が１０２
４カ所（０．５ｍｍピッチ、３２×３２のマトリック
ス）エッチングによって形成されている。
【００７６】支持部材１２１は、５０ｍｍ×５０ｍｍ×
３ｍｍのＳＵＳ４３０製の磁性体の板である。磁石２６
は直径４０ｍｍ、厚さ５ｍｍの永久磁石である。ＬＳＩ
チップ６は実施の形態７の図１４と同一であり説明を省
略する。
【００７７】図１５（ａ）に示すように、マスク部材１
１１と支持部材１２１と磁石２６とを重ね合わせて固定
し、ソルダペースト３（日本ゲンマ製、６３ＧＫー１１
０ＧＰ−Ｌ、６３Ｓｎ−３７Ｐｂ共晶タイプ、融点１８
３°Ｃ）を図１５（ｂ）のようにスキージ４を用いて貫
通孔に充填する。
【００７８】次に図１５（ｃ）に示すように、ＬＳＩチ
ップ６の電極５と、貫通孔９とを位置合わせし、２４０
°Ｃに加熱したホットプレートを用いて加熱し、ソルダ
ペースト３を加熱・溶融させ、電極５にはんだぬれさせ
ることによって図１５（ｄ）のようにバンプ７を形成す
る。
【００７９】以上のように、マスク部材１１１や支持部
材１２１の素材として磁性体であるＳＵＳ４３０を用
い、磁石２６を重ね合わせることによって、マスク部材
１１１を支持部材１２１に対して磁力により密着させる
ことが可能となり、スキージング時にマスク部材と支持
部材のすき間にソルダペーストが流れ出る不良を防止す
ることができる。
【００８０】なお、上記説明では、マスク部材１１１と
支持部材１２１の両者をＳＵＳ４３０などの磁性体の素
材としたが、マスク１１１のみ磁性体の素材としてもよ
い。この場合、マスク１１１が磁石２６の磁力で吸引さ
れるので、支持部材１２１に密着させることが可能とな
り、ソルダペーストを充填する際のはみ出しを抑制する
ことができる。
【００８１】実施の形態９．図１６は実施の形態９のは
んだ供給法の概念図である。電磁石２６１は直径４０ｍ
ｍ、厚さ５ｍｍであり、その他は、実施の形態８と同一
である。
【００８２】電磁石２６１は磁力の発生をオン・オフで
きるので、バンプ形成後のマスク部材１１１と支持部材
１２１との分離が容易になる。
【００８３】実施の形態１０．図１７は実施の形態１０
のはんだ供給法の概念図である。加圧治具２７は、５０
ｍｍ×５０ｍｍ×５ｍｍのＳＵＳ４３０製で、ＬＳＩチ
ップ６が収まるように、１６．２ｍｍ×１６．２ｍｍの
開口部が深さ０．５ｍｍで形成されている。
【００８４】この加圧治具２７によりマスク部材１１１
の上部から押圧してマスク部材１１１と支持部材１２１
とを密着させることにより、磁石２６が加熱時に消磁し
ても、マスク部材１１１と支持部材１２１との密着状態
を保持することが可能となり、ソルダペーストが流れ出
る不良を防止することができる。なお、加圧治具２７に
ＳＵＳ４３０の磁性体を用いたが、これはマスク部材１
１１および支持部材１２１がＳＵＳ４３０であるので、
熱膨張係数差による不具合を抑制するためであり、加圧
治具２７は非磁性体の素材を用いてもよい。
【００８５】実施の形態１１．図１８は実施の形態１１
のはんだ供給法の概念図である。支持部材１２２には、
約４０ｍｍ×４０ｍｍの周状に幅２ｍｍ、深さ１ｍｍの
溝２８が形成されており、側面から真空引きする。真空
引きすると、支持部材１２１にマスク部材１１１が吸着
され両者を密着させることが可能となり、ソルダペース
トを充填する際のはみ出しを抑制することができる。
【００８６】実施の形態１２．図１９は実施の形態１２
のはんだ供給法の概念図である。マスク部材１１は、５
０ｍｍ×５０ｍｍ×０．１５ｍｍのＳＵＳ製の板で、中
央部に直径０．４ｍｍの貫通孔が１０２４カ所（０．５
ｍｍピッチ、３２×３２のマトリックス）エッチングに
よって形成され実施の形態１と同一のものである。支持
部材１２３は、５０ｍｍ×５０ｍｍ×３ｍｍのＳＵＳ製
の板であり、直径０．３８ｍｍ、高さ０．０３ｍｍの突
起部２９が形成されている。
【００８７】この突起部２９により、マスク部材１１と
支持部材１２３との間にすき間が生じにくくなり、ソル
ダペーストが流れ出る不良を防止することができる。
【００８８】実施の形態１３．図２０は実施の形態１３
のはんだ供給法の概念図である。支持部材１２４には、
外周に沿って幅２ｍｍ、深さ１ｍｍの切り欠き部３０が
設けられ、この切り欠き部３０はマスク部材１１の端部
に対応している。
【００８９】マスク部材１１は、製造方法によっては端
部にバリが生じる場合があるが、切り欠き部３０を設け
ることによって、マスク部材１１にバリが生じた場合に
支持部材１２４とのすき間の発生を抑制することが可能
となる。
【００９０】実施の形態１４．図２１は実施の形態１４
のはんだ供給法の概念図である。支持部材１２５は、６
０ｍｍ×６０ｍｍ×３ｍｍのＳＵＳ製の板であり、マス
ク１１が収まるように、５０．２ｍｍ×５０．２ｍｍの
開口部３１が深さ０．０５ｍｍで設けられている。
【００９１】この開口部３１を設けてマスク部材１１を
収めることにより、スキージング時にマスク１１が支持
部材１２５からずれることを防止することが可能とな
る。
【００９２】
【発明の効果】以上のように、この発明のはんだ供給法
およびはんだ供給装置によれば、貫通孔を有するマスク
部材を用いることにより、バンプ高さのばらつきの小さ
なバンプ形成が可能となり、バンプ形成後の洗浄時間の
短縮が可能となり、さらにバンプ数の増大にともなうコ
スト増大を抑えることができる効果がある。また、マス
ク部材や支持部材の素材として磁性体を用い、磁石を重
ね合わせることによって、マスク部材を支持部材に対し
て磁力により密着させることが可能となり、スキージン
グ時にマスク部材と支持部材のすき間にソルダペースト
が流れ出る不良を防止することが可能となる。
【００９３】また、この発明のはんだ接合法によれば、
所定の融点を有する第一の金属を含むはんだペーストと
第一の金属と異なる融点を有する金属を含むはんだペー
ストとを用いてバンプを形成することにより、高い耐熱
性を要する接合部のはんだ付温度を低くすることが可能
となる効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態１によるはんだ供給法を
示す図である。
【図２】 本発明の実施の形態１による洗浄性への効果
を示す図である。
【図３】 本発明の実施の形態２によるはんだ供給法を
示す図である。
【図４】 本発明の実施の形態３によるはんだ供給法を
示す図である。
【図５】 本発明の実施の形態３によるはんだ供給法を
示す図である。
【図６】 本発明の実施の形態４によるはんだ供給法を
示す図である。。
【図７】 本発明の実施の形態５によるはんだ結合法を
示す図である。
【図８】 本発明の実施の形態５によるはんだ供給法を
示す図である。
【図９】 本発明の実施の形態６によるはんだ結合法を
示す図である。
【図１０】 本発明の実施の形態６によるはんだ供給法
を示す図である。
【図１１】 本発明の実施の形態６によるはんだ付後の
接合部を示す図である。
【図１２】 本発明の実施の形態６によるはんだ結合法
を示す図である。
【図１３】 本発明の実施の形態６によるはんだ結合法
を示す図である。
【図１４】 本発明の実施の形態７によるはんだ供給法
を示す図である。
【図１５】 本発明の実施の形態８によるはんだ供給法
を示す図である。
【図１６】 本発明の実施の形態９によるはんだ供給法
を示す図である。
【図１７】 本発明の実施の形態１０によるはんだ供給
法を示す図である。
【図１８】 本発明の実施の形態１１によるはんだ供給
法を示す図である。
【図１９】 本発明の実施の形態１２によるはんだ供給
法を示す図である。
【図２０】 本発明の実施の形態１３によるはんだ供給
法を示す図である。
【図２１】 本発明の実施の形態１４によるはんだ供給
法を示す図である。
【図２２】 従来のバンプ形成法を示す図である。
【図２３】 従来のバンプ形成法を示す図である。
【図２４】 従来のバンプ形成法を示す図である。
【符号の説明】
１ 転写メンバー ２ ホール ２ａ ホール１ ２ｂ ホール２ ２ｃ ホール３ ２ｄ ホール４ ２ｅ ホール５ ３ ソルダペ
ースト ４ スキージ ５ 金属サイ
ト（電極） ６ ＬＳＩチップ ７ バンプ ７ａ バンプ１ ７ｂ バンプ２ ７ｃ バンプ３ ７ｄ バンプ４ ７ｅ バンプ５ ８ フラック
ス残さ ９ 貫通孔 １０ 孔部 １１ マスク部材 １２ 支持部材 １３ セラミック製支持部材 １４ ガラス製
支持部材 １５ ＹＡＧレーザ １６ 高融点金
属 １７ 低融点金属 １８ プリント
基板上の電極 １９ プリント基板 ２０ はんだ接
合部 ２１ 基板 ２２ バンプ基
体 ２３ 低融点金属からなるソルダぺースト ２４ 高融点金属からなるソルダぺースト ２５ シート状部材 ２６，２６１磁石 ２８，３１ 開口部 ２９ 突起部 ３０ 切り欠き部 １１１ マスク部
材 １２１，１２２，１２３，１２４，１２５ 支持部材 １８１ ＬＳＩ接続用電極 １８２ 外部電
極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安達 照 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 電子部品に形成された複数の電極に対応
    した複数の貫通孔を有するマスク部材と支持部材とを前
    記支持部材がこの複数の貫通孔を覆うように重ね合わせ
    る工程と、前記複数の貫通孔と前記支持部材より形成さ
    れた孔部にはんだペーストを充填する工程と、前記電子
    部品と前記マスク部材とを前記電極と前記孔部とが重な
    るように配置する工程と、前記はんだペーストを加熱
    し、前記電極に付着させる工程とを含むことを特徴とす
    るはんだ供給法。
  2. 【請求項２】 電子部品に形成された複数の電極に対応
    した複数の貫通孔を有するマスク部材と前記電子部品と
    を前記電極と前記貫通孔とが重なるように配置する工程
    と、前記複数の貫通孔と前記電子部品より形成された孔
    部にはんだペーストを充填する工程と、支持部材と前記
    マスク部材とを前記支持部材が前記複数の孔部を覆うよ
    うに重ね合わせる工程と、前記はんだペーストを加熱
    し、前記電極に付着させる工程とを含むことを特徴とす
    るはんだ供給法。
  3. 【請求項３】 電子部品に形成された複数の電極に対応
    した複数の貫通孔を有する磁性体のマスク部材と支持部
    材とを前記支持部材がこの複数の貫通孔を覆うように重
    ね合わせる工程と、重ね合わせた前記マスク部材と前記
    支持部材とを前記支持部材の前記マスク部材を重ね合わ
    せた反対側から磁力を与えて密着させる工程と、前記複
    数の貫通孔と前記支持部材より形成された孔部にはんだ
    ペーストを充填する工程と、前記電子部品と前記マスク
    部材とを前記電極と前記孔部とが重なるように配置する
    工程と、前記はんだペーストを加熱し、前記電極に付着
    させる工程とを含むことを特徴とするはんだ供給法。
  4. 【請求項４】 電子部品に形成された複数の電極に対応
    した複数の貫通孔を有する磁性体のマスク部材と磁性体
    の支持部材とを前記支持部材がこの複数の貫通孔を覆う
    ように重ね合わせる工程と、重ね合わせた前記マスク部
    材と前記支持部材とを磁力を与えて密着させる工程と、
    前記複数の貫通孔と前記支持部材より形成された孔部に
    はんだペーストを充填する工程と、前記電子部品と前記
    マスク部材とを前記電極と前記孔部とが重なるように配
    置する工程と、前記はんだペーストを加熱し、前記電極
    に付着させる工程とを含むことを特徴とするはんだ供給
    法。
  5. 【請求項５】 電子部品に形成された複数の電極に対応
    した複数の貫通孔を有するマスク部材と、前記マスク部
    材の複数の貫通孔を覆うように重ね合わせる支持部材
    と、前記複数の貫通孔と前記電子部品または前記支持部
    材とで形成された孔部にはんだペーストを充填する手段
    と、前記マスク部材と前記電子部品とを前記電極と前記
    孔部または前記貫通孔とが重なるように配置する手段
    と、前記はんだペーストが前記電極に付着するようペー
    ストを加熱する加熱手段とを備えたことを特徴とするは
    んだ供給装置。
  6. 【請求項６】 請求項５のはんだ供給装置において、支
    持部材はセラミックであることを特徴とするはんだ供給
    装置。
  7. 【請求項７】 請求項５のはんだ供給装置において、支
    持部材は加熱用ビームに対して透過性を有する部材であ
    ることを特徴とするはんだ供給装置。
  8. 【請求項８】 請求項７のはんだ供給装置において、は
    んだペーストの加熱手段は、加熱用ビーム照射装置であ
    ることを特徴とするはんだ供給装置。
  9. 【請求項９】 請求項５のはんだ供給装置において、支
    持部材は耐熱性のシート状部材とし、はんだペーストを
    充填する手段は、前記シート状部材をマスク部材にはり
    つけ、前記マスク部材の複数の貫通孔と前記支持部材と
    で形成された孔部にはんだペーストを充填する手段とし
    たことを特徴とするはんだ供給装置。
  10. 【請求項１０】 請求項５のはんだ供給装置において、
    マスク部材は磁性体の部材とし、支持部材の前記マスク
    部材を重ね合わせた反対側から前記マスク部材に磁力を
    与え、前記マスク部材と前記支持部材とを密着させる手
    段、または、前記マスク部材と前記支持部材とを磁性体
    の部材とし、重ね合わせた前記マスク部材と前記支持部
    材に磁力を与えて、前記マスク部材と前記支持部材とを
    密着させる手段を含むことを特徴とするはんだ供給装
    置。
  11. 【請求項１１】 請求項１０のはんだ供給装置におい
    て、磁力を与えてマスク部材と支持部材とを密着させる
    手段は、永久磁石または電磁石を用いて磁力を与えるよ
    うにしたことを特徴とするはんだ供給法。
  12. 【請求項１２】 請求項１０または請求項１１のはんだ
    供給装置において、加圧部材を用いてマスク部材と支持
    部材とを押圧し密着状態を保持する手段を設けたことを
    特徴とするはんだ供給法。
  13. 【請求項１３】 請求項５〜１２のいずれか１項のはん
    だ供給装置において、マスク部材と支持部材との間に前
    記マスク部材と前記支持部材との間隙を埋める耐熱性部
    材を備えたことを特徴とするはんだ供給装置。
  14. 【請求項１４】 請求項５〜１３のいずれか１項のはん
    だ供給装置において、マスク部材と支持部材とは異なる
    素材で構成されていることを特徴とするはんだ供給装
    置。
  15. 【請求項１５】 請求項５〜８，１０〜１３のいずれか
    １項のはんだ供給装置において、支持部材にマスク部材
    を吸着する開口部を形成した部材とし、はんだペースト
    を充填する手段は、前記開口部を排気して前記マスク部
    材と前記支持部材とを密着させ、前記マスク部材の複数
    の貫通孔と前記支持部材とで形成された孔部にはんだペ
    ーストを充填する手段としたことを特徴とするはんだ供
    給装置。
  16. 【請求項１６】 請求項５〜８，１０〜１５のいずれか
    １項のはんだ供給装置において、支持部材はマスク部材
    の貫通孔に対応する部分に突起部を形成した部材とし、
    前記マスク部材と前記支持部材とを重ね合わせた際、前
    記突起部と前記貫通孔とで形成される孔部に隙間を生じ
    ないようにしたことを特徴とするはんだ供給装置。
  17. 【請求項１７】 請求項５〜８，１０〜１６のいずれか
    １項のはんだ供給装置において、支持部材はマスク部材
    の端部に対応する部分を低く形成した部材とし、前記マ
    スク部材と前記支持部材とを重ね合わせた際、前記マス
    ク部材の端部が前記支持部材に当接しないようにしたこ
    とを特徴とするはんだ供給装置。
  18. 【請求項１８】 請求項５〜８，１０〜１６のいずれか
    １項のはんだ供給装置において、支持部材はマスク部材
    が当接する部分を凹形状とした部材とし、前記マスク部
    材と前記支持部材とを重ね合わせた際、前記両者間にず
    れが生じないようにしたことを特徴とするはんだ供給装
    置。
  19. 【請求項１９】 第一の金属を含むはんだペーストを加
    熱し、第一の電子部品の電極に付着させてバンプ基体を
    形成する工程と、前記第一の金属と融点の異なる第二の
    金属を含むはんだペーストを加熱し、前記第一の電子部
    品の電極上のバンプ基体に付着させてバンプを形成する
    工程と、前記第一の電子部品と第二の電子部品とを両電
    子部品の各電極が対応するように重ね合わせる工程と、
    前記バンプを加熱して前記第二の電子部品の電極に付着
    させる工程とを含むことを特徴とするはんだ接合法。
  20. 【請求項２０】 請求項１９のはんだ接合法において、
    バンプを加熱して第二の電子部品の電極に付着させる工
    程は、前記バンプを前記第一の金属の融点と前記第二の
    金属の融点の間の温度で加熱した後、第一の金属と第二
    の金属の融点より高い温度で加熱し、第一の電子部品の
    電極と前記第二の電子部品の電極とを接合させる工程を
    含むことを特徴とするはんだ接合法。
  21. 【請求項２１】 請求項１９または請求項２０のはんだ
    接合法において、バンプを形成する工程は、第一の金属
    より融点の高い第二の金属を含むはんだペーストを加熱
    し、第一の電子部品の電極上のバンプ基体に付着させる
    工程を含むことを特徴とするはんだ接合法。
  22. 【請求項２２】 請求項１９または請求項２０のはんだ
    接合法において、バンプを形成する工程は、第一の金属
    より融点の低い第二の金属を含むはんだペーストを加熱
    し、第一の電子部品の電極上のバンプ基体に付着させる
    工程を含むことを特徴とするはんだ接合法。
  23. 【請求項２３】 第一の金属を含むはんだペーストを加
    熱し、第一の電子部品の電極に付着させて第一のバンプ
    を形成する工程と、前記第一の金属と融点の異なる第二
    の金属を含むはんだペーストを加熱し、第二の電子部品
    の電極に付着させて第二のバンプを形成する工程と、前
    記第一の電子部品と前記第二の電子部品とを両電子部品
    の各電極が対応するように重ね合わせる工程と、前記第
    一のバンプおよび前記第二のバンプのいずれか一方また
    は両方を加熱し、前記第一の電子部品の電極と前記第二
    の電子部品の電極とを接合させる工程とを含むことを特
    徴とするはんだ接合法。
  24. 【請求項２４】 請求項２３のはんだ接合法において、
    第一の電子部品の電極と第二の電子部品の電極とを接合
    させる工程は、第一のバンプおよび第二のバンプのいず
    れか一方または両方を前記第一の金属の融点と前記第二
    の金属の融点の間の温度で加熱した後、第一の金属と第
    二の金属の融点より高い温度で加熱し、前記第一の電子
    部品の電極と前記第二の電子部品の電極とを接合させる
    工程を含むことを特徴とするはんだ接合法。
JP24582496A 1995-12-25 1996-09-18 はんだ供給法およびはんだ供給装置 Expired - Lifetime JP3385872B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP24582496A JP3385872B2 (ja) 1995-12-25 1996-09-18 はんだ供給法およびはんだ供給装置
US08/768,395 US5950908A (en) 1995-12-25 1996-12-18 Solder supplying method, solder supplying apparatus and soldering method
DE19653499A DE19653499B4 (de) 1995-12-25 1996-12-20 Lotzuführgerät und Lotzuführverfahren
FR9615900A FR2742687B1 (fr) 1995-12-25 1996-12-23 Procede de fourniture de soudure, appareil de fourniture de soudure et procede de soudage

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-337563 1995-12-25
JP33756395 1995-12-25
JP24582496A JP3385872B2 (ja) 1995-12-25 1996-09-18 はんだ供給法およびはんだ供給装置

Publications (2)

Publication Number Publication Date
JPH09237963A true JPH09237963A (ja) 1997-09-09
JP3385872B2 JP3385872B2 (ja) 2003-03-10

Family

ID=26537424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24582496A Expired - Lifetime JP3385872B2 (ja) 1995-12-25 1996-09-18 はんだ供給法およびはんだ供給装置

Country Status (4)

Country Link
US (1) US5950908A (ja)
JP (1) JP3385872B2 (ja)
DE (1) DE19653499B4 (ja)
FR (1) FR2742687B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104127A (ja) * 1996-04-16 1998-01-06 Ngk Spark Plug Co Ltd 半田バンプを有する基板の製造方法
JP2002164473A (ja) * 2000-11-29 2002-06-07 Sharp Corp 半導体装置及びその製造方法
US6432807B1 (en) 1999-06-10 2002-08-13 Nec Corporation Method of forming solder bumps on a semiconductor device using bump transfer plate
JP2012164855A (ja) * 2011-02-08 2012-08-30 Denso Corp 電子装置の製造方法
JP2013258254A (ja) * 2012-06-12 2013-12-26 Koki:Kk レーザー加熱工法による電子デバイスの製造方法
KR101408731B1 (ko) * 2008-01-07 2014-06-17 세메스 주식회사 솔더 범퍼 형성용 템플레이트 및 솔더 범퍼 형성 방법
JPWO2015052780A1 (ja) * 2013-10-08 2017-03-09 リンテック株式会社 電子部品実装体の製造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11514300A (ja) * 1995-10-06 1999-12-07 ブラウン ユニバーシティ リサーチ ファウンデーション はんだ付けの方法及び配合物
US5924622A (en) * 1996-07-17 1999-07-20 International Business Machines Corp. Method and apparatus for soldering ball grid array modules to substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US6293456B1 (en) * 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7819301B2 (en) 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US6105852A (en) * 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
US6406988B1 (en) * 1998-04-24 2002-06-18 Amerasia International Technology, Inc. Method of forming fine pitch interconnections employing magnetic masks
US6153505A (en) * 1998-04-27 2000-11-28 International Business Machines Corporation Plastic solder array using injection molded solder
US6189772B1 (en) * 1998-08-31 2001-02-20 Micron Technology, Inc. Method of forming a solder ball
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
US6426564B1 (en) * 1999-02-24 2002-07-30 Micron Technology, Inc. Recessed tape and method for forming a BGA assembly
DE19923805C2 (de) * 1999-05-19 2002-04-04 Siemens Ag Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente
JP2001044607A (ja) * 1999-07-30 2001-02-16 Fuji Mach Mfg Co Ltd 半田バンプ形成方法および装置
JP3239335B2 (ja) * 1999-08-18 2001-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気的接続用構造体の形成方法およびはんだ転写用基板
US7156361B1 (en) 1999-09-02 2007-01-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6295730B1 (en) 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6329631B1 (en) * 1999-09-07 2001-12-11 Ray Yueh Solder strip exclusively for semiconductor packaging
DE10084996B8 (de) * 1999-09-20 2009-01-29 Nas Interplex Industries Inc. Lottragender Körper zur Verwendung bei Lötvorgängen
US6142361A (en) * 1999-12-09 2000-11-07 International Business Machines Corporation Chip C4 assembly improvement using magnetic force and adhesive
US6659334B2 (en) * 2000-09-21 2003-12-09 Murata Manufacturing Co., Ltd. Method for forming end-face electrode
EP1443957A4 (en) * 2001-05-08 2005-10-12 Texas A & M Univ Sys SURFACE PROTEINS FROM GRAM POSITIVE BACTERIA COMPRISING HIGHLY PRESERVED PATTERNS AND ANTIBODIES RECOGNIZING THESE REASONS
US20040134976A1 (en) * 2003-01-14 2004-07-15 Frank Keyser Method and system for solder connecting electrical devices
DE10332573B4 (de) * 2003-07-14 2007-08-16 Siemens Ag Verfahren zum Erzeugen von Lotkontakten auf Bauelementen
KR100642746B1 (ko) * 2004-02-06 2006-11-10 삼성전자주식회사 멀티 스택 패키지의 제조방법
DE102004017772A1 (de) * 2004-04-13 2005-11-03 Seho Systemtechnik Gmbh Verfahren zum Reflow-Löten
DE102004041026A1 (de) * 2004-08-25 2005-11-03 Infineon Technologies Ag Verfahren zur Herstellung eines oder mehrerer Kontakthügel auf einer Substratscheibe
US20070175562A1 (en) * 2006-02-01 2007-08-02 Sierra Madre Marketing Group Lock and key bonding system
CN100438008C (zh) * 2006-03-01 2008-11-26 南茂科技股份有限公司 高频集成电路封装构造及其制造方法
JP5002587B2 (ja) * 2006-03-28 2012-08-15 パナソニック株式会社 バンプ形成方法およびバンプ形成装置
DE102006024213A1 (de) * 2006-05-23 2007-11-29 Infineon Technologies Ag Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung
KR20090056996A (ko) * 2006-09-01 2009-06-03 외르리콘 어셈블리 이큅먼트 아게, 슈타인하우젠 액체 물질로 반도체 칩의 범프를 웨팅하기 위한 장치
US7348270B1 (en) * 2007-01-22 2008-03-25 International Business Machines Corporation Techniques for forming interconnects
KR100871034B1 (ko) * 2007-06-12 2008-11-27 삼성전기주식회사 인쇄회로기판의 페이스트 범프 형성 방법
US9498837B2 (en) 2009-09-01 2016-11-22 International Business Machines Corporation Vacuum transition for solder bump mold filling
CN202277943U (zh) * 2011-10-31 2012-06-20 华为终端有限公司 芯片凸块的蘸涂送料装置
US8534533B2 (en) * 2012-01-19 2013-09-17 Raytheon Company Solder paste transfer process
US8770462B2 (en) 2012-03-14 2014-07-08 Raytheon Company Solder paste transfer process
US9790598B2 (en) * 2013-08-22 2017-10-17 Sikorsky Aircraft Corporation Removable mask for coating a substrate
TW201508848A (zh) * 2013-08-23 2015-03-01 Chipmos Technologies Inc 一種植球裝置及其植球方法
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
EP3499554A1 (de) * 2017-12-13 2019-06-19 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung einer sandwichanordnung aus zwei bauelementen mit dazwischen befindlichem lot mittels heisspressens unterhalb der schmelztemperatur des lotmaterials einer lotvorform
DE102021117131A1 (de) 2021-07-02 2023-01-05 Lisa Dräxlmaier GmbH Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720402A (en) * 1987-01-30 1988-01-19 American Telephone And Telegraph Company Method for dispensing viscous material
JPH01200641A (ja) * 1988-02-05 1989-08-11 Hitachi Ltd はんだキヤリア
JPH01266987A (ja) * 1988-04-19 1989-10-24 Senju Metal Ind Co Ltd クリームはんだおよびクリームはんだのはんだ付け方法
JPH0429338A (ja) * 1990-05-24 1992-01-31 Nippon Mektron Ltd Ｉｃの搭載用回路基板及びその搭載方法
US5211328A (en) * 1992-05-22 1993-05-18 International Business Machines Method of applying solder
JPH0779116B2 (ja) * 1993-03-16 1995-08-23 日本電気株式会社 ベアチップ型半導体装置の実装方法
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
JP2825740B2 (ja) * 1993-09-20 1998-11-18 シャープ株式会社 光ディスク装置
JPH07122594A (ja) * 1993-10-28 1995-05-12 Hitachi Ltd 導電性バンプの形成方法
JPH07221104A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
JP3173547B2 (ja) * 1994-03-18 2001-06-04 松下電器産業株式会社 半田バンプの形成方法
JPH07297196A (ja) * 1994-04-25 1995-11-10 Sony Corp バンプ電極の形成方法
TW336371B (en) * 1995-07-13 1998-07-11 Motorola Inc Method for forming bumps on a substrate the invention relates to a method for forming bumps on a substrate
US5775569A (en) * 1996-10-31 1998-07-07 Ibm Corporation Method for building interconnect structures by injection molded solder and structures built

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104127A (ja) * 1996-04-16 1998-01-06 Ngk Spark Plug Co Ltd 半田バンプを有する基板の製造方法
US6432807B1 (en) 1999-06-10 2002-08-13 Nec Corporation Method of forming solder bumps on a semiconductor device using bump transfer plate
JP2002164473A (ja) * 2000-11-29 2002-06-07 Sharp Corp 半導体装置及びその製造方法
KR101408731B1 (ko) * 2008-01-07 2014-06-17 세메스 주식회사 솔더 범퍼 형성용 템플레이트 및 솔더 범퍼 형성 방법
JP2012164855A (ja) * 2011-02-08 2012-08-30 Denso Corp 電子装置の製造方法
JP2013258254A (ja) * 2012-06-12 2013-12-26 Koki:Kk レーザー加熱工法による電子デバイスの製造方法
JPWO2015052780A1 (ja) * 2013-10-08 2017-03-09 リンテック株式会社 電子部品実装体の製造方法

Also Published As

Publication number Publication date
US5950908A (en) 1999-09-14
JP3385872B2 (ja) 2003-03-10
FR2742687B1 (fr) 1999-03-05
DE19653499A1 (de) 1997-06-26
FR2742687A1 (fr) 1997-06-27
DE19653499B4 (de) 2010-04-29

Similar Documents

Publication Publication Date Title
JP3385872B2 (ja) はんだ供給法およびはんだ供給装置
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
JP4720438B2 (ja) フリップチップ接続方法
JPH02155242A (ja) 半田を除去するための方法及び装置
JP2004193334A (ja) バンプ形成用シートおよびその製造方法
JPH11297890A (ja) はんだバンプの形成方法
JPH06168982A (ja) フリップチップ実装構造
JPH0318041A (ja) 電気的接合部
JPH09246324A (ja) 電子部品及びそのバンプ形成方法
JPH0957432A (ja) 半田供給用キャリア
JP3880027B2 (ja) はんだバンプの形成方法
JPH09186162A (ja) 金属バンプの形成方法
JP3001053B2 (ja) バンプの形成方法及び電子装置
JPH10189666A (ja) 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法
JP2833167B2 (ja) はんだバンプの形成方法および実装方法
JP2002368044A (ja) はんだボール付電子部品の組立方法及び電子部品
JP2001044231A (ja) はんだバンプ形成方法、配線基板、半導体素子、半導体パッケージ、およびそれらの製造方法
JPH11135552A (ja) 半導体装置製造方法
JPH09293961A (ja) 電子部品の実装方法
TW200414850A (en) Method of mounting electronic parts on wiring board
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法
JP2005294311A (ja) 半導体パッケージ実装構造、半導体パッケージ実装方法、半導体パッケージ、その製造方法および基板
JPH09213739A (ja) 部品実装用フィルム、その導電ペースト充填方法および部品実装方法
JPH0536695A (ja) 半導体装置およびその製造方法
JP3439103B2 (ja) ソルダーバンプ形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term