JPH02155242A - 半田を除去するための方法及び装置 - Google Patents
半田を除去するための方法及び装置Info
- Publication number
- JPH02155242A JPH02155242A JP1263144A JP26314489A JPH02155242A JP H02155242 A JPH02155242 A JP H02155242A JP 1263144 A JP1263144 A JP 1263144A JP 26314489 A JP26314489 A JP 26314489A JP H02155242 A JPH02155242 A JP H02155242A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wick
- substrate
- silicon
- solder residue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims description 13
- 230000008018 melting Effects 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 230000009471 action Effects 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000000155 melt Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 2
- 244000046052 Phaseolus vulgaris Species 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- QGVYLCICHZYPJA-UHFFFAOYSA-N [Cr].[Cu].[Au] Chemical compound [Cr].[Cu].[Au] QGVYLCICHZYPJA-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001844 chromium Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- FHUGMWWUMCDXBC-UHFFFAOYSA-N gold platinum titanium Chemical compound [Ti][Pt][Au] FHUGMWWUMCDXBC-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/0486—Replacement and removal of components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/018—Unsoldering; Removal of melted solder or other residues
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4864—Cleaning, e.g. removing of solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/799—Apparatus for disconnecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１■曾１
本発明は電子デバイスを製造するためのプロセス、より
詳細には、このプロセスにおいて要求される半田残余物
を除去するための方法に関する。
詳細には、このプロセスにおいて要求される半田残余物
を除去するための方法に関する。
ｌ眠公晋ｌ
電子回路システムは、典型的には、半導体チップ上に複
雑な集積回路構造を定義し、このチップを回路パッケー
ジ基板に結合し、次に、このパラケージを印刷回路ボー
ドに結合することによって製造される。この結合のため
に２ ′フリップ チップ（ｆｌｉｐ−ｃｈｉｐ） ”
技術を使用することかますます一般的となっている。こ
の方法においては、回路チップなどの要素か基板に接着
されたワイヤー或はポストによって支持されるのでなく
基板の表面に直接に半田付けされる。半導体チップ上に
複数の半田゛隆起（ｂｕｍｐ）″か形成され、このチッ
プが基板と整合され、個々の平田隆起が金属ボンデイン
タ バット上に位置される。このユニットか次に半田を
融解し、この半田が固まったとき、チップが基板ボンデ
ィング パッドに結合されるように加熱される。同様な
方法か回路パッケージを印刷回路ボードに表面搭載する
ときにも頻繁に使用される。
雑な集積回路構造を定義し、このチップを回路パッケー
ジ基板に結合し、次に、このパラケージを印刷回路ボー
ドに結合することによって製造される。この結合のため
に２ ′フリップ チップ（ｆｌｉｐ−ｃｈｉｐ） ”
技術を使用することかますます一般的となっている。こ
の方法においては、回路チップなどの要素か基板に接着
されたワイヤー或はポストによって支持されるのでなく
基板の表面に直接に半田付けされる。半導体チップ上に
複数の半田゛隆起（ｂｕｍｐ）″か形成され、このチッ
プが基板と整合され、個々の平田隆起が金属ボンデイン
タ バット上に位置される。このユニットか次に半田を
融解し、この半田が固まったとき、チップが基板ボンデ
ィング パッドに結合されるように加熱される。同様な
方法か回路パッケージを印刷回路ボードに表面搭載する
ときにも頻繁に使用される。
このデバイス パッケージかセラミック基板から成り、
この上に、基板上に搭載された複数の回路チップとの接
続を行なう複雑な回路か定義される場合、これは、通常
、ハイブリット集積回路（ＨＩＣ）と呼ばれる。集積回
路チップ内にますます複雑な回路が定義されるようにな
っており、この結果、新たなＶＬＳＩと呼ばれる技術か
生れている。このような複雑さに対応するために、セラ
ミック基板上に簡単に製造か可能な基板上のより複雑な
回路に対する要望か高まっている。これら要望に応える
ために、その上により高密度の回路パターンが形成でき
。
この上に、基板上に搭載された複数の回路チップとの接
続を行なう複雑な回路か定義される場合、これは、通常
、ハイブリット集積回路（ＨＩＣ）と呼ばれる。集積回
路チップ内にますます複雑な回路が定義されるようにな
っており、この結果、新たなＶＬＳＩと呼ばれる技術か
生れている。このような複雑さに対応するために、セラ
ミック基板上に簡単に製造か可能な基板上のより複雑な
回路に対する要望か高まっている。これら要望に応える
ために、その上により高密度の回路パターンが形成でき
。
また、この中に２つあるいはそれ以上のレベルの導線か
形成できるシリコン基板の開発が行われている。このタ
イプの回路パッケージは、膜内にまた開発段階にあり、
アドバンストＶＬ３１パッケーシンク（ＡＶＰ）として
知られている。
形成できるシリコン基板の開発が行われている。このタ
イプの回路パッケージは、膜内にまた開発段階にあり、
アドバンストＶＬ３１パッケーシンク（ＡＶＰ）として
知られている。
個々のＡＶＰパッケージは１つの基板上に接続された複
数のチップを含み、複雑なシステム或はサブ システム
を形成する。結果として、回路パッケージが組み立てら
れた後、チップの１つか修理或は交換のために除去か必
要なような事態か頻繁に発生する。これは半田結合を切
断或は融解し、チップを除去し、交換用或は修理された
チップを再び前述の表面搭載技術を使用して再結合する
ことによって対処される。この除去には、チップを除去
した後に、ボンディング バット上に残った半田残余物
を除去することも要求される。従来のＨＩＣ技術或は印
刷配線ボード技術においては、これはこの残余物を融解
しこれらを真空吸引にて除去することによって行なわれ
る。但し、ＡＶＰの場合のように、この基板ボンディン
グ バットか極端に小さくなると、従来の真空吸引によ
る半田除去は、融解された半田か基板Ｆに飛び散ったり
、その他、半田除去が完全てなかったりする問題か起こ
る。又、例えば、非常に細かな金メウキされた銅メツシ
ユを使用して結合パッドから融解した半田をスポンジ吸
収したり、銅の粉末ケーキをウィウキンク要素として使
用して融解された半田を毛管現象にて吸い上げるなどの
様々な技術が試みられている。然し、これらデバイス及
び技術は基板の表面を通じてのウィウキンク作用か不均
一で、一般に、信頼性に欠けるため満足のできるもので
はない。
数のチップを含み、複雑なシステム或はサブ システム
を形成する。結果として、回路パッケージが組み立てら
れた後、チップの１つか修理或は交換のために除去か必
要なような事態か頻繁に発生する。これは半田結合を切
断或は融解し、チップを除去し、交換用或は修理された
チップを再び前述の表面搭載技術を使用して再結合する
ことによって対処される。この除去には、チップを除去
した後に、ボンディング バット上に残った半田残余物
を除去することも要求される。従来のＨＩＣ技術或は印
刷配線ボード技術においては、これはこの残余物を融解
しこれらを真空吸引にて除去することによって行なわれ
る。但し、ＡＶＰの場合のように、この基板ボンディン
グ バットか極端に小さくなると、従来の真空吸引によ
る半田除去は、融解された半田か基板Ｆに飛び散ったり
、その他、半田除去が完全てなかったりする問題か起こ
る。又、例えば、非常に細かな金メウキされた銅メツシ
ユを使用して結合パッドから融解した半田をスポンジ吸
収したり、銅の粉末ケーキをウィウキンク要素として使
用して融解された半田を毛管現象にて吸い上げるなどの
様々な技術が試みられている。然し、これらデバイス及
び技術は基板の表面を通じてのウィウキンク作用か不均
一で、一般に、信頼性に欠けるため満足のできるもので
はない。
を匪辺厘盾
本発明は電子デバイス パッケージの修理プロセスにお
ける基板ボンディング バット上の半田残余物の除去の
問題を、最初に、シリコン内にパターンをエツチングし
、このパターンを金属化してシリコン ウィックを形成
する方法によって解決する。このボンディング パウド
丑の半田残余物か融解され、シリコン ウィックのエツ
チングされたパターンが残余物と接触され、Ｌ管現象に
よってこれらか除去される。
ける基板ボンディング バット上の半田残余物の除去の
問題を、最初に、シリコン内にパターンをエツチングし
、このパターンを金属化してシリコン ウィックを形成
する方法によって解決する。このボンディング パウド
丑の半田残余物か融解され、シリコン ウィックのエツ
チングされたパターンが残余物と接触され、Ｌ管現象に
よってこれらか除去される。
通常、このシリコン ウィックが加熱され、ウィックか
これらと接触したとき半田残余物が融解されるようにさ
れる。
これらと接触したとき半田残余物が融解されるようにさ
れる。
本発明のこれら及びその他の目的、特徴、及び長所は、
以下の詳細な説明を図面を参照にしながら読むことによ
って一層明白となるものである。
以下の詳細な説明を図面を参照にしながら読むことによ
って一層明白となるものである。
１槌亙五朋
トに簡屯に説明された如く、本発明は個々か基板のボン
ディング パットに半田付けされた電子チップを含む電
子デバイス パッケージを製造及び修理するためのプロ
セスの改良に関する。これらチップはボンデインク バ
ットに、最初に、小さな半田要素、つまり、隆起（ｂｕ
ｍｐ）をチップに結合し、チップを基板上に個々の隆起
か基板の対応するボンディング バット上に並ぶように
置き、半田かその後かたまり、電子チップが基板に結合
するようにアセンフリを加熱して半田を融解、つまり、
リフロー（ｒｅｆｌｏｗ）することによって半■１ｆ′
ｆけされる。この形式のボンディングは、当分野におい
て、゛フリップチップ（ｆｌｉｐ−ｃｈｉｐ） ”技術
或は“表面搭載（ｓｕｒｆａｃｅ ｍｏｕｎｔ） 技
術として知られている。
ディング パットに半田付けされた電子チップを含む電
子デバイス パッケージを製造及び修理するためのプロ
セスの改良に関する。これらチップはボンデインク バ
ットに、最初に、小さな半田要素、つまり、隆起（ｂｕ
ｍｐ）をチップに結合し、チップを基板上に個々の隆起
か基板の対応するボンディング バット上に並ぶように
置き、半田かその後かたまり、電子チップが基板に結合
するようにアセンフリを加熱して半田を融解、つまり、
リフロー（ｒｅｆｌｏｗ）することによって半■１ｆ′
ｆけされる。この形式のボンディングは、当分野におい
て、゛フリップチップ（ｆｌｉｐ−ｃｈｉｐ） ”技術
或は“表面搭載（ｓｕｒｆａｃｅ ｍｏｕｎｔ） 技
術として知られている。
この“表面搭載゛°という用ｉｔＡは基板が印刷配線ボ
ードの時に一般的に使用され、チップ或はパッケージ
デバイスにｉｔするために基板内に穴か存在しないこと
を含蓄し：°゛フリップ チップ′”という用語は、基
板とチップか一緒になってハイブリッドの集積回路を構
成するときに一般的に使用される。
ードの時に一般的に使用され、チップ或はパッケージ
デバイスにｉｔするために基板内に穴か存在しないこと
を含蓄し：°゛フリップ チップ′”という用語は、基
板とチップか一緒になってハイブリッドの集積回路を構
成するときに一般的に使用される。
特に、現代のハイブリッド集積回路及び高度ＶＬＳ Ｉ
バッレージンク（ＡＶＰ）においては、基板上の回路パ
ターンがチップ上に搭載されたパターンと一体となって
所望の電子機能を遂行する。このため、デバイスの完全
なテストは、要素チップか基板上に搭載された後に実施
される。この組み立て及びテストは、日常的に、欠陥チ
ップを基板から除去することを要求し、これは、物理的
に半田結合を切断すること、或はこの結合を融解するの
に十分な熱を加えることによって行なわれる。欠陥チッ
プの除去の後、通常、交換チップが提供され、上に説明
されるように半田結合される。ＡＶＰは回路・ｋ末か非
常に小さなため、チップか除去されるとき、基板ボンデ
ィング パッド上の残余半田を完全に除去するか、或は
正確に管理された優の残余半田をボンディング パッド
上に残すことか＝１となる。本発明によると、残余半田
の除去の問題は、第１図に示されるように、半田ウィッ
ク要１ｇ（ｗｉｃｋ ｅｌｅｍｅｎｔ）を提供し、次に
。
バッレージンク（ＡＶＰ）においては、基板上の回路パ
ターンがチップ上に搭載されたパターンと一体となって
所望の電子機能を遂行する。このため、デバイスの完全
なテストは、要素チップか基板上に搭載された後に実施
される。この組み立て及びテストは、日常的に、欠陥チ
ップを基板から除去することを要求し、これは、物理的
に半田結合を切断すること、或はこの結合を融解するの
に十分な熱を加えることによって行なわれる。欠陥チッ
プの除去の後、通常、交換チップが提供され、上に説明
されるように半田結合される。ＡＶＰは回路・ｋ末か非
常に小さなため、チップか除去されるとき、基板ボンデ
ィング パッド上の残余半田を完全に除去するか、或は
正確に管理された優の残余半田をボンディング パッド
上に残すことか＝１となる。本発明によると、残余半田
の除去の問題は、第１図に示されるように、半田ウィッ
ク要１ｇ（ｗｉｃｋ ｅｌｅｍｅｎｔ）を提供し、次に
。
このウィック要素を使用して第３図に示されるように融
解した半田残余物を吸い上げることによって解決される
。
解した半田残余物を吸い上げることによって解決される
。
第１図のウィック要素１１は周知のフォトリングラフイ
ック マスキンク及び異方エツチングの原理を使用して
単結晶シリコン チップから形成される。溝１３の格子
かメサ要素１４のアレイを定義するようにシリコン チ
ップ内にエツチングされる。ｙｔ１３はチップ内に１ミ
ル延び、メサは２ミルの中心間距離を与えられる。その
後、このメサ１４は融解された半田と“濡れなじむよう
に”金属化される。メサ１４か融解された半田と接触す
ると、毛管現象によってこの半田が溝１３内に流れ、ボ
ンディングバットから半田を吸いＥげる或は“スポンジ
のように吸収する”、＃Ａ結晶シリコンの化学エツチン
グは当分野において周知のごとく、シリコンの結晶方位
に高度に依存し、これに関しては１例えば、グー。イー
、ビーン（に、Ｅ、Ｂｅａｎ）によって、ＩＥＥＥ）−
ラン シリコン オン エレク ロン −ハ ス（ＩＥ
ＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎＥｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅｓ） 、 Ｖｏｌ、ＥＤ−２５、Ｎｏ、
１０．１９７８年１０月ｌＯＨ号、ページ１１８５−１
１９３に掲載の論文［シリコンの異方エツチング（Ａｎ
ｉｓｏｔｒｏｐｉｃＥｔｃｈｉｎｇ ｏｆ ５ｉｌｉｃ
ｏｎ）］に詳細に説明される。
ック マスキンク及び異方エツチングの原理を使用して
単結晶シリコン チップから形成される。溝１３の格子
かメサ要素１４のアレイを定義するようにシリコン チ
ップ内にエツチングされる。ｙｔ１３はチップ内に１ミ
ル延び、メサは２ミルの中心間距離を与えられる。その
後、このメサ１４は融解された半田と“濡れなじむよう
に”金属化される。メサ１４か融解された半田と接触す
ると、毛管現象によってこの半田が溝１３内に流れ、ボ
ンディングバットから半田を吸いＥげる或は“スポンジ
のように吸収する”、＃Ａ結晶シリコンの化学エツチン
グは当分野において周知のごとく、シリコンの結晶方位
に高度に依存し、これに関しては１例えば、グー。イー
、ビーン（に、Ｅ、Ｂｅａｎ）によって、ＩＥＥＥ）−
ラン シリコン オン エレク ロン −ハ ス（ＩＥ
ＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎＥｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅｓ） 、 Ｖｏｌ、ＥＤ−２５、Ｎｏ、
１０．１９７８年１０月ｌＯＨ号、ページ１１８５−１
１９３に掲載の論文［シリコンの異方エツチング（Ａｎ
ｉｓｏｔｒｏｐｉｃＥｔｃｈｉｎｇ ｏｆ ５ｉｌｉｃ
ｏｎ）］に詳細に説明される。
本発明の一例としての実施態様においては、４．０００
オングストロームの厚さの酸化物層を持つ単結晶（１０
０）配置シリコン ウェーハか使用される。第１図には
＜Ｚｏｏ＞及び＜１１０〉結晶方位が示される。このチ
ップの表面かフォトレジストにてカバーされ、第２図に
示されるようなフォトリソグラフィック マスクパター
ンがこのフォトレジスト層を露出するのに使用される。
オングストロームの厚さの酸化物層を持つ単結晶（１０
０）配置シリコン ウェーハか使用される。第１図には
＜Ｚｏｏ＞及び＜１１０〉結晶方位が示される。このチ
ップの表面かフォトレジストにてカバーされ、第２図に
示されるようなフォトリソグラフィック マスクパター
ンがこのフォトレジスト層を露出するのに使用される。
マスクの要素１５の個々は当分野において周知のごとく
、不透明マスク上の透明部分或は透明マスク上の不透明
マスクを構成する。要素１５の中心間距離はメサの２ミ
ル間隔を生成する目的で２ミルとされる。
、不透明マスク上の透明部分或は透明マスク上の不透明
マスクを構成する。要素１５の中心間距離はメサの２ミ
ル間隔を生成する目的で２ミルとされる。
単純な正方形てはなく、個々の要素１５には、４つのコ
ーナーの個々の所にシリコン チップ１２内において（
１１１）結晶平面内より（３３１）平面内の方がエツチ
ングが速いことを補正するために余分のマスキングが提
供される。このマスク パターンの１つのサイドかチッ
プの（１１０）平面に対して平行に整合される。要素１
５は不透明であり、残りの領域１７のフォトレジスト層
が化学光に露出される。こうして露出されたフォトレジ
ストが展開することによって除去され、二酸化シリコン
の部分が露出される。この二酸化シリコンの露出された
部分が次に緩衝されたＨＦを使用してエツチングされ、
結果として、第２図のパターンに対応する４、０００オ
ングストローム厚の５ｉｎ２マスクのパターンを得る。
ーナーの個々の所にシリコン チップ１２内において（
１１１）結晶平面内より（３３１）平面内の方がエツチ
ングが速いことを補正するために余分のマスキングが提
供される。このマスク パターンの１つのサイドかチッ
プの（１１０）平面に対して平行に整合される。要素１
５は不透明であり、残りの領域１７のフォトレジスト層
が化学光に露出される。こうして露出されたフォトレジ
ストが展開することによって除去され、二酸化シリコン
の部分が露出される。この二酸化シリコンの露出された
部分が次に緩衝されたＨＦを使用してエツチングされ、
結果として、第２図のパターンに対応する４、０００オ
ングストローム厚の５ｉｎ２マスクのパターンを得る。
その後、この露出されたシリコンが周知のエチレン ジ
アミン ピロカテコール（ＥＤＰ）溶液を用いて１００
℃にて４０分間エツチングすることによって、このシリ
コン チップ１２内に１ミルの深さの溝１３が形成され
た。このメサの上側上の残りの酸化物が次に緩衝された
）ＩＦ溶液を使用して除去される。その後、クロムの５
００オングストローム厚の薄い金属膜がこのシリコン
ウィック表面」−に堆積され、次に、金の５０００オン
グストローム厚の膜がこのクロム上に堆積される０両者
ともスパッタリングによって行なわれる。この金の膜は
融解された半田に対する優れた湯表面を提供し、一方、
このクロムはシリコンと金との間の粘着剤として機渣す
る。当分野において周知のごとく、他の金属化系、例え
ば、金−銅−クロム層、及び金−プラチナ−チタン層を
使用することもできる。
アミン ピロカテコール（ＥＤＰ）溶液を用いて１００
℃にて４０分間エツチングすることによって、このシリ
コン チップ１２内に１ミルの深さの溝１３が形成され
た。このメサの上側上の残りの酸化物が次に緩衝された
）ＩＦ溶液を使用して除去される。その後、クロムの５
００オングストローム厚の薄い金属膜がこのシリコン
ウィック表面」−に堆積され、次に、金の５０００オン
グストローム厚の膜がこのクロム上に堆積される０両者
ともスパッタリングによって行なわれる。この金の膜は
融解された半田に対する優れた湯表面を提供し、一方、
このクロムはシリコンと金との間の粘着剤として機渣す
る。当分野において周知のごとく、他の金属化系、例え
ば、金−銅−クロム層、及び金−プラチナ−チタン層を
使用することもできる。
この方法によるウィッキング要素の製造には幾つかの長
所がある。第１に、第１図に示されるような要素か、安
価に、そして、優れた繰り返し精度にて製造できる。こ
れら表面は結晶平面によっ゛Ｃ定義されるため、第１図
に示される寸法及び間隔は秩序正しく、非常に誤差が小
さい、フォトリソグラフィック マスキング、エツチン
グ及びシリコン上への金属の堆積は良く開発された技術
であり、実施か簡単である。シリコンは、剛性材料であ
り１例えば、たるんだりすることなく平にとどまる比較
的大きな面積のウィックを形成することができる。最後
に、少なくとも金の金属化においては、このウィッキン
グ動作に対して、他の技術では必要とされる半田フラッ
クスが必要とされない。
所がある。第１に、第１図に示されるような要素か、安
価に、そして、優れた繰り返し精度にて製造できる。こ
れら表面は結晶平面によっ゛Ｃ定義されるため、第１図
に示される寸法及び間隔は秩序正しく、非常に誤差が小
さい、フォトリソグラフィック マスキング、エツチン
グ及びシリコン上への金属の堆積は良く開発された技術
であり、実施か簡単である。シリコンは、剛性材料であ
り１例えば、たるんだりすることなく平にとどまる比較
的大きな面積のウィックを形成することができる。最後
に、少なくとも金の金属化においては、このウィッキン
グ動作に対して、他の技術では必要とされる半田フラッ
クスが必要とされない。
第３図に移り、ウィック要素１１は、好ましくは、そこ
から半田残余物が除去される基板チツブ サイト１７と
概ね同一寸法とされる。突って、第３図に簡略的に示さ
れる実施態様においては、シリコン ウィック１１及び
シリコン集積回路チップ、つまりチップ サイト １７
は夫々概ね１センチメーター平方とされる。溝１３がた
ったｌミル（２５ミクロン）の深さしかないという点か
らこのウィックｇ？素が平さをとどめる材料から製造さ
れることが非常に重要であることがわかる。このため、
溝の深さ（或はメサの高さ）のシリコン ウィック１１
の長さ或は幅に対する比は、−例として、 、ＱＱ２Ｓ
：１とされる。第３図では２図面を簡潔にする目的から
、構成要素の大きさの比は正確に示されていないことに
注意する。
から半田残余物が除去される基板チツブ サイト１７と
概ね同一寸法とされる。突って、第３図に簡略的に示さ
れる実施態様においては、シリコン ウィック１１及び
シリコン集積回路チップ、つまりチップ サイト １７
は夫々概ね１センチメーター平方とされる。溝１３がた
ったｌミル（２５ミクロン）の深さしかないという点か
らこのウィックｇ？素が平さをとどめる材料から製造さ
れることが非常に重要であることがわかる。このため、
溝の深さ（或はメサの高さ）のシリコン ウィック１１
の長さ或は幅に対する比は、−例として、 、ＱＱ２Ｓ
：１とされる。第３図では２図面を簡潔にする目的から
、構成要素の大きさの比は正確に示されていないことに
注意する。
第３図の装置において、ウィック要素１１はチューブ１
９内に生成される真空によって上側サーモード（ｔｈｅ
ｒｓ＋ｏｄｅ） ｌ ８に保持される。基板１７のボン
ディング パット２１上に位置する半田残余物２０は６
０パーセント錫、そして４０パーセント鉛である。基板
１７はチューブ２３内に生成された真空によって下側サ
ーモード２２上に保持される。下側サーモードは１５０
℃に加熱されるか、これがこの残余物を予熱し；上側サ
ーモードは２５０°Ｃに加熱される。この上側サーモー
ド１Ｂはロボットの部分であり、これによってウィック
要素１１の半田残余物への接触、これらの融解、毛管現
象による融解された半田のウィック要素１１への吸収か
制御される。実験から、個々のパット２０上の半田残余
物は約４．８ミル平方の元の寸法を持ち、これがウィッ
キング要素上に１２ミル平方に広がることがわかワた。
９内に生成される真空によって上側サーモード（ｔｈｅ
ｒｓ＋ｏｄｅ） ｌ ８に保持される。基板１７のボン
ディング パット２１上に位置する半田残余物２０は６
０パーセント錫、そして４０パーセント鉛である。基板
１７はチューブ２３内に生成された真空によって下側サ
ーモード２２上に保持される。下側サーモードは１５０
℃に加熱されるか、これがこの残余物を予熱し；上側サ
ーモードは２５０°Ｃに加熱される。この上側サーモー
ド１Ｂはロボットの部分であり、これによってウィック
要素１１の半田残余物への接触、これらの融解、毛管現
象による融解された半田のウィック要素１１への吸収か
制御される。実験から、個々のパット２０上の半田残余
物は約４．８ミル平方の元の寸法を持ち、これがウィッ
キング要素上に１２ミル平方に広がることがわかワた。
つまり、この毛管現象は、残余半田を垂直に吸い一部げ
、また水平に広げる効果を持つ。
、また水平に広げる効果を持つ。
別の実験においては、９５パーセントの鉛と５パーセン
トの錫半田が使用された。下側サーモードが２９０°Ｃ
に加熱され、上側サーモードが３７０℃に加熱された結
果、ウィック要素上に広がった半田は４０ミル平方とな
った。
トの錫半田が使用された。下側サーモードが２９０°Ｃ
に加熱され、上側サーモードが３７０℃に加熱された結
果、ウィック要素上に広がった半田は４０ミル平方とな
った。
ウィッキング要素１１が力を加えてボンディング パッ
ト上に押された場合は、液体の半田か飛び散ったり、ボ
ンディング バッドから染みでることがわかった。ライ
・ンク表面上の半田の拡散のため、このウィック要素は
、これが基板と接触する場合、半田を基板に移動させる
。
ト上に押された場合は、液体の半田か飛び散ったり、ボ
ンディング バッドから染みでることがわかった。ライ
・ンク表面上の半田の拡散のため、このウィック要素は
、これが基板と接触する場合、半田を基板に移動させる
。
チップ基板１７の厚さが変動するため、このロボウトを
制御してウィック要素がポンディングパッド２１と物理
的に接触しないようにすることか困難な場合がある。第
４図、第５図及び第６Ｕ：ｊＵは、ウィック表面をボン
ディング パットの表面から一定の距離だけ話すために
ウィック要素１１の一部として組み込まれるさまざまな
スタンドオフ構造を示す。
制御してウィック要素がポンディングパッド２１と物理
的に接触しないようにすることか困難な場合がある。第
４図、第５図及び第６Ｕ：ｊＵは、ウィック表面をボン
ディング パットの表面から一定の距離だけ話すために
ウィック要素１１の一部として組み込まれるさまざまな
スタンドオフ構造を示す。
第４図においては、 ｌミルの厚さのＨ２Ｓがウィック
の表面をボンディング バッド表面から分離する。ｓ２
５はウィック１１の中央部分に搭載され、これは、良く
見られるように、ボンディング パットが全てチップの
周囲に位置するときに好ましい構造である。こうして、
ロボットが膜２５を基板１７の上側表面に押しつけ、ウ
ィック要素をボンディング パット２１の上側表面から
少し離れた一定の制御された距離の所で停止する。膜２
５には、圧縮性を持つ任意の形状の高温プラスチックか
使用でき、例えば、デュポン社の商標であるカプトン（
ｋａｐｔ。
の表面をボンディング バッド表面から分離する。ｓ２
５はウィック１１の中央部分に搭載され、これは、良く
見られるように、ボンディング パットが全てチップの
周囲に位置するときに好ましい構造である。こうして、
ロボットが膜２５を基板１７の上側表面に押しつけ、ウ
ィック要素をボンディング パット２１の上側表面から
少し離れた一定の制御された距離の所で停止する。膜２
５には、圧縮性を持つ任意の形状の高温プラスチックか
使用でき、例えば、デュポン社の商標であるカプトン（
ｋａｐｔ。
ｎ）が用いられる。
第５図においては、ウィック要素内に周辺スタンドオフ
領域２６を形成するように中央空胴が掘られる。第６図
においては、このスタンドオフはウィック要素１１に対
して適当な直径を持つボンディング銅ボール２７が使用
される。
領域２６を形成するように中央空胴が掘られる。第６図
においては、このスタンドオフはウィック要素１１に対
して適当な直径を持つボンディング銅ボール２７が使用
される。
これらいずれの実施態様においても、ボンディング バ
ッドの表面からのウィック要素の距離を適当に保つこと
によって、半田ウィッキングを行なった後にボンディン
グ バット上に残る半田の量が制御される。
ッドの表面からのウィック要素の距離を適当に保つこと
によって、半田ウィッキングを行なった後にボンディン
グ バット上に残る半田の量が制御される。
ここに示された様々な構造及び製造実施態様は単に本発
明を解説するためのものである。ゲルマニウムなど多く
の物質がシリコンをウィック要素として機能させる特性
を共有する。未発明は４．８ミル平方という他の方法で
は可能でない小さなボンディング バ・ントから残余半
田を除去するための必要性から開発されたものであるが
、この手順は寸法が大きな場合でも同様に使用できる性
質のものである０例えば、印刷配線ポート ボンディン
グ バッドから融解した半田を除去するために使用する
こともてきる。
明を解説するためのものである。ゲルマニウムなど多く
の物質がシリコンをウィック要素として機能させる特性
を共有する。未発明は４．８ミル平方という他の方法で
は可能でない小さなボンディング バ・ントから残余半
田を除去するための必要性から開発されたものであるが
、この手順は寸法が大きな場合でも同様に使用できる性
質のものである０例えば、印刷配線ポート ボンディン
グ バッドから融解した半田を除去するために使用する
こともてきる。
勿論、ボンディング パッドが１ミル平方或はそれ以下
の場合も考えられ、この場合は、本発明がどうしても必
要となる。他の様々な実施態様及び修正が本発明の精神
及び範囲から逸脱することなく考案できることは当業者
においては明白である。
の場合も考えられ、この場合は、本発明がどうしても必
要となる。他の様々な実施態様及び修正が本発明の精神
及び範囲から逸脱することなく考案できることは当業者
においては明白である。
第１図は本発明の一面に従って製造されたシリコン ウ
ィックの部分の斜視図であり：第２図は第１図の装置の
製造に使用されるマスク パターンを示し： 第３図は本発明の１つの実施態様によるシリそして 第４図〜第６図は本発明の様Ｊｌな代替実施態様による
シリコン ウィック要素を示す図である。 く主要部分の符号の説明〉 ウィック要素 オよネオ Ｌ上 シリコン チップ 本Ｓｔ本 １２ 溝 准 本本本 １３ メサ エ本本寥 １４ マスクの要素 寥本を本 １５
ィックの部分の斜視図であり：第２図は第１図の装置の
製造に使用されるマスク パターンを示し： 第３図は本発明の１つの実施態様によるシリそして 第４図〜第６図は本発明の様Ｊｌな代替実施態様による
シリコン ウィック要素を示す図である。 く主要部分の符号の説明〉 ウィック要素 オよネオ Ｌ上 シリコン チップ 本Ｓｔ本 １２ 溝 准 本本本 １３ メサ エ本本寥 １４ マスクの要素 寥本を本 １５
Claims (10)
- １．基板表面から半田残余物を除去するためのプロセス
において、該プロセスが単結晶要素内に溝のパターンを
エッチングしてウィック表面を形成するステップ；半田
残余物を融解するステップ；及び該ウィック表面を該融
解された半田残余物と接触させ、これにて毛管現象によ
って該残余物を除去するステップを含むことを特徴とす
るプロセス。 - ２．請求項１に記載のプロセスにおいて、該単結晶要素
がシリコンであり；該ウィック表面が該半田残余物除去
の前に金属化されることを特徴とするプロセス。 - ３．請求項２に記載のプロセスにおいて、該エッチング
ステップが更にフォトリソグラフ ィックマスキングを行なうステップ及びシ リコン内の格子パターンの溝をエッチングしてメサ構造
のアレイを定義するステップを含むことを特徴とするプ
ロセス。 - ４．請求項３に記載のプロセスにおいて、該ウィック表
面が該残余物と接触されたとき該基板表面と接触し該ウ
ィックと該基板表面の間に一定の制御されたギャップを
与えるスタンドオフ要素を該単結晶要素上に提供するス
テップが含まれることを特徴とするプロセス。 - ５．請求項４に記載のプロセスにおいて、該半田残余物
を該基板を加熱することによって予熱するステップが更
に含まれ、該融解ステップが該単結晶要素を該単結晶要
素が該半田残余物と接触されたとき該半田残余物が融解
するのに十分に高い温度に加熱するステップから成るこ
とを特徴とするプロセス。 - ６．基板から半田残余物を除去するためのウィック要素
において、該要素が：その１つの表面上にメサ構造のア
レイを定義する溝のパターンを持つ単結晶要素を含み；
該メサ構造のアレイ及び該溝が薄い金属コーティングに
よってカバーされることを特徴とする装置。 - ７．請求項６に記載の装置において、該単結晶要素がシ
リコンであり；該溝がフォトリソグラフィックマスキン
グ及びエッチングによ って製造されることを特徴とする装置。 - ８．請求項７に記載の装置において、該メサ構造のアレ
イを超えて突起し該ウィック表面と該基板表面の間に制
御されたギャップを定義するスタンドオフ要素が更に含
まれることを特徴とする装置。 - ９．請求項８に記載の装置において、該スタンドオフか
該ウィック表面上に該基板と対面して搭載されたプラス
チック膜であることを特徴とする装置。 - １０．請求項８に記載の装置において、該スタンドオフ
要素が該シリコンウィック表面上に 該基板と対面して搭載された複数の金属ボールから成る
ことを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US255,896 | 1988-10-11 | ||
| US07/255,896 US4923521A (en) | 1988-10-11 | 1988-10-11 | Method and apparatus for removing solder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02155242A true JPH02155242A (ja) | 1990-06-14 |
| JPH0783038B2 JPH0783038B2 (ja) | 1995-09-06 |
Family
ID=22970307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1263144A Expired - Fee Related JPH0783038B2 (ja) | 1988-10-11 | 1989-10-11 | 半田を除去するための方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4923521A (ja) |
| JP (1) | JPH0783038B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4973754A (en) * | 1989-05-15 | 1990-11-27 | Shell Oil Company | Preparation of bis(p-aminocumyl)benzenes |
| JPH0439563U (ja) * | 1990-07-19 | 1992-04-03 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5065933A (en) * | 1990-09-19 | 1991-11-19 | At&T Bell Laboratories | Electronic device manipulating apparatus and method |
| US5206585A (en) * | 1991-12-02 | 1993-04-27 | At&T Bell Laboratories | Methods for testing integrated circuit devices |
| US5455461A (en) * | 1992-09-21 | 1995-10-03 | Fujitsu Limited | Semiconductor device having reformed pad |
| US5392980A (en) * | 1993-12-29 | 1995-02-28 | Dell Usa, L.P. | Method and apparatus for reworking ball grid array packages to allow reuse of functional devices |
| US5871139A (en) * | 1994-07-20 | 1999-02-16 | Praxair S.T. Technology, Inc. | Debrazing of structures with a powdered wicking agent |
| US5901898A (en) * | 1997-05-14 | 1999-05-11 | Easy-Braid Company | System for removing solder |
| US6208156B1 (en) * | 1998-09-03 | 2001-03-27 | Micron Technology, Inc. | Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems |
| US6277206B1 (en) * | 1999-08-02 | 2001-08-21 | Lucent Technologies, Inc. | Method for unclogging solder-clogged collet using solder preform |
| US7353983B2 (en) * | 2003-10-28 | 2008-04-08 | Temic Automotive Of North America, Inc. | Vertical removal of excess solder from a circuit substrate |
| US7251160B2 (en) * | 2005-03-16 | 2007-07-31 | Sandisk Corporation | Non-volatile memory and method with power-saving read and program-verify operations |
| US7952184B2 (en) | 2006-08-31 | 2011-05-31 | Micron Technology, Inc. | Distributed semiconductor device methods, apparatus, and systems |
| US7754532B2 (en) * | 2006-10-19 | 2010-07-13 | Micron Technology, Inc. | High density chip packages, methods of forming, and systems including same |
| US8413320B2 (en) * | 2011-01-28 | 2013-04-09 | Raytheon Company | Method of gold removal from electronic components |
| CN103372697B (zh) * | 2012-04-16 | 2015-08-19 | 中国科学院化学研究所 | 拆除基板上的电子元器件的细砂拆解法 |
| US9591795B2 (en) * | 2014-09-18 | 2017-03-07 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Sensor-based removal of a soldered device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3751799A (en) * | 1972-04-26 | 1973-08-14 | Ibm | Solder terminal rework technique |
| JPS54162465A (en) * | 1978-06-14 | 1979-12-24 | Hitachi Ltd | Chip replacing method |
| FR2483126A1 (fr) * | 1980-05-22 | 1981-11-27 | Ibm France | Procede d'elimination des plots de soudure demeurant sur un substrat ceramique apres retrait d'une microplaquette semi-conductrice, par absorption dans un bloc de cuivre poreux et application au retravaillage des modules |
| GB2082952B (en) * | 1980-09-05 | 1984-04-18 | Spiring Ernst | Solder removing device |
| JPS61206234A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | 感熱記録ヘツドのｉｃチツプリペア方法 |
-
1988
- 1988-10-11 US US07/255,896 patent/US4923521A/en not_active Expired - Lifetime
-
1989
- 1989-10-11 JP JP1263144A patent/JPH0783038B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4973754A (en) * | 1989-05-15 | 1990-11-27 | Shell Oil Company | Preparation of bis(p-aminocumyl)benzenes |
| JPH0439563U (ja) * | 1990-07-19 | 1992-04-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783038B2 (ja) | 1995-09-06 |
| US4923521A (en) | 1990-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3554695B2 (ja) | 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法 | |
| JP5186550B2 (ja) | 電気的相互接続構造体及びその形成方法 | |
| JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
| US5819406A (en) | Method for forming an electrical circuit member | |
| JPH02155242A (ja) | 半田を除去するための方法及び装置 | |
| KR100257420B1 (ko) | 결합 재료 범프에 의해 상호접속되는 시스템 | |
| JP3022949B2 (ja) | マイクロエレクトロニクス素子の実装構造及びその製造方法 | |
| US7410090B2 (en) | Conductive bonding material fill techniques | |
| JP2719490B2 (ja) | 電子部品の異方性導電部材による接続方法 | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| US4582975A (en) | Circuit chip | |
| US5065931A (en) | Device for removing solder | |
| JP3269390B2 (ja) | 半導体装置 | |
| JPH06163634A (ja) | フリップチップ型半導体装置の実装方法 | |
| JPH07106334A (ja) | 光学半導体装置を光学基板に付着する方法 | |
| JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
| JPH05114800A (ja) | 電子部品の実装方法及び実装装置 | |
| JPH04273464A (ja) | 半導体チップのマウント方法 | |
| WO2000021135A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JPH0917794A (ja) | バンプ形成方法 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| JPH05251505A (ja) | Ｉｃチップのエリアテープへの接続方法 | |
| JP3235192B2 (ja) | 配線基板の接続方法 | |
| JP2000357861A (ja) | 電子回路装置 | |
| JP2000332060A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |