JPH0783038B2 - 半田を除去するための方法及び装置 - Google Patents
半田を除去するための方法及び装置Info
- Publication number
- JPH0783038B2 JPH0783038B2 JP1263144A JP26314489A JPH0783038B2 JP H0783038 B2 JPH0783038 B2 JP H0783038B2 JP 1263144 A JP1263144 A JP 1263144A JP 26314489 A JP26314489 A JP 26314489A JP H0783038 B2 JPH0783038 B2 JP H0783038B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wick
- substrate
- silicon
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/0486—Replacement and removal of components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/018—Unsoldering; Removal of melted solder or other residues
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4864—Cleaning, e.g. removing of solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/799—Apparatus for disconnecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Description
【発明の詳細な説明】 技術分野 本発明は電子デバイスを製造するためのプロセス、より
詳細には、このプロセスにおいて要求される半田残余物
を除去するための方法に関する。
詳細には、このプロセスにおいて要求される半田残余物
を除去するための方法に関する。
発明の背景 電子回路システムは、典型的には、半導体チップ上に複
雑な集積回路構造を定義し、このチップを回路パッケー
ジ基板に結合し、次に、このパッケージを印刷回路ボー
ドに結合することによって製造される。この結合のため
に、“フリップ チップ（flip-chip）”技術を使用す
ることがますます一般的となっている。この方法におい
ては、回路チップなどの要素が基板に接着されたワイヤ
ー或はポストによって支持されるのでなく基板の表面に
直接に半田付けされる。半導体チップ上に複数の半田
“隆起（bump）”が形成され、このチップが基板と整合
され、個々の半田隆起が金属ボンディング パッド上に
位置される。このユニットが次に半田を融解し、この半
田が固まったとき、チップが基板ボンディング パッド
に結合されるように加熱される。同様な方法が回路パッ
ケージを印刷回路ボードに表面搭載するときにも頻繁に
使用される。
雑な集積回路構造を定義し、このチップを回路パッケー
ジ基板に結合し、次に、このパッケージを印刷回路ボー
ドに結合することによって製造される。この結合のため
に、“フリップ チップ（flip-chip）”技術を使用す
ることがますます一般的となっている。この方法におい
ては、回路チップなどの要素が基板に接着されたワイヤ
ー或はポストによって支持されるのでなく基板の表面に
直接に半田付けされる。半導体チップ上に複数の半田
“隆起（bump）”が形成され、このチップが基板と整合
され、個々の半田隆起が金属ボンディング パッド上に
位置される。このユニットが次に半田を融解し、この半
田が固まったとき、チップが基板ボンディング パッド
に結合されるように加熱される。同様な方法が回路パッ
ケージを印刷回路ボードに表面搭載するときにも頻繁に
使用される。
このデバイス パッケージがセラミック基板から成り、
この上に、基板上に搭載された複数の回路チップとの接
続を行なう複雑な回路が定義される場合、これは、通
常、ハイブリッド集積回路（HIC）と呼ばれる。集積回
路チップ内にますます複雑な回路が定義されるようにな
っており、この結果、新たなVLSIと呼ばれる技術が生れ
ている。このような複雑さに対応するために、セラミッ
ク基板上に簡単に製造が可能な基板上のより複雑な回路
に対する要望が高まっている。これら要望に応えるため
に、その上により高密度の回路パターンが形成でき、ま
た、この中に２つあるいはそれ以上のレベルの導線が形
成できるシリコン基板の開発が行われている。このタイ
プの回路パッケージは、一般的にまだ開発段階にあり、
アドバンスドVLSIパッケージング（AVP）として知られ
ている。
この上に、基板上に搭載された複数の回路チップとの接
続を行なう複雑な回路が定義される場合、これは、通
常、ハイブリッド集積回路（HIC）と呼ばれる。集積回
路チップ内にますます複雑な回路が定義されるようにな
っており、この結果、新たなVLSIと呼ばれる技術が生れ
ている。このような複雑さに対応するために、セラミッ
ク基板上に簡単に製造が可能な基板上のより複雑な回路
に対する要望が高まっている。これら要望に応えるため
に、その上により高密度の回路パターンが形成でき、ま
た、この中に２つあるいはそれ以上のレベルの導線が形
成できるシリコン基板の開発が行われている。このタイ
プの回路パッケージは、一般的にまだ開発段階にあり、
アドバンスドVLSIパッケージング（AVP）として知られ
ている。
個々のAVPパッケージは１つの基板上に接続された複数
のチップを含み、複雑なシステム或はサブ システムを
形成する。結果として、回路パッケージが組み立てられ
た後、チップの１つが修理或は交換のために除去が必要
なような事態が頻繁に発生する。これは半田結合を切断
或は融解し、チップを除去し、交換用或は修理されたチ
ップを再び前述の表面搭載技術を使用して再結合するこ
とによって対処される。この除去には、チップを除去し
た後に、ボンディング パッド上に残った半田残余物を
除去することも要求される。従来のHIC技術或は印刷配
線ボード技術においては、これはこの残余物を融解しこ
れらを真空吸引にて除去することによって行なわれる。
但し、AVPの場合のように、この基板ボンディング パ
ッドが極端に小さくなると、従来の真空吸引による半田
除去は、融解された半田が基板上に飛び散ったり、その
他、半田除去が完全でなかったりする問題が起こる。
又、例えば、非常に細かな金メッキされた銅メッシュを
使用して結合パッドから融解した半田をスポンジ吸収し
たり、銅の粉末ケーキをウィッキング要素として使用し
て融解された半田を毛管現象にて吸い上げるなどの様々
な技術が試みられている。然し、これらデバイス及び技
術は基板の表面を通じてのウィッキング作用が不均一
で、一般に、信頼性に欠けるため満足のできるものでは
ない。
のチップを含み、複雑なシステム或はサブ システムを
形成する。結果として、回路パッケージが組み立てられ
た後、チップの１つが修理或は交換のために除去が必要
なような事態が頻繁に発生する。これは半田結合を切断
或は融解し、チップを除去し、交換用或は修理されたチ
ップを再び前述の表面搭載技術を使用して再結合するこ
とによって対処される。この除去には、チップを除去し
た後に、ボンディング パッド上に残った半田残余物を
除去することも要求される。従来のHIC技術或は印刷配
線ボード技術においては、これはこの残余物を融解しこ
れらを真空吸引にて除去することによって行なわれる。
但し、AVPの場合のように、この基板ボンディング パ
ッドが極端に小さくなると、従来の真空吸引による半田
除去は、融解された半田が基板上に飛び散ったり、その
他、半田除去が完全でなかったりする問題が起こる。
又、例えば、非常に細かな金メッキされた銅メッシュを
使用して結合パッドから融解した半田をスポンジ吸収し
たり、銅の粉末ケーキをウィッキング要素として使用し
て融解された半田を毛管現象にて吸い上げるなどの様々
な技術が試みられている。然し、これらデバイス及び技
術は基板の表面を通じてのウィッキング作用が不均一
で、一般に、信頼性に欠けるため満足のできるものでは
ない。
発明の要旨 本発明は電子デバイス パッケージの修理プロセスにお
ける基板ボンディング パッド上の半田残余物の除去の
問題を、最初に、シリコン内にパターンをエッチング
し、このパターンを金属化してシリコン ウィックを形
成する方法によって解決する。このボンディング パッ
ド上の半田残余物が融解され、シリコン ウィックのエ
ッチングされたパターンが残余物と接触され、毛管現象
によってこれらが除去される。通常、このシリコン ウ
ィックが加熱され、ウィックがこれらと接触したとき半
田残余物が融解されるようにされる。
ける基板ボンディング パッド上の半田残余物の除去の
問題を、最初に、シリコン内にパターンをエッチング
し、このパターンを金属化してシリコン ウィックを形
成する方法によって解決する。このボンディング パッ
ド上の半田残余物が融解され、シリコン ウィックのエ
ッチングされたパターンが残余物と接触され、毛管現象
によってこれらが除去される。通常、このシリコン ウ
ィックが加熱され、ウィックがこれらと接触したとき半
田残余物が融解されるようにされる。
本発明のこれら及びその他の目的、特徴、及び長所は、
以下の詳細な説明を図面を参照にしながら読むことによ
って一層明白となるものである。
以下の詳細な説明を図面を参照にしながら読むことによ
って一層明白となるものである。
詳細な説明 上に簡単に説明された如く、本発明は個々が基板のボン
ディング パッドに半田付けされた電子チップを含む電
子デバイス パッケージを製造及び修理するためのプロ
セスの改良に関する。これらチップはボンディング パ
ッドに、最初に、小さな半田要素、つまり、隆起（bum
p）をチップに結合し、チップを基板上に個々の隆起が
基板の対応するボンディング パッド上に並ぶように置
き、半田がその後かたまり、電子チップが基板に結合す
るようにアセンブリを加熱して半田を融解、つまり、リ
フロー（reflow）することによって半田付けされる。こ
の形式のボンディングは、当分野において、“フリップ
チップ（flip-chip）”技術或は“表面搭載（surface
mount）”技術として知られている。この“表面搭載”
という用語は基板が印刷配線ボードの時に一般的に使用
され、チップ或はパッケージ デバイスに搭載するため
に基板内に穴が存在しないことを含蓄し；“フリップ
チップ”という用語は、基板とチップが一緒になってハ
イブリッドの集積回路を構成するときに一般的に使用さ
れる。
ディング パッドに半田付けされた電子チップを含む電
子デバイス パッケージを製造及び修理するためのプロ
セスの改良に関する。これらチップはボンディング パ
ッドに、最初に、小さな半田要素、つまり、隆起（bum
p）をチップに結合し、チップを基板上に個々の隆起が
基板の対応するボンディング パッド上に並ぶように置
き、半田がその後かたまり、電子チップが基板に結合す
るようにアセンブリを加熱して半田を融解、つまり、リ
フロー（reflow）することによって半田付けされる。こ
の形式のボンディングは、当分野において、“フリップ
チップ（flip-chip）”技術或は“表面搭載（surface
mount）”技術として知られている。この“表面搭載”
という用語は基板が印刷配線ボードの時に一般的に使用
され、チップ或はパッケージ デバイスに搭載するため
に基板内に穴が存在しないことを含蓄し；“フリップ
チップ”という用語は、基板とチップが一緒になってハ
イブリッドの集積回路を構成するときに一般的に使用さ
れる。
特に、現代のハイブリッド集積回路及び高度VLSIパッレ
ージング（AVP）においては、基板上の回路パターンが
チップ上に搭載されたパターンと一体となって所望の電
子機能を遂行する。このため、デバイスの完全なテスト
は、要素チップが基板上に搭載された後に実施される。
この組み立て及びテストは、日常的に、欠陥チップを基
板から除去することを要求し、これは、物理的に半田結
合を切断すること、或はこの結合を融解するのに十分な
熱を加えることによって行なわれる。欠陥チップの除去
の後、通常、交換チップが提供され、上に説明されるよ
うに半田結合される。AVPは回路要素が非常に小さなた
め、チップが除去されるとき、基板ボンディング パッ
ド上の残余半田を完全に除去するか、或は正確に管理さ
れた量の残余半田をボンディング パッド上に残すこと
が重要となる。本発明によると、残余半田の除去の問題
は、第１図に示されるように、半田ウィック要素（wick
element）を提供し、次に、このウィック要素を使用し
て第３図に示されるように融解した半田残余物を吸い上
げることによって解決される。
ージング（AVP）においては、基板上の回路パターンが
チップ上に搭載されたパターンと一体となって所望の電
子機能を遂行する。このため、デバイスの完全なテスト
は、要素チップが基板上に搭載された後に実施される。
この組み立て及びテストは、日常的に、欠陥チップを基
板から除去することを要求し、これは、物理的に半田結
合を切断すること、或はこの結合を融解するのに十分な
熱を加えることによって行なわれる。欠陥チップの除去
の後、通常、交換チップが提供され、上に説明されるよ
うに半田結合される。AVPは回路要素が非常に小さなた
め、チップが除去されるとき、基板ボンディング パッ
ド上の残余半田を完全に除去するか、或は正確に管理さ
れた量の残余半田をボンディング パッド上に残すこと
が重要となる。本発明によると、残余半田の除去の問題
は、第１図に示されるように、半田ウィック要素（wick
element）を提供し、次に、このウィック要素を使用し
て第３図に示されるように融解した半田残余物を吸い上
げることによって解決される。
第１図のウィック要素11は周知のフォトリソグラフィッ
ク マスキング及び異方エッチングの原理を使用して単
結晶シリコン チップから形成される。溝13の格子がメ
サ要素14のアレイを定義するようにシリコン チップ内
にエッチングされる。溝13はチップ内に１ミル延び、メ
サは２ミルの中心間距離を与えられる。その後、このメ
サ14は融解された半田と“濡れなじむように”金属化さ
れる。メサ14が融解された半田と接触すると、毛管現象
によってこの半田が溝13内に流れ、ボンディング パッ
ドから半田を吸い上げる或は“スポンジのように吸収す
る”。単結晶シリコンの化学エッチングは当分野におい
て周知のごとく、シリコンの結晶方位に高度に依存し、
これに関しては、例えば、ケー・イー・ビーン（K.E.Be
an）によって、IEEEトランサ゛クション オン エレクトロン テ゛ハ゛イス（IEEE Tr
ansaction on Electron Devices）、Vol.ED-25、No.1
0、1978年10月10日号、ページ1185-1193に掲載の論文
［シリコンの異方エッチング（Anisotropic Etching of
Silicon）］に詳細に説明される。
ク マスキング及び異方エッチングの原理を使用して単
結晶シリコン チップから形成される。溝13の格子がメ
サ要素14のアレイを定義するようにシリコン チップ内
にエッチングされる。溝13はチップ内に１ミル延び、メ
サは２ミルの中心間距離を与えられる。その後、このメ
サ14は融解された半田と“濡れなじむように”金属化さ
れる。メサ14が融解された半田と接触すると、毛管現象
によってこの半田が溝13内に流れ、ボンディング パッ
ドから半田を吸い上げる或は“スポンジのように吸収す
る”。単結晶シリコンの化学エッチングは当分野におい
て周知のごとく、シリコンの結晶方位に高度に依存し、
これに関しては、例えば、ケー・イー・ビーン（K.E.Be
an）によって、IEEEトランサ゛クション オン エレクトロン テ゛ハ゛イス（IEEE Tr
ansaction on Electron Devices）、Vol.ED-25、No.1
0、1978年10月10日号、ページ1185-1193に掲載の論文
［シリコンの異方エッチング（Anisotropic Etching of
Silicon）］に詳細に説明される。
本発明の一例としての実施態様においては、4,000オン
グストロームの厚さの酸化物層を持つ単結晶（100）配
置シリコン ウェーハが使用される。第１図には〈10
0〉及び〈110〉結晶方位が示される。このチップの表面
がフォトレジストにてカバーされ、第２図に示されるよ
うなフォトリソグラフィック マスク パターンがこの
フォトレジスト層を露出するのに使用される。マスクの
要素15の個々は当分野において周知のごとく、不透明マ
スク上の透明部分或は透明マスク上の不透明マスクを構
成する。要素15の中心間距離はメサの２ミル間隔を生成
する目的で２ミルとされる。
グストロームの厚さの酸化物層を持つ単結晶（100）配
置シリコン ウェーハが使用される。第１図には〈10
0〉及び〈110〉結晶方位が示される。このチップの表面
がフォトレジストにてカバーされ、第２図に示されるよ
うなフォトリソグラフィック マスク パターンがこの
フォトレジスト層を露出するのに使用される。マスクの
要素15の個々は当分野において周知のごとく、不透明マ
スク上の透明部分或は透明マスク上の不透明マスクを構
成する。要素15の中心間距離はメサの２ミル間隔を生成
する目的で２ミルとされる。
単純な正方形ではなく、個々の要素15には、４つのコー
ナーの個々の所にシリコン チップ12内において｛11
1｝結晶平面内より｛331｝平面内の方がエッチングが速
いことを補正するために余分のマスキングが提供され
る。このマスク パターンの１つのサイドがチップの
（110）平面に対して平行に整合される。要素15は不透
明であり、残りの領域17のフォトレジスト層が化学光に
露出される。こうして露出されたフォトレジストが展開
することによって除去され、二酸化シリコンの部分が露
出される。この二酸化シリコンの露出された部分が次に
緩衝されたHFを使用してエッチングされ、結果として、
第２図のパターンに対応する4,000オングストローム厚
のSiO2マスクのパターンを得る。その後、この露出され
たシリコンが周知のエチレン ジアミン ピロカテコー
ル（EDP）溶液を用いて100℃にて40分間エッチングする
ことによって、このシリコン チップ12内に１ミルの深
さの溝13が形成された。このメサの上側上の残りの酸化
物が次に緩衝されたHF溶液を使用して除去される。その
後、クロムの500オングストローム厚の薄い金属膜がこ
のシリコン ウィック表面上に堆積され、次に、金の50
00オングストローム厚の膜がこのクロム上に堆積され
る。両者ともスパッタリングによって行なわれる。この
金の膜は融解された半田に対する優れた湿表面を提供
し、一方、このクロムはシリコンと金との間の粘着剤と
して機能する。当分野において周知のごとく、他の金属
化系、例えば、金−銅−クロム層、及び金−プラチナ−
チタン層を使用することもできる。
ナーの個々の所にシリコン チップ12内において｛11
1｝結晶平面内より｛331｝平面内の方がエッチングが速
いことを補正するために余分のマスキングが提供され
る。このマスク パターンの１つのサイドがチップの
（110）平面に対して平行に整合される。要素15は不透
明であり、残りの領域17のフォトレジスト層が化学光に
露出される。こうして露出されたフォトレジストが展開
することによって除去され、二酸化シリコンの部分が露
出される。この二酸化シリコンの露出された部分が次に
緩衝されたHFを使用してエッチングされ、結果として、
第２図のパターンに対応する4,000オングストローム厚
のSiO2マスクのパターンを得る。その後、この露出され
たシリコンが周知のエチレン ジアミン ピロカテコー
ル（EDP）溶液を用いて100℃にて40分間エッチングする
ことによって、このシリコン チップ12内に１ミルの深
さの溝13が形成された。このメサの上側上の残りの酸化
物が次に緩衝されたHF溶液を使用して除去される。その
後、クロムの500オングストローム厚の薄い金属膜がこ
のシリコン ウィック表面上に堆積され、次に、金の50
00オングストローム厚の膜がこのクロム上に堆積され
る。両者ともスパッタリングによって行なわれる。この
金の膜は融解された半田に対する優れた湿表面を提供
し、一方、このクロムはシリコンと金との間の粘着剤と
して機能する。当分野において周知のごとく、他の金属
化系、例えば、金−銅−クロム層、及び金−プラチナ−
チタン層を使用することもできる。
この方法によるウィッキング要素の製造には幾つかの長
所がある。第１に、第１図に示されるような要素が、安
価に、そして、優れた繰り返し精度にて製造できる。こ
れら表面は結晶平面によって定義されるため、第１図に
示される寸法及び間隔は秩序正しく、非常に誤差が小さ
い。フォトリソグラフィック マスキング、エッチング
及びシリコン上への金属の堆積は良く開発された技術で
あり、実施が簡単である。シリコンは、剛性材料であ
り、例えば、たるんだりすることなく平にとどまる比較
的大きな面積のウィックを形成することができる。最後
に、少なくとも金の金属化においては、このウィッキン
グ動作に対して、他の技術では必要とされる半田フラッ
クスが必要とされない。
所がある。第１に、第１図に示されるような要素が、安
価に、そして、優れた繰り返し精度にて製造できる。こ
れら表面は結晶平面によって定義されるため、第１図に
示される寸法及び間隔は秩序正しく、非常に誤差が小さ
い。フォトリソグラフィック マスキング、エッチング
及びシリコン上への金属の堆積は良く開発された技術で
あり、実施が簡単である。シリコンは、剛性材料であ
り、例えば、たるんだりすることなく平にとどまる比較
的大きな面積のウィックを形成することができる。最後
に、少なくとも金の金属化においては、このウィッキン
グ動作に対して、他の技術では必要とされる半田フラッ
クスが必要とされない。
第３図に移り、ウィック要素11は、好ましくは、そこか
ら半田残余物が除去される基板チップ サイト17と概ね
同一寸法とされる。従って、第３図に簡略的に示される
実施態様においては、シリコン ウィック11及びシリコ
ン集積回路チップ、つまりチップ サイト17は夫々概ね
１センチメーター平方とされる。溝13がたった１ミル
（25ミクロン）の深さしかないという点からこのウィッ
ク要素が平さをとどめる材料から製造されることが非常
に重要であることがわかる。このため、溝の深さ（或は
メサの高さ）のシリコン ウィック11の長さ或は幅に対
する比は、一例として、.0025:1とされる。第３図で
は、図面を簡潔にする目的から、構成要素の大きさの比
は正確に示されていないことに注意する。
ら半田残余物が除去される基板チップ サイト17と概ね
同一寸法とされる。従って、第３図に簡略的に示される
実施態様においては、シリコン ウィック11及びシリコ
ン集積回路チップ、つまりチップ サイト17は夫々概ね
１センチメーター平方とされる。溝13がたった１ミル
（25ミクロン）の深さしかないという点からこのウィッ
ク要素が平さをとどめる材料から製造されることが非常
に重要であることがわかる。このため、溝の深さ（或は
メサの高さ）のシリコン ウィック11の長さ或は幅に対
する比は、一例として、.0025:1とされる。第３図で
は、図面を簡潔にする目的から、構成要素の大きさの比
は正確に示されていないことに注意する。
第３図の装置において、ウィック要素11はチューブ19内
に生成される真空によって上側サーモード（thermode）
18に保持される。基板17のボンディング パッド21上に
位置する半田残余物20は60パーセント錫、そして40パー
セント鉛である。基板17はチューブ23内に生成された真
空によって下側サーモード22上に保持される。下側サー
モードは150℃に加熱されるが、これがこの残余物を予
熱し；上側サーモードは250℃に加熱される。この上側
サーモード18はロボットの部分であり、これによってウ
ィック要素11の半田残余物への接触、これらの融解、毛
管現象による融解された半田のウィック要素11への吸収
が制御される。実験から、個々のパッド20上の半田残余
物は約4.8ミル平方の元の寸法を持ち、これがウィッキ
ング要素上に12ミル平方に広がることがわかった。つま
り、この毛管現象は、残余半田を垂直に吸い上げ、また
水平に広げる効果を持つ。
に生成される真空によって上側サーモード（thermode）
18に保持される。基板17のボンディング パッド21上に
位置する半田残余物20は60パーセント錫、そして40パー
セント鉛である。基板17はチューブ23内に生成された真
空によって下側サーモード22上に保持される。下側サー
モードは150℃に加熱されるが、これがこの残余物を予
熱し；上側サーモードは250℃に加熱される。この上側
サーモード18はロボットの部分であり、これによってウ
ィック要素11の半田残余物への接触、これらの融解、毛
管現象による融解された半田のウィック要素11への吸収
が制御される。実験から、個々のパッド20上の半田残余
物は約4.8ミル平方の元の寸法を持ち、これがウィッキ
ング要素上に12ミル平方に広がることがわかった。つま
り、この毛管現象は、残余半田を垂直に吸い上げ、また
水平に広げる効果を持つ。
別の実験においては、95パーセントの鉛と５パーセント
の錫半田が使用された。下側サーモードが290℃に加熱
され、上側サーモードが370℃に加熱された結果、ウィ
ック要素上に広がった半田は40ミル平方となった。
の錫半田が使用された。下側サーモードが290℃に加熱
され、上側サーモードが370℃に加熱された結果、ウィ
ック要素上に広がった半田は40ミル平方となった。
ウィッキング要素11が力を加えてボンディング パッド
上に押された場合は、液体の半田が飛び散ったり、ボン
ディング パッドから染みでることがわかった。ウィッ
ク表面上の半田の拡散のため、このウィック要素は、こ
れが基板と接触する場合、半田を基板に移動させる。チ
ップ基板17の厚さが変動するため、このロボットを制御
してウィック要素がボンディング パッド21と物理的に
接触しないようにすることが困難な場合がある。第４
図、第５図及び第６図は、ウィック表面をボンディング
パッドの表面から一定の距離だけ話すためにウィック
要素11の一部として組み込まれるさまざまなスタンドオ
フ構造を示す。
上に押された場合は、液体の半田が飛び散ったり、ボン
ディング パッドから染みでることがわかった。ウィッ
ク表面上の半田の拡散のため、このウィック要素は、こ
れが基板と接触する場合、半田を基板に移動させる。チ
ップ基板17の厚さが変動するため、このロボットを制御
してウィック要素がボンディング パッド21と物理的に
接触しないようにすることが困難な場合がある。第４
図、第５図及び第６図は、ウィック表面をボンディング
パッドの表面から一定の距離だけ話すためにウィック
要素11の一部として組み込まれるさまざまなスタンドオ
フ構造を示す。
第４図においては、１ミルの厚さの膜25がウィックの表
面をボンディング パッド表面から分離する。膜25はウ
ィック11の中央部分に搭載され、これは、良く見られる
ように、ボンディング パッドが全てチップの周囲に位
置するときに好ましい構造である。こうして、ロボット
が膜25を基板17の上側表面に押しつけ、ウィック要素を
ボンディング パッド21の上側表面から少し離れた一定
の制御された距離の所で停止する。膜25には、圧縮性を
持つ任意の形状の高温プラスチックが使用でき、例え
ば、デュポン社の商標であるカプトン（kapton）が用い
られる。
面をボンディング パッド表面から分離する。膜25はウ
ィック11の中央部分に搭載され、これは、良く見られる
ように、ボンディング パッドが全てチップの周囲に位
置するときに好ましい構造である。こうして、ロボット
が膜25を基板17の上側表面に押しつけ、ウィック要素を
ボンディング パッド21の上側表面から少し離れた一定
の制御された距離の所で停止する。膜25には、圧縮性を
持つ任意の形状の高温プラスチックが使用でき、例え
ば、デュポン社の商標であるカプトン（kapton）が用い
られる。
第５図においては、ウィック要素内に周辺スタンドオフ
領域26を形成するように中央空胴が掘られる。第６図に
おいては、このスタンドオフはウィック要素11に対して
適当な直径を持つボンディング銅ボール27が使用され
る。これらいずれの実施態様においても、ボンディング
パッドの表面からのウィック要素の距離を適当に保つ
ことによって、半田ウィッキングを行なった後にボンデ
ィング パッド上に残る半田の量が制御される。
領域26を形成するように中央空胴が掘られる。第６図に
おいては、このスタンドオフはウィック要素11に対して
適当な直径を持つボンディング銅ボール27が使用され
る。これらいずれの実施態様においても、ボンディング
パッドの表面からのウィック要素の距離を適当に保つ
ことによって、半田ウィッキングを行なった後にボンデ
ィング パッド上に残る半田の量が制御される。
ここに示された様々な構造及び製造実施態様は単に本発
明を解説するためのものである。ゲルマニウムなど多く
の物質がシリコンをウィック要素として機能させる特性
を共有する。本発明は4.8ミル平方という他の方法では
可能でない小さなボンディング パッドから残余半田を
除去するための必要性から開発されたものであるが、こ
の手順は寸法が大きな場合でも同様に使用できる性質の
ものである。例えば、印刷配線ボード ボンディング
パッドから融解した半田を除去するために使用すること
もできる。勿論、ボンディング パッドが１ミル平方或
はそれ以下の場合も考えられ、この場合は、本発明がど
うしても必要となる。他の様々な実施態様及び修正が本
発明の精神及び範囲から逸脱することなく考案できるこ
とは当業者においては明白である。
明を解説するためのものである。ゲルマニウムなど多く
の物質がシリコンをウィック要素として機能させる特性
を共有する。本発明は4.8ミル平方という他の方法では
可能でない小さなボンディング パッドから残余半田を
除去するための必要性から開発されたものであるが、こ
の手順は寸法が大きな場合でも同様に使用できる性質の
ものである。例えば、印刷配線ボード ボンディング
パッドから融解した半田を除去するために使用すること
もできる。勿論、ボンディング パッドが１ミル平方或
はそれ以下の場合も考えられ、この場合は、本発明がど
うしても必要となる。他の様々な実施態様及び修正が本
発明の精神及び範囲から逸脱することなく考案できるこ
とは当業者においては明白である。
第１図は本発明の一面に従って製造されたシリコン ウ
ィックの部分の斜視図であり； 第２図は第１図の装置の製造に使用されるマスク パタ
ーンを示し； 第３図は本発明の１つの実施態様によるシリコン残余物
を除去するための装置を示し； そして 第４図〜第６図は本発明の様々な代替実施態様によるシ
リコン ウィック要素を示す図である。 〈主要部分の符号の説明〉 ウィック要素……11 シリコン チップ……12 溝……13 メサ……14 マスクの要素……15
ィックの部分の斜視図であり； 第２図は第１図の装置の製造に使用されるマスク パタ
ーンを示し； 第３図は本発明の１つの実施態様によるシリコン残余物
を除去するための装置を示し； そして 第４図〜第６図は本発明の様々な代替実施態様によるシ
リコン ウィック要素を示す図である。 〈主要部分の符号の説明〉 ウィック要素……11 シリコン チップ……12 溝……13 メサ……14 マスクの要素……15
Claims (10)
- 【請求項１】基板表面から半田残余物を除去するための
プロセスにおいて、該プロセスが単結晶要素内に溝のパ
ターンをエッチングしてウィック表面を形成するステッ
プ；半田残余物を融解するステップ；及び該ウイック表
面を該融解された半田残余物と接触させ、これにて毛管
現象によって該残余物を除去するステップを含むことを
特徴とするプロセス。 - 【請求項２】請求項１に記載のプロセスにおいて、該単
結晶要素がシリコンであり；該ウィック表面が該半田残
余物除去の前に金属化されることを特徴とするプロセ
ス。 - 【請求項３】請求項２に記載のプロセスにおいて、該エ
ッチング ステップが更にフォトリソグラフィック マ
スキングを行なうステップ及びシリコン内の格子パター
ンの溝をエッチングしてメサ構造のアレイを定義するス
テップを含むことを特徴とするプロセス。 - 【請求項４】請求項３に記載のプロセスにおいて、該ウ
ィック表面が該残余物と接触されたとき該基板表面と接
触し該ウィックと該基板表面の間に一定の制御されたギ
ャップを与えるスタンドオフ要素を該単結晶要素上に提
供するステップが含まれることを特徴とするプロセス。 - 【請求項５】請求項４に記載のプロセスにおいて、該半
田残余物を該基板を加熱することによって予熱するステ
ップが更に含まれ、該融解ステップが該単結晶要素を該
単結晶要素が該半田残余物と接触されたとき該半田残余
物が融解するのに十分に高い温度に加熱するステップか
ら成ることを特徴とするプロセス。 - 【請求項６】基板から半田残余物を除去するためのウィ
ック要素において、該要素が：その１つの表面上にメサ
構造のアレイを定義する溝のパターンを持つ単結晶要素
を含み；該メサ構造のアレイ及び該溝が薄い金属コーテ
ィングによってカバーされることを特徴とする装置。 - 【請求項７】請求項６に記載の装置において、該単結晶
要素がシリコンであり；該溝がフォトリソグラフィック
マスキング及びエッチングによって製造されることを
特徴とする装置。 - 【請求項８】請求項７に記載の装置において、該メサ構
造のアレイを超えて突起し該ウィック表面と該基板表面
の間に制御されたギャップを定義するスタンドオフ要素
が更に含まれることを特徴とする装置。 - 【請求項９】請求項８に記載の装置において、該スタン
ドオフが該ウィック表面上に該基板と対面して搭載され
たプラスチック膜であることを特徴とする装置。 - 【請求項１０】請求項８に記載の装置において、該スタ
ンドオフ要素が該シリコン ウィック表面上に該基板と
対面して搭載された複数の金属ボールから成ることを特
徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US255,896 | 1988-10-11 | ||
| US07/255,896 US4923521A (en) | 1988-10-11 | 1988-10-11 | Method and apparatus for removing solder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02155242A JPH02155242A (ja) | 1990-06-14 |
| JPH0783038B2 true JPH0783038B2 (ja) | 1995-09-06 |
Family
ID=22970307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1263144A Expired - Fee Related JPH0783038B2 (ja) | 1988-10-11 | 1989-10-11 | 半田を除去するための方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4923521A (ja) |
| JP (1) | JPH0783038B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4973754A (en) * | 1989-05-15 | 1990-11-27 | Shell Oil Company | Preparation of bis(p-aminocumyl)benzenes |
| JPH0439563U (ja) * | 1990-07-19 | 1992-04-03 | ||
| US5065933A (en) * | 1990-09-19 | 1991-11-19 | At&T Bell Laboratories | Electronic device manipulating apparatus and method |
| US5206585A (en) * | 1991-12-02 | 1993-04-27 | At&T Bell Laboratories | Methods for testing integrated circuit devices |
| US5455461A (en) * | 1992-09-21 | 1995-10-03 | Fujitsu Limited | Semiconductor device having reformed pad |
| US5392980A (en) * | 1993-12-29 | 1995-02-28 | Dell Usa, L.P. | Method and apparatus for reworking ball grid array packages to allow reuse of functional devices |
| US5871139A (en) * | 1994-07-20 | 1999-02-16 | Praxair S.T. Technology, Inc. | Debrazing of structures with a powdered wicking agent |
| US5901898A (en) * | 1997-05-14 | 1999-05-11 | Easy-Braid Company | System for removing solder |
| US6208156B1 (en) * | 1998-09-03 | 2001-03-27 | Micron Technology, Inc. | Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems |
| US6277206B1 (en) * | 1999-08-02 | 2001-08-21 | Lucent Technologies, Inc. | Method for unclogging solder-clogged collet using solder preform |
| US7353983B2 (en) * | 2003-10-28 | 2008-04-08 | Temic Automotive Of North America, Inc. | Vertical removal of excess solder from a circuit substrate |
| US7251160B2 (en) * | 2005-03-16 | 2007-07-31 | Sandisk Corporation | Non-volatile memory and method with power-saving read and program-verify operations |
| US7952184B2 (en) | 2006-08-31 | 2011-05-31 | Micron Technology, Inc. | Distributed semiconductor device methods, apparatus, and systems |
| US7754532B2 (en) * | 2006-10-19 | 2010-07-13 | Micron Technology, Inc. | High density chip packages, methods of forming, and systems including same |
| US8413320B2 (en) * | 2011-01-28 | 2013-04-09 | Raytheon Company | Method of gold removal from electronic components |
| CN103372697B (zh) * | 2012-04-16 | 2015-08-19 | 中国科学院化学研究所 | 拆除基板上的电子元器件的细砂拆解法 |
| US9591795B2 (en) * | 2014-09-18 | 2017-03-07 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Sensor-based removal of a soldered device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3751799A (en) * | 1972-04-26 | 1973-08-14 | Ibm | Solder terminal rework technique |
| JPS54162465A (en) * | 1978-06-14 | 1979-12-24 | Hitachi Ltd | Chip replacing method |
| FR2483126A1 (fr) * | 1980-05-22 | 1981-11-27 | Ibm France | Procede d'elimination des plots de soudure demeurant sur un substrat ceramique apres retrait d'une microplaquette semi-conductrice, par absorption dans un bloc de cuivre poreux et application au retravaillage des modules |
| GB2082952B (en) * | 1980-09-05 | 1984-04-18 | Spiring Ernst | Solder removing device |
| JPS61206234A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | 感熱記録ヘツドのｉｃチツプリペア方法 |
-
1988
- 1988-10-11 US US07/255,896 patent/US4923521A/en not_active Expired - Lifetime
-
1989
- 1989-10-11 JP JP1263144A patent/JPH0783038B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02155242A (ja) | 1990-06-14 |
| US4923521A (en) | 1990-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3554695B2 (ja) | 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法 | |
| JPH0783038B2 (ja) | 半田を除去するための方法及び装置 | |
| JP5186550B2 (ja) | 電気的相互接続構造体及びその形成方法 | |
| US5284796A (en) | Process for flip chip connecting a semiconductor chip | |
| JP3239335B2 (ja) | 電気的接続用構造体の形成方法およびはんだ転写用基板 | |
| KR970012964A (ko) | 결합 재료 범프에 의해 상호접속되는 시스템 | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| EP0248314A2 (en) | Soldering of electronic components | |
| JPH08148522A (ja) | 半導体装置、半導体装置実装体、及び半導体装置の交換方法 | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| JP2004006862A (ja) | 超小形電子接点および集成体 | |
| US4582975A (en) | Circuit chip | |
| US5065931A (en) | Device for removing solder | |
| KR920020708A (ko) | 습윤 작용에 기초한 끊어지기 쉬운 링크 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JPH05114800A (ja) | 電子部品の実装方法及び実装装置 | |
| JP3423727B2 (ja) | フリップチップ接合方法 | |
| JPH06268098A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09246324A (ja) | 電子部品及びそのバンプ形成方法 | |
| JPH04273464A (ja) | 半導体チップのマウント方法 | |
| JPH0917794A (ja) | バンプ形成方法 | |
| JPH05251505A (ja) | Ｉｃチップのエリアテープへの接続方法 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| JP2000357861A (ja) | 電子回路装置 | |
| JP2001267368A (ja) | フリップチップ実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |