JP2570786B2 - 半田バンプの接続方法 - Google Patents
半田バンプの接続方法Info
- Publication number
- JP2570786B2 JP2570786B2 JP63017747A JP1774788A JP2570786B2 JP 2570786 B2 JP2570786 B2 JP 2570786B2 JP 63017747 A JP63017747 A JP 63017747A JP 1774788 A JP1774788 A JP 1774788A JP 2570786 B2 JP2570786 B2 JP 2570786B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- chip
- solder bump
- flux
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13609—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 フリップチップタイプの半導体集積回路素子を回路基
板に装着する方法に関し、 半導体集積回路素子の特性に影響を及ぼすことなく正
しく回路基板に装着することを目的とし、 フリップチップタイプの半導体集積回路素子の上にマ
トリックス状に形成してある半田バンプをセラミック回
路基板上にマトリックス状に形成してある半田バンプと
位置合わせした後に加熱して前記集積回路素子を回路基
板上に装着する際に、予め前記両者あるいは一方の半田
バンプの表面にインジウムの被覆を施しておくことによ
り半田バンプの接続方法を構成する。
板に装着する方法に関し、 半導体集積回路素子の特性に影響を及ぼすことなく正
しく回路基板に装着することを目的とし、 フリップチップタイプの半導体集積回路素子の上にマ
トリックス状に形成してある半田バンプをセラミック回
路基板上にマトリックス状に形成してある半田バンプと
位置合わせした後に加熱して前記集積回路素子を回路基
板上に装着する際に、予め前記両者あるいは一方の半田
バンプの表面にインジウムの被覆を施しておくことによ
り半田バンプの接続方法を構成する。
本発明はフリップチップタイプの半導体集積回路素子
を回路基板に装着する方法に関する。
を回路基板に装着する方法に関する。
大量の情報を高速に処理する必要性から、情報処理装
置は装置の小形化と大容量化が進められている。
置は装置の小形化と大容量化が進められている。
こゝで、IC,LSIなどの半導体集積回路素子は情報処理
装置の主構成部品であり、小形大容量化を実現するため
に素子構成と外装の両面から改良が進められている。
装置の主構成部品であり、小形大容量化を実現するため
に素子構成と外装の両面から改良が進められている。
すなわち、配線パターンの微細化と半導体形成領域の
微小化とにより単位素子の小形化が行われ、ICよりLSI
へ、またLSIよりVLSIへと大容量化が行われている。
微小化とにより単位素子の小形化が行われ、ICよりLSI
へ、またLSIよりVLSIへと大容量化が行われている。
また、パッシベーション技術の進歩によりハーメチッ
クシールパッケージの必要性が減少し、半導体チップに
直接に端子電極を設けたフリップチップタイプの半導体
素子が実用化されようとしている。
クシールパッケージの必要性が減少し、半導体チップに
直接に端子電極を設けたフリップチップタイプの半導体
素子が実用化されようとしている。
フリップチップタイプの半導体素子はパターン形成の
行われているチップ面上に外部の配線基板に回路接続を
行う電極パッド（以下略してパッド）がマトリックス状
に多数形成されており、このパッドに半田バンプ（以下
略してバンプ）が形成されているが、直径が200μｍ程
度と小さいにも拘らず、回路基板上のパッド位置に正確
に装着することが必要なことから高いパターン精度が要
求されている。
行われているチップ面上に外部の配線基板に回路接続を
行う電極パッド（以下略してパッド）がマトリックス状
に多数形成されており、このパッドに半田バンプ（以下
略してバンプ）が形成されているが、直径が200μｍ程
度と小さいにも拘らず、回路基板上のパッド位置に正確
に装着することが必要なことから高いパターン精度が要
求されている。
例えば、10mm角のSiチップの面上に径200μｍの半田
バンプが21個づつ計441個形成されているLSIの場合に
は、半田バンプの繰り返しピッチは400μｍであり、半
田バンプ間の間隔は200μｍに過ぎない。
バンプが21個づつ計441個形成されているLSIの場合に
は、半田バンプの繰り返しピッチは400μｍであり、半
田バンプ間の間隔は200μｍに過ぎない。
かゝる半田バンプは半田蒸着法、半田ボールの接着
法、スクリーン印刷法などの方法で形成されており、回
路基板へ装着に当たってはフリップチップ接合用の位置
合わせ機を用い、回路基板のパッド形成面にフラックス
を塗布して接合を行っている。
法、スクリーン印刷法などの方法で形成されており、回
路基板へ装着に当たってはフリップチップ接合用の位置
合わせ機を用い、回路基板のパッド形成面にフラックス
を塗布して接合を行っている。
然し、フラックスには塩素イオン（Cl-）などのハロ
ゲンイオンが含まれており、特に接合性の良い活性ロジ
ン系フラックスにはCl-が含まれていることから接合に
はフラックスを使用したくない。
ゲンイオンが含まれており、特に接合性の良い活性ロジ
ン系フラックスにはCl-が含まれていることから接合に
はフラックスを使用したくない。
一方、フラックスを使用することなく位置合わせ機を
用いて両面を接触させ、基板加熱を行って半田融着を行
わせようとすると、僅かの振動で位置ずれを生じるた
め、正しい接合を行うことができない。
用いて両面を接触させ、基板加熱を行って半田融着を行
わせようとすると、僅かの振動で位置ずれを生じるた
め、正しい接合を行うことができない。
第２図（Ａ），（Ｂ）はこの状態を示すもので、同図
（Ａ）はSiチップ１とセラミック回路基板２の両方に半
球状の半田バンプ3,3′を形成し、フリップチップ接合
用の位置合わせ機を用いて接合した状態を示している。
（Ａ）はSiチップ１とセラミック回路基板２の両方に半
球状の半田バンプ3,3′を形成し、フリップチップ接合
用の位置合わせ機を用いて接合した状態を示している。
然し、基板加熱装置に運搬中或いは加熱中に僅かの振
動で位置ずれが起こり、同図（Ｂ）に示すようになる。
動で位置ずれが起こり、同図（Ｂ）に示すようになる。
一方、フラックスを塗布しておくとこの粘着性により
位置ずれを阻止でき、正しい接合を行うことができる。
位置ずれを阻止でき、正しい接合を行うことができる。
然し、先に記したようにフラックスの使用はチップの
品質保持のためには好ましくなく、この対策が必要であ
った。
品質保持のためには好ましくなく、この対策が必要であ
った。
以上記したようにフリップチップタイプの半導体チッ
プを回路基板上にマトリックス状に形成されているパッ
ドに位置合わせして接合を行う場合、フラックスを使用
しないことが望ましい。
プを回路基板上にマトリックス状に形成されているパッ
ドに位置合わせして接合を行う場合、フラックスを使用
しないことが望ましい。
然し、その場合は容易に位置ずれを生じ、正しい接合
ができないことが問題である。
ができないことが問題である。
上記の問題はフリップチップタイプの半導体集積回路
素子上に形成してある半田バンプとセラミック回路基板
上に形成してある半田バンプとの両者あるいは一方の表
面を予めインジウムで被覆し、対向位置合わせした後、
加圧接着により位置を固定し、次いで弗化炭素を用いる
気相半田付け法により加熱し、フラックスを使用するこ
となく半田融着し、前記半導体集積回路素子をセラミッ
ク回路基板上に装着する半田バンプの接続方法により解
決することができる。
素子上に形成してある半田バンプとセラミック回路基板
上に形成してある半田バンプとの両者あるいは一方の表
面を予めインジウムで被覆し、対向位置合わせした後、
加圧接着により位置を固定し、次いで弗化炭素を用いる
気相半田付け法により加熱し、フラックスを使用するこ
となく半田融着し、前記半導体集積回路素子をセラミッ
ク回路基板上に装着する半田バンプの接続方法により解
決することができる。
本発明は活性ロジン系のようなフラックスを使用する
代わりにインジウム（In）を使用するものである。
代わりにインジウム（In）を使用するものである。
こゝで、フラックスが粘性を示す理由は中に含まれて
いる松脂（ロジン）によるものである。
いる松脂（ロジン）によるものである。
そこで、発明者等は高温においても粘着性を示す材料
としてInの使用を思いついた。
としてInの使用を思いついた。
すなわち、Inは銀白色の柔らかい金属であり、融点は
156.4℃と低く、一方、沸点は2100℃と高く、分子線エ
ピタキシーにおいて半導体基板を基板ホルダに固定する
接着剤として一般に使用されている。
156.4℃と低く、一方、沸点は2100℃と高く、分子線エ
ピタキシーにおいて半導体基板を基板ホルダに固定する
接着剤として一般に使用されている。
そこで、本発明は半田バンプの表面にInの薄膜を形成
しておくもので、これによりフラックスを使用したと同
等な接着効果を得るものである。
しておくもので、これによりフラックスを使用したと同
等な接着効果を得るものである。
第１図は本発明の実施法を示すもので、半田バンプ3,
3′の両者あるいは一方の表面にInの薄膜７を形成して
おいた後に、同図（Ａ）に示すように接合すると、Inが
フラックスと同様に接着剤として働くために同図（Ｂ）
に示すように位置ずれを生ぜず、正しい半田付けを行う
ことができる。
3′の両者あるいは一方の表面にInの薄膜７を形成して
おいた後に、同図（Ａ）に示すように接合すると、Inが
フラックスと同様に接着剤として働くために同図（Ｂ）
に示すように位置ずれを生ぜず、正しい半田付けを行う
ことができる。
なお、このような両方の半田バンプにIn薄膜７を形成
すれば完全であるが、一方の半田バンプ例えば回路基板
２の半田バンプ３′の上のみにIn薄膜７を形成しておく
だけでも位置ずれを生ぜず、正しい半田付けを行うこと
ができる。
すれば完全であるが、一方の半田バンプ例えば回路基板
２の半田バンプ３′の上のみにIn薄膜７を形成しておく
だけでも位置ずれを生ぜず、正しい半田付けを行うこと
ができる。
実施例： Siチップとしては縦・横10×10mm,厚さが0.5mmでこの
表面に直径200μｍの電極パッドが17×17個パターン形
成されているものを使用した。
表面に直径200μｍの電極パッドが17×17個パターン形
成されているものを使用した。
また、回路基板としては厚さが0.7mmで縦・横35×35m
mのアルミナ基板を用い、このSiチップの装着位置に17
×17個のパッドがあるものを準備した。
mのアルミナ基板を用い、このSiチップの装着位置に17
×17個のパッドがあるものを準備した。
第３図は実施例で使用した回路基板４とSiチップ５と
の関係を示す模式図であって、回路基板４の上には接合
の良否を測定するための測定電極６が設けてある。
の関係を示す模式図であって、回路基板４の上には接合
の良否を測定するための測定電極６が設けてある。
こゝで、Siチップ５と回路基板４とは二組を用意し、
まず二組のチップと基板のそれぞれにバンプの形成を行
った。
まず二組のチップと基板のそれぞれにバンプの形成を行
った。
その後、一組のSiチップ５と回路基板４のバンプには
真空蒸着法によりInを１μｍの厚さにパターン形成し
た。
真空蒸着法によりInを１μｍの厚さにパターン形成し
た。
そして、Inを蒸着している組としていない組のそれぞ
れを位置合わせ機を用いて突き合わせ、これを弗化炭素
（通称フロリナート）を用いる気相半田付け法（Vapor
Condensation Soldering略称VCS法）により半田付けを
行った。
れを位置合わせ機を用いて突き合わせ、これを弗化炭素
（通称フロリナート）を用いる気相半田付け法（Vapor
Condensation Soldering略称VCS法）により半田付けを
行った。
その結果、Inがバンプに蒸着していない組について
は、容器内に入れた数秒後に試料の表面で液化したフロ
リナートが潤滑剤の作用をするため、チップが辷って位
置ずれを起こし、各測定電極６について調べてもフリッ
プチップ接合が正しく行われていなかった。
は、容器内に入れた数秒後に試料の表面で液化したフロ
リナートが潤滑剤の作用をするため、チップが辷って位
置ずれを起こし、各測定電極６について調べてもフリッ
プチップ接合が正しく行われていなかった。
一方、バンプにInが蒸着されている組については位置
ずれを生ずることなく、正しい接合が行われていた。
ずれを生ずることなく、正しい接合が行われていた。
実施例2: 実施例１と同じSiチップと回路基板とを使用し、Siチ
ップと回路基板のそれぞれにバンプを形成した後、回路
基板のバンプのみに真空蒸着法によりInを１μｍの厚さ
にパターン形成した。
ップと回路基板のそれぞれにバンプを形成した後、回路
基板のバンプのみに真空蒸着法によりInを１μｍの厚さ
にパターン形成した。
そして、実施例１と同様に両者を位置合わせ機を用い
て突き合わせ、VCS法により半田付けを行ったが、位置
ずれを生ずることなく正しい接合が行われていた。
て突き合わせ、VCS法により半田付けを行ったが、位置
ずれを生ずることなく正しい接合が行われていた。
以上記したように本発明の実施により、活性ロジンの
ようなフラックスを使用しなくても正しい接合を行うこ
とができ、これによりフリップチップボンディングにつ
いての信頼性を向上することができる。
ようなフラックスを使用しなくても正しい接合を行うこ
とができ、これによりフリップチップボンディングにつ
いての信頼性を向上することができる。
第１図は本発明の実施法を示す断面図、 第２図はフラックス無しで接合した場合の断面図、 第３図は実施例で移用した回路基板とSiチップとの関係
を示す模式図、 である。 図において、 1,5はSiチップ、2,4は回路基板、 3,3′は半田バンプ、７はIn薄膜、 である。
を示す模式図、 である。 図において、 1,5はSiチップ、2,4は回路基板、 3,3′は半田バンプ、７はIn薄膜、 である。
Claims (1)
- 【請求項１】フリップチップタイプの半導体集積回路素
子上に形成してある半田バンプとセラミック回路基板上
に形成してある半田バンプとの両者あるいは一方の表面
を予めインジウムで被覆し、対向位置合わせした後、加
圧接着により位置を固定し、次いで弗化炭素を用いる気
相半田付け法により加熱し、フラックスを使用すること
なく半田融着し、前記半導体集積回路素子をセラミック
回路基板上に装着することを特徴とする半田バンプの接
続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017747A JP2570786B2 (ja) | 1988-01-28 | 1988-01-28 | 半田バンプの接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017747A JP2570786B2 (ja) | 1988-01-28 | 1988-01-28 | 半田バンプの接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01192126A JPH01192126A (ja) | 1989-08-02 |
| JP2570786B2 true JP2570786B2 (ja) | 1997-01-16 |
Family
ID=11952339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017747A Expired - Lifetime JP2570786B2 (ja) | 1988-01-28 | 1988-01-28 | 半田バンプの接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570786B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3194553B2 (ja) * | 1993-08-13 | 2001-07-30 | 富士通株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295639A (ja) * | 1985-06-25 | 1986-12-26 | Fujitsu Ltd | 集積回路接続方法 |
| JPS62117346A (ja) * | 1985-11-18 | 1987-05-28 | Fujitsu Ltd | 半導体装置 |
| JPH0793341B2 (ja) * | 1986-05-15 | 1995-10-09 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
-
1988
- 1988-01-28 JP JP63017747A patent/JP2570786B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01192126A (ja) | 1989-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6780675B2 (en) | Flip-chip technique for chip assembly | |
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| US20030051909A1 (en) | Ball grid array attaching means having improved reliability and method of manufacturing same | |
| JPH09260428A (ja) | 半導体装置及びその実装方法 | |
| JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP2570786B2 (ja) | 半田バンプの接続方法 | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
| JP4326105B2 (ja) | フリップチップ実装方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP2615744B2 (ja) | 半田バンプの形成方法 | |
| JPH07273146A (ja) | 半導体装置の実装方法 | |
| JP2001144215A (ja) | フリップチップ実装体 | |
| JPH02122556A (ja) | 半導体装置の実装方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| US6831361B2 (en) | Flip chip technique for chip assembly | |
| JPH0778847A (ja) | 半導体チップの実装方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 | |
| JPH0955400A (ja) | 電子部品及び電子部品の実装方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH05166881A (ja) | フリップチップ実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |