JPH02278743A - インジウム半田の接合構造 - Google Patents
インジウム半田の接合構造Info
- Publication number
- JPH02278743A JPH02278743A JP9932889A JP9932889A JPH02278743A JP H02278743 A JPH02278743 A JP H02278743A JP 9932889 A JP9932889 A JP 9932889A JP 9932889 A JP9932889 A JP 9932889A JP H02278743 A JPH02278743 A JP H02278743A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- chip
- bonding
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 45
- 229910052738 indium Inorganic materials 0.000 title claims abstract description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 238000005476 soldering Methods 0.000 claims abstract description 12
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 7
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 5
- 239000010931 gold Substances 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 15
- 229910052804 chromium Inorganic materials 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 229910000765 intermetallic Inorganic materials 0.000 abstract description 4
- 238000005304 joining Methods 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000032683 aging Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000009736 wetting Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 66
- 239000011651 chromium Substances 0.000 description 15
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 2
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
Landscapes
- Wire Bonding (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔1既要〕
インジウム半田を用いて半導体チップを回路基板ヘフリ
ップチップ接合を行う構造に関し、信頼性の優れた接合
を行うことを目的とし、インジウム半田を使用して半導
体チップを回路基板ヘフリップチップ接合を行う際に、
半導体チップおよび回路基板の接合位置のそれぞれに、
密着層としてクロームまたはチタン層、バリア層として
白金層、半田付は層として金層と順次に層形成したメタ
ライズ層を備えてインジウム半田の接合構造を構成する
。
ップチップ接合を行う構造に関し、信頼性の優れた接合
を行うことを目的とし、インジウム半田を使用して半導
体チップを回路基板ヘフリップチップ接合を行う際に、
半導体チップおよび回路基板の接合位置のそれぞれに、
密着層としてクロームまたはチタン層、バリア層として
白金層、半田付は層として金層と順次に層形成したメタ
ライズ層を備えてインジウム半田の接合構造を構成する
。
本構造は半導体チップを回路基板に安定にフリップチッ
プ接合を行う接合層の構造に関する。
プ接合を行う接合層の構造に関する。
情報処理技術の進歩により情報処理装置の主体を占める
半導体装置は大容量化が必要であり、LSIやVLSI
などの集積回路が実用化されている。
半導体装置は大容量化が必要であり、LSIやVLSI
などの集積回路が実用化されている。
こ\で、これらの集積回路素子は数mIn角からなる半
導体チップに単位のトランジスタがマトリックス状に形
成されており、ワイヤポンディング・タイプの場合は半
導体チップの裏面を接着剤で回路基板に接着固定した後
、チップの周辺に設けられている多数の電極端子(パッ
ド)と回路基板に設けられている多数電極端子(パッド
)とをワイヤも一ンデング接続を行うことにより導体線
路との回路接続が行われている。
導体チップに単位のトランジスタがマトリックス状に形
成されており、ワイヤポンディング・タイプの場合は半
導体チップの裏面を接着剤で回路基板に接着固定した後
、チップの周辺に設けられている多数の電極端子(パッ
ド)と回路基板に設けられている多数電極端子(パッド
)とをワイヤも一ンデング接続を行うことにより導体線
路との回路接続が行われている。
然し、LSIのような大容量素子については、か\る方
法は困難であり、これに代わって第4図に示すように、
半導体チップ1の面上にマトリックス状に配列した半田
バンプ2を設け、これを多層セラミックなどの回路基板
3の最上層に設けであるパッド4に位置合わせして直接
に溶着するフリップチップ接合が採られるに到っている
。
法は困難であり、これに代わって第4図に示すように、
半導体チップ1の面上にマトリックス状に配列した半田
バンプ2を設け、これを多層セラミックなどの回路基板
3の最上層に設けであるパッド4に位置合わせして直接
に溶着するフリップチップ接合が採られるに到っている
。
本発明は安定なフリップチップ接合を行うための接合構
造に関するものである。
造に関するものである。
現在、半導体集積回路はシリコン(Si)を用いて作ら
れており、また大部分の回路基板はアルミナセラミック
を用いて作られている。
れており、また大部分の回路基板はアルミナセラミック
を用いて作られている。
そして、先に記したようにLSIやVLSIなどの半導
体チップは回路基板とフリップチップ接合による回路接
続がとられつ\ある。
体チップは回路基板とフリップチップ接合による回路接
続がとられつ\ある。
然し、Stの熱膨張係数が2.8 Xl0−’/にであ
るのに対しアルミナ基板の熱膨張係数は7 Xl0−b
/にと異なっており、また両者を接合する鉛・錫半田(
67%Pb−33%Sn)の熱膨張係数は25.0X1
0−’/にと異なっている。
るのに対しアルミナ基板の熱膨張係数は7 Xl0−b
/にと異なっており、また両者を接合する鉛・錫半田(
67%Pb−33%Sn)の熱膨張係数は25.0X1
0−’/にと異なっている。
そのために、フリップチップタイプ接合を行うに当たっ
ては常温とチップの発熱により起こる最高チップ温度と
の繰り返しによる半田付は部の疲労破壊が問題となる。
ては常温とチップの発熱により起こる最高チップ温度と
の繰り返しによる半田付は部の疲労破壊が問題となる。
次に、半田付けを行う場合には半田による電極金属の喰
われをなくすることが大切である。
われをなくすることが大切である。
すなわち、一般に半田付けにはPb−5n系の半田が用
いられているが、電極との半田付は作業中に電極金属の
溶融半田への拡散が生じ、電極の消失が起りやすい。
いられているが、電極との半田付は作業中に電極金属の
溶融半田への拡散が生じ、電極の消失が起りやすい。
また、半田付けに当たっては半田の濡れ性の良いことが
必要である。
必要である。
今まで、フリップチンブタイブの接合構造として金(A
u)/銅(Cu)/クローム(Cr)系の接合構造が提
案されている。
u)/銅(Cu)/クローム(Cr)系の接合構造が提
案されている。
(例えば、IBM J、Res、Develop、Vo
l、13.1969)こ\で、Au層は表面酸化を防止
すると共に半田の濡れ性を良くするためのものであり、
Cu層は半田との優れた接着性を利用するものであり、
またCr層は基板と強固な接着を保つと共に半田溶融時
に進行する基板金属との合金化反応を阻止し、接着力の
低下を防ぐために使用されている。
l、13.1969)こ\で、Au層は表面酸化を防止
すると共に半田の濡れ性を良くするためのものであり、
Cu層は半田との優れた接着性を利用するものであり、
またCr層は基板と強固な接着を保つと共に半田溶融時
に進行する基板金属との合金化反応を阻止し、接着力の
低下を防ぐために使用されている。
一方、このAu/Cu/Cr系はPb/Sn系半田に対
する反応速度が大き過ぎるため、下地の電極部との接合
強度が低下するとして金(Au)/ニッケル(Ni)/
クローム(Cr)或いはチタン(Ti)系の接合構造が
提案されている。
する反応速度が大き過ぎるため、下地の電極部との接合
強度が低下するとして金(Au)/ニッケル(Ni)/
クローム(Cr)或いはチタン(Ti)系の接合構造が
提案されている。
(特開昭61−141155.昭和61年6月28日公
開)ニーで、Cu層に代わってNi層が用いられる理由
として、Cuは半田を構成するSnと容易に金属間化合
物を形成するため、合金化反応が進むに従って機械的強
度が低下するが、Niは機械的強度が低下するほどには
金属間化合物の成長は認められないとしている。
開)ニーで、Cu層に代わってNi層が用いられる理由
として、Cuは半田を構成するSnと容易に金属間化合
物を形成するため、合金化反応が進むに従って機械的強
度が低下するが、Niは機械的強度が低下するほどには
金属間化合物の成長は認められないとしている。
また、Ti層はCr層と同様に基板との接着強度が優れ
ていることから使用されている。
ていることから使用されている。
このように、各種の接合構造が提供されているが、接合
力が優れ、且つ長期に亙って信頼性を補償できるような
接合構造は未だ実用化されていない。
力が優れ、且つ長期に亙って信頼性を補償できるような
接合構造は未だ実用化されていない。
集積回路が形成されているStチップを回路基板にフリ
ップチップ接合するには半田付は性が優れていること\
共に使用中に加わる温度サイクルに対して疲労破壊が生
じないことである。
ップチップ接合するには半田付は性が優れていること\
共に使用中に加わる温度サイクルに対して疲労破壊が生
じないことである。
そのため、これに適した半田材料と接合構造を決定し、
実用化することが課題である。
実用化することが課題である。
上記の課題はIn半田を使用して半導体チップを回路基
板ヘフリップチップ接合を行う際に、半導体チップおよ
び回路基板の接合位置のそれぞれに、密着層としてCr
またはTi層、バリア層としてPt層。
板ヘフリップチップ接合を行う際に、半導体チップおよ
び回路基板の接合位置のそれぞれに、密着層としてCr
またはTi層、バリア層としてPt層。
半田付は層としてAu層と順次に層形成したメタライズ
層を備えてIn半田の接合構造を構成することにより解
決することができる。
層を備えてIn半田の接合構造を構成することにより解
決することができる。
本発明は半導体チップをフリップチップ接合する半田と
してインジウム(In)を用いると共に、Inに適した
接合構造をとるものである。
してインジウム(In)を用いると共に、Inに適した
接合構造をとるものである。
Inは軟らかい金属であり、融点が156.6°Cと低
いのに拘らず、沸点は2080“Cと高く安定な金属で
ある。
いのに拘らず、沸点は2080“Cと高く安定な金属で
ある。
発明者等はInの軟らかな材質に着目し、かねてよりフ
リップチップ接合を行う半田バンブの材料としてInを
使用することを提案している。
リップチップ接合を行う半田バンブの材料としてInを
使用することを提案している。
本発明はこれに適した接合構造に関するものである。
さて、半導体基板あるいは回路基板上に設けられ、半田
によって強固を接合を形成する接合層の必要条件は、 ■ 半田の濡れ性が良いこと、 ■ 半田との接合性は良いが、相互拡散と合金化反応が
起こりにくいこと、 ■ 半導体チップ或いは回路基板と充分な接着強度をも
っていること。
によって強固を接合を形成する接合層の必要条件は、 ■ 半田の濡れ性が良いこと、 ■ 半田との接合性は良いが、相互拡散と合金化反応が
起こりにくいこと、 ■ 半導体チップ或いは回路基板と充分な接着強度をも
っていること。
などが必要で、これらの条件を満たすためには単一層で
接合層を構成するのは不可能であって、複数層で形成す
る必要がある。
接合層を構成するのは不可能であって、複数層で形成す
る必要がある。
発明者等は■の良好な濡れ性が必要な最上層には半田付
は層として従来のようにAu層を用い、■のIn半田と
の接合性が良いが、Inと金属間化合物を作って機械的
強度の低下を生じることのないバリア層として白金(P
t>層を用゛い、■の半導体チップ或いは回路基板と
充分な接着強度をもつ密着層として従来のようにCrま
たはTiを用いるものである。
は層として従来のようにAu層を用い、■のIn半田と
の接合性が良いが、Inと金属間化合物を作って機械的
強度の低下を生じることのないバリア層として白金(P
t>層を用゛い、■の半導体チップ或いは回路基板と
充分な接着強度をもつ密着層として従来のようにCrま
たはTiを用いるものである。
すなわち、本発明は第1図に示すように半導体チップ1
或いは回路基板3の接合位置の上に密着層としてCrあ
るいは11層5を設け、この上に半田の拡散を防ぐバリ
ア層としてPtl 6を、そして最上層には半田付は層
としてAU層7を設けることによりメタライズ層8を形
成するものである。
或いは回路基板3の接合位置の上に密着層としてCrあ
るいは11層5を設け、この上に半田の拡散を防ぐバリ
ア層としてPtl 6を、そして最上層には半田付は層
としてAU層7を設けることによりメタライズ層8を形
成するものである。
また、第2図は第1図に示すメタライズ層8の上にIn
半田9を溶着して半田バンブ10を形成した場合で半導
体チップ上に形成されてフリップチップタイプの半導体
素子を構成する。
半田9を溶着して半田バンブ10を形成した場合で半導
体チップ上に形成されてフリップチップタイプの半導体
素子を構成する。
こ−で、バリア層として従来使用されているNi層に代
えてptNを使用する理由はIn半田に対して喰われが
ないからである。
えてptNを使用する理由はIn半田に対して喰われが
ないからである。
(実施例〕
実施例1 : (Ptバリア層の効果)面積が20層
10mで厚さが1mmのガラス基板上にマスクを用いる
電子ビーム蒸着法により3mm角の大きさでCr層、p
t層、Au層と順次に層形成してメタライズ層を作った
。
10mで厚さが1mmのガラス基板上にマスクを用いる
電子ビーム蒸着法により3mm角の大きさでCr層、p
t層、Au層と順次に層形成してメタライズ層を作った
。
この各層の厚さは何れも1000人である。
なお、比較のために同一寸法のガラス基板上に同じ条件
でAu/Ni/Cr構成のメタライズ層を作った。
でAu/Ni/Cr構成のメタライズ層を作った。
この二種類のメタライズ層の表面にロジン系のフラック
スを塗布した後、3鴫角で厚さが2mのIn片を置き、
220°Cに加熱しであるホットプレート上に置いて1
2分に亙って加熱した。
スを塗布した後、3鴫角で厚さが2mのIn片を置き、
220°Cに加熱しであるホットプレート上に置いて1
2分に亙って加熱した。
フラックスを溶剤洗浄して除去した後、ガラス基板の裏
面から観察するとバリア層としてNi層を用いたものは
四隅から喰われてNi層が円形となっているのに対し、
pt層はそのま\の形状で初期状態と変わっておらず、
pt層がバリア層として作用していることを確認できた
。 なお、Au/Pt/Ti構成の場合も結果は全く同
様であった。
面から観察するとバリア層としてNi層を用いたものは
四隅から喰われてNi層が円形となっているのに対し、
pt層はそのま\の形状で初期状態と変わっておらず、
pt層がバリア層として作用していることを確認できた
。 なお、Au/Pt/Ti構成の場合も結果は全く同
様であった。
実施例2: (接合力の測定)
Siチップ面とアルミナ基板面の上に実施例1と同様に
電子ビーム蒸着法により3閤角の大きさでCrji、P
t層、Au層と順次に層形成し、Au/Pt/Cr構成
のメタライズ層を形成した。
電子ビーム蒸着法により3閤角の大きさでCrji、P
t層、Au層と順次に層形成し、Au/Pt/Cr構成
のメタライズ層を形成した。
この各層の厚さは1000人である。
次に、実施例1と同様にロジン系のフラックスを塗布し
た後、3mm角で厚さが2MのIn片を置き、220°
Cに加熱しであるホットプレート上に置いて加熱し、第
2図に示すような半田バンブを形成した。
た後、3mm角で厚さが2MのIn片を置き、220°
Cに加熱しであるホットプレート上に置いて加熱し、第
2図に示すような半田バンブを形成した。
次に、半田バンブの表面にフラックスを塗布して後、ア
ルミナ基板上の半田バンブとSiチップ面の半田バンブ
を接合した状態で220 ”Cに加熱しである一ホット
プレート上に置き、In半田を溶融さ廿て第3図に示す
ような接合体を形成した。
ルミナ基板上の半田バンブとSiチップ面の半田バンブ
を接合した状態で220 ”Cに加熱しである一ホット
プレート上に置き、In半田を溶融さ廿て第3図に示す
ような接合体を形成した。
そして万能試験機(インストロン社製)を用いてSiチ
ップ12とアルミナ基板11の両側から引張り接合強さ
を測定した。
ップ12とアルミナ基板11の両側から引張り接合強さ
を測定した。
その結果、接合強さは0.4〜0.5にg/mm”であ
り、Inバルクの値(0,4Kg/nun” )と変わ
らなかった。
り、Inバルクの値(0,4Kg/nun” )と変わ
らなかった。
なお、Au/Pt/Ti構成の場合も結果は同様であっ
た。
た。
実施例3: (経時変化)
Au/Pt/Cr構成の半田バンプを接合した実施例2
の試料を温度サイクル槽に入れ常温(20″C)と高温
(100″C)の温度サイクル試験を10000回に亙
って行った。
の試料を温度サイクル槽に入れ常温(20″C)と高温
(100″C)の温度サイクル試験を10000回に亙
って行った。
なお、保持時間はそれぞれ15分である。
温度サイクル終了後に接着強さを測定したが、約0.4
にg7m”であり、Siチップとアルミナ基板との熱膨
張係数が異なっているに拘らず、In半田により応力が
吸収されており、疲労による劣化が認められなかった。
にg7m”であり、Siチップとアルミナ基板との熱膨
張係数が異なっているに拘らず、In半田により応力が
吸収されており、疲労による劣化が認められなかった。
〔発明の効果]
本発明の実施により接合力が強く、且つ経時変化の少な
いフリップチップ接合の実用化が可能となる。
いフリップチップ接合の実用化が可能となる。
第1図は本発明に係る接合構造の断面図、第2図は半田
バンプの断面構造図、 第3図は実施例の接合状態を示す断面図、第4図はフリ
ップチップ接合を示す断面図、である。 図において、 1は半導体チップ、 2.10は半田バンプ、3
は回路基板、 4はパッド、5はCrまたは
Ti層、 6はpt層、7はAu層、
8はメタライズ層、9はIn1 である。
バンプの断面構造図、 第3図は実施例の接合状態を示す断面図、第4図はフリ
ップチップ接合を示す断面図、である。 図において、 1は半導体チップ、 2.10は半田バンプ、3
は回路基板、 4はパッド、5はCrまたは
Ti層、 6はpt層、7はAu層、
8はメタライズ層、9はIn1 である。
Claims (1)
- インジウム半田を使用して半導体チップを回路基板ヘフ
リップチップ接合を行う際に、半導体チップおよび回路
基板の接合位置のそれぞれに、密着層としてクロームま
たはチタン層、バリア層として白金層、半田付け層とし
て金層と順次に層形成したメタライズ層を備えることを
特徴とするインジウム半田の接合構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9932889A JP2697116B2 (ja) | 1989-04-19 | 1989-04-19 | インジウム半田の接合構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9932889A JP2697116B2 (ja) | 1989-04-19 | 1989-04-19 | インジウム半田の接合構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02278743A true JPH02278743A (ja) | 1990-11-15 |
JP2697116B2 JP2697116B2 (ja) | 1998-01-14 |
Family
ID=14244570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9932889A Expired - Fee Related JP2697116B2 (ja) | 1989-04-19 | 1989-04-19 | インジウム半田の接合構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2697116B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0714126A1 (en) * | 1994-11-23 | 1996-05-29 | AT&T Corp. | Compliant layer metallization |
EP1571704A1 (en) * | 2004-03-04 | 2005-09-07 | Interuniversitair Microelektronica Centrum Vzw | Method for depositing a solder material on a substrate in the form of a predetermined pattern |
EP1575084A2 (en) * | 2004-03-01 | 2005-09-14 | Interuniversitair Microelektronica Centrum ( Imec) | Method for depositing a solder material on a substrate |
WO2006092200A1 (de) * | 2005-03-01 | 2006-09-08 | Epcos Ag | Lötfähiger kontakt und ein verfahren zur herstellung |
GB2427071B (en) * | 2005-06-07 | 2011-03-09 | Denso Corp | Semiconductor device having SiC substrate and method for manufacturing the same |
CN118099927A (zh) * | 2024-04-17 | 2024-05-28 | 化合积电(泉州)半导体科技有限公司 | 一种金刚石芯片及其制备方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4998073B2 (ja) | 2007-05-07 | 2012-08-15 | ソニー株式会社 | 半導体チップおよびその製造方法 |
-
1989
- 1989-04-19 JP JP9932889A patent/JP2697116B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0714126A1 (en) * | 1994-11-23 | 1996-05-29 | AT&T Corp. | Compliant layer metallization |
EP1575084A2 (en) * | 2004-03-01 | 2005-09-14 | Interuniversitair Microelektronica Centrum ( Imec) | Method for depositing a solder material on a substrate |
EP1575084A3 (en) * | 2004-03-01 | 2005-09-21 | Interuniversitair Microelektronica Centrum ( Imec) | Method for depositing a solder material on a substrate |
US8227331B2 (en) | 2004-03-01 | 2012-07-24 | Imec | Method for depositing a solder material on a substrate |
EP1571704A1 (en) * | 2004-03-04 | 2005-09-07 | Interuniversitair Microelektronica Centrum Vzw | Method for depositing a solder material on a substrate in the form of a predetermined pattern |
WO2006092200A1 (de) * | 2005-03-01 | 2006-09-08 | Epcos Ag | Lötfähiger kontakt und ein verfahren zur herstellung |
US8456022B2 (en) | 2005-03-01 | 2013-06-04 | Epcos Ag | Weldable contact and method for the production thereof |
GB2427071B (en) * | 2005-06-07 | 2011-03-09 | Denso Corp | Semiconductor device having SiC substrate and method for manufacturing the same |
CN118099927A (zh) * | 2024-04-17 | 2024-05-28 | 化合积电(泉州)半导体科技有限公司 | 一种金刚石芯片及其制备方法 |
CN118099927B (zh) * | 2024-04-17 | 2024-07-30 | 化合积电(厦门)半导体科技有限公司 | 一种金刚石芯片及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2697116B2 (ja) | 1998-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR0161365B1 (ko) | 전자 부품 및 전자 부품 접속 구조체 | |
JP3489811B2 (ja) | 半導体デバイスの製造方法 | |
JPH07302797A (ja) | 半導体素子ならびにその製造および使用方法 | |
KR100304993B1 (ko) | 범프형집적회로패키지용막회로금속시스템 | |
KR20120102803A (ko) | 납프리 땜납 접속 구조체 및 땜납 볼 | |
JPS592595B2 (ja) | ろう合金 | |
JPH02304958A (ja) | 電子回路装置 | |
JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
JP2697116B2 (ja) | インジウム半田の接合構造 | |
JP2000150574A (ja) | 半導体装置及び半田による接合方法 | |
JP3198555B2 (ja) | 半導体装置の実装方法 | |
JPS6153851B2 (ja) | ||
JPH0146228B2 (ja) | ||
JPH0888297A (ja) | 電子部品および電子部品接続構造体 | |
JP2813409B2 (ja) | 半導体チップの接続方法 | |
JP3520410B2 (ja) | 電子部品の実装方法 | |
JP2884872B2 (ja) | 半導体装置の実装構造 | |
JPS63168028A (ja) | 微細接続構造 | |
JP3193100B2 (ja) | 半導体装置 | |
JP4369643B2 (ja) | はんだ接合層 | |
JP3594442B2 (ja) | 半導体装置 | |
WO2024090143A1 (ja) | 装置、電気装置および基板 | |
JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
JPH05136216A (ja) | 半導体取付装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |