TW202306081A

TW202306081A - 半導體結構及其製作方法

Info

Publication number: TW202306081A
Application number: TW110126592A
Authority: TW
Inventors: 鍾光翔
Original assignee: 南茂科技股份有限公司
Priority date: 2021-07-20
Filing date: 2021-07-20
Publication date: 2023-02-01
Also published as: CN115642139A; TWI773443B

Abstract

一種半導體結構，包括一基板、一第一保護層、一第一導電層、一第二保護層以及一第二導電層。第一保護層配置於基板的一絕緣層上，且暴露出部分接墊的連接部。第一導電層電性連接第一保護層所暴露出的連接部。第二保護層配置於第一導電層上，且具有暴露出部分第一導電層的至少一第一開口以及至少一第二開口。第二導電層配置於第一導電層上，且與第一導電層電性連接。第二導電層的一部分配置於第一開口內。第二導電層的另一部分配置於第二開口內。第二保護層未覆蓋第二導電層。

Description

半導體結構及其製作方法

本發明是有關於一種半導體結構及其製作方法，且特別是有關於一種具有較佳結構可靠度的半導體結構及其製作方法。

目前，如圖1所示，重配置線路層（Redistribution Layer）的製作步驟在晶圓10上依序為第一保護層20、第一導電層30、第二導電層40以及第二保護層50，其中第一導電層30與第二導電層40一般常見的材質主要採用銅鎳金導線的組合。若採用銅鎳金導線，則在經過銅鈦蝕刻後會於鎳金下方的銅材質形成底切（undercut），容易導致電性可靠度不足的問題。此外，因為先形成第二導電層40後，再於第二導電層40上形成第二保護層50，將使得後續定義出焊墊E受到第二保護層50的開口大小及側壁影響，導致焊墊E平坦面積偏小或受限，不利於後續的打線接合程序，進而影響整體的結構可靠度。

本發明提供一種半導體結構及其製作方法，可具有較佳的結構可靠度。

本發明的半導體結構，其包括一基板、一第一保護層、一第一導電層、一第二保護層以及一第二導電層。基板包括一矽基底、至少一接墊以及一絕緣層。接墊配置於矽基底上，絕緣層覆蓋矽基底與接墊，且絕緣層暴露出接墊的一連接部。第一保護層配置於基板的絕緣層上，且暴露出部分接墊的連接部。第一導電層配置於第一保護層上，且電性連接第一保護層所暴露出的連接部。第二保護層配置於第一導電層上，且具有暴露出部分第一導電層的至少一第一開口以及至少一第二開口。第一開口對應接墊設置。第二導電層配置於第一導電層上且與第一導電層電性連接。第二導電層的一部分配置於第一開口內，而第二導電層的另一部分配置於第二開口內，且第二保護層未覆蓋第二導電層。

在本發明的一實施例中，上述的半導體結構還包括一凸塊下金屬層，配置於第一導電層與第一保護層之間。凸塊下金屬層直接接觸第一保護層所暴露出的連接部。

在本發明的一實施例中，上述的凸塊下金屬層的材質為鈦銅。

在本發明的一實施例中，上述的半導體結構還包括一凸塊下金屬層，配置於第二保護層的第一開口內以及第二開口內，且位於第二導電層與第一導電層之間。位於開口內的凸塊下金屬層延伸覆蓋至部分第二保護層上且位於第二導電層與第二保護層之間。

在本發明的一實施例中，上述的第一導電層包括一銅層，而第二導電層包括一鎳層與位於鎳層上的一金層。

在本發明的一實施例中，上述的第一導電層的材質為銅。

在本發明的一實施例中，上述的第一導電層的厚度介於3微米至5微米。

在本發明的一實施例中，上述的第二導電層的部分從第一開口延伸覆蓋至部分第二保護層上。

在本發明的一實施例中，上述的在第二保護層的第一開口內及延伸至部分第二保護層上的第二導電層與其下的第一導電層定義出至少一測試接墊。

在本發明的一實施例中，上述的部分第二保護層位於測試接墊與第一導電層之間。

在本發明的一實施例中，上述的在第二保護層的第二開口內的第二導電層與其下的第一導電層定義出至少一焊墊。

在本發明的一實施例中，上述的半導體結構中，還包括多條焊線連接於焊墊上。

在本發明的一實施例中，上述的半導體結構中，還包括保護膠材包覆於焊線中至少一焊線與焊墊連接處。

在本發明的一實施例中，上述的第二保護層於基板上的正投影小於第一保護層於基板上的正投影。

本發明的半導體結構的製作方法，其包括以下步驟。提供一基板。基板包括一矽基底、至少一接墊以及一絕緣層。接墊配置於矽基底上，絕緣層覆蓋矽基底與接墊，且絕緣層暴露出接墊的一連接部。形成一第一保護層於基板的絕緣層上。第一保護層暴露出部分接墊的連接部。形成一第一導電層於第一保護層上。第一導電層電性連接第一保護層所暴露出的連接部。形成一第二保護層於第一導電層上。第二保護層具有暴露出部分第一導電層的至少一第一開口以及至少一第二開口。第一開口對應接墊設置。形成一第二導電層於第二保護層的第一開口內以及第二開口內。第二導電層與第一導電層電性連接。第二導電層的一部分配置於第一開口內，而第二導電層的另一部分配置於第二開口內，且第二保護層未覆蓋第二導電層。

在本發明的一實施例中，上述的半導體結構的製作方法還包括於形成第一導電層之前，形成一凸塊下金屬層於第一保護層上。凸塊下金屬層直接接觸第一保護層所暴露出的連接部。藉由凸塊下金屬層以電鍍方式形成第一導電層。

在本發明的一實施例中，上述的半導體結構的製作方法還包括於形成第二保護層之後，且於形成第二導電層之前，形成一凸塊下金屬層於第二保護層上以及第一開口內與第二開口內。形成一圖案化光阻層於凸塊下金屬層上。圖案化光阻層具有至少一第一圖案開口以及至少一第二圖案開口。第一圖案開口對應第一開口設置，第二圖案開口對應第二開口設置。第一圖案開口以及第二圖案開口暴露出部分凸塊下金屬層。藉由第一圖案開口以及第二圖案開口所暴露出的凸塊下金屬層以電鍍方式形成第二導電層。移除圖案化光阻層及其下方的部分凸塊下金屬層，而暴露出第二保護層。

在本發明的一實施例中，上述第二導電層的部分從第一開口延伸覆蓋至部分第二保護層上，且在第二保護層的第一開口內及延伸至部分第二保護層上的第二導電層與其下的第一導電層定義出至少一測試接墊。

在本發明的一實施例中，上述在第二保護層的第二開口內的第二導電層與其下的第一導電層定義出至少一焊墊。

在本發明的一實施例中，上述的第一導電層的材質為銅。

基於上述，在本發明的半導體結構的製作方法中，是依序製作第一保護層、第一導電層、第二保護層以及第二導電層，其中第二導電層的一部分從第一開口延伸覆蓋至部分第二保護層上，而第二導電層的另一部分配置於第二開口內，且第二保護層未覆蓋第二導電層。因此，定義出的焊墊不會受到第二保護層的影響，可使焊墊具有較大的平坦面積，利於後續的接合程序，進而可提升整體的結構可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖2A至圖2H是依照本發明的一實施例的一種半導體結構的製作方法的剖面示意圖。關於本實施例的半導體結構的製作方法，首先，請參考圖2A，提供一基板110。詳細來說，基板110包括一矽基底112、至少一接墊（示意地繪示一個接墊114）以及一絕緣層116。接墊114配置於矽基底112上，而絕緣層116覆蓋矽基底112與接墊114，且絕緣層116暴露出部分接墊114形成一連接部115。此處，接墊114的材質例如是鋁，但不以此為限。

接著，請參考圖2B，形成一第一保護層120於基板110的絕緣層116上，其中第一保護層120暴露出部分接墊114的連接部115。較佳地，第一保護層120的厚度T1例如是5微米，但不以此為限。

接著，請參考圖2C，形成一凸塊下金屬層S1於第一保護層120上，其中凸塊下金屬層S1直接接觸第一保護層120所暴露出的連接部115。此處，凸塊下金屬層S1的材質例如是鈦銅，但不以此為限。

緊接著，請再參考圖2C，藉由凸塊下金屬層S1，以電鍍方式形成一第一導電層130於第一保護層120上，其中第一導電層130電性連接第一保護層120所暴露出的連接部115。如圖2C所示，第一導電層130於基板110上的正投影小於第一保護層120於基板110上的正投影，視實際設計所需而佈線。此處，第一導電層130例如是一銅層，而此銅層較佳的材質為純銅，因其具有較低的電阻係數（如1.7x10 ^-8）可得到較低的電阻值，且成本相較於鎳金材料便宜。較佳地，第一導電層130的厚度D例如是介於3微米至5微米。

接著，請參考圖2D，形成一第二保護層140於第一導電層130上。詳細來說，第二保護層140具有暴露出部分第一導電層130的至少一第一開口（示意地繪示一個第一開口142）以及至少一第二開口（示意地繪示一個第二開口144）。此處，第一開口142對應接墊114設置，且第一開口142的口徑大於第二開口144的口徑，但不以此為限。於其它實例中，亦可第一開口142之口徑小於第二開口144之口徑。如圖2D所示，第二保護層140於基板110上的正投影小於第一保護層120於基板110上的正投影。較佳地，第二保護層140的厚度T2例如是3微米，但不以此為限。

接著，請參考圖2E，形成一凸塊下金屬層S2於第二保護層140上以及第一開口142內與第二開口144內所暴露出之部分第一導電層130上，其中凸塊下金屬層S2延伸至第一保護層120上。此處，凸塊下金屬層S2的材質例如是鈦銅，但不以此為限。

緊接著，請參考圖2F，形成一圖案化光阻層P於凸塊下金屬層S2上。詳細來說，圖案化光阻層P具有至少一第一圖案開口（示意地繪示一個第一圖案開口P1）以及至少一第二圖案開口（示意地繪示一個第二圖案開口P2）。第一圖案開口P1對應第二保護層140的第一開口142設置，而第二圖案開口P2對應第二保護層140的第二開口144設置。第一圖案開口P1以及第二圖案開口P2暴露出部分凸塊下金屬層S2，且第一圖案開口P1的口徑大於第二圖案開口P2的口徑，但不以此為限。

之後，請參考圖2G，藉由第一圖案開口P1以及第二圖案開口P2所暴露出的凸塊下金屬層S2，以電鍍方式形成一第二導電層150於第二保護層140的第一開口142內以及第二開口144內。第二導電層150與第一導電層130電性連接，且第二導電層150包括一鎳層152與位於鎳層152上的一金層154。較佳地，鎳層152的厚度T3例如是2微米，而金層154的厚度T4例如是0.5微米，但不以此為限。較佳的是，第二導電層150的一部分從第二保護層140的第一開口142延伸覆蓋至部分第二保護層140上，而第二導電層150的另一部分配置於第二保護層140的第二開口144內，且第二保護層140未覆蓋第二導電層150。於其它實施例中，該第二導電層150也可以與第二保護層140切齊而未延伸覆蓋於第二保護層140上(未圖示)，取決於第一圖案開口P1大小，並不以此為限。

最後，請同時參考圖2G以及圖2H，移除圖案化光阻層P及其下方的部分凸塊下金屬層S2，而暴露出第二保護層140及部分第一保護層120。此時，在第二保護層140的第一開口142內及延伸至部分第二保護層140上的第二導電層150與其下的第一導電層130定義出至少一測試接墊（示意地繪示一個測試接墊TP）。在第二保護層140的第二開口144內的第二導電層150與其下的第一導電層130定義出至少一焊墊（示意地繪示一個焊墊SP）。至此，已完成半導體結構100的製作。

在結構上，請再參考圖2H，在本實施例中，半導體結構100包括基板110、第一保護層120、第一導電層130、第二保護層140以及第二導電層150。基板110包括矽基底112、接墊114以及絕緣層116。接墊114配置於矽基底112上，絕緣層116覆蓋矽基底112與接墊114，且絕緣層116暴露出接墊114的連接部115。第一保護層120配置於基板110的絕緣層116上，且暴露出部分接墊114的連接部115。第一導電層130配置於第一保護層120上，且電性連接第一保護層120所暴露出的連接部115。第二保護層140配置於第一導電層130上，且具有暴露出部分第一導電層130的第一開口142以及第二開口144。第一開口142對應接墊114設置。第二導電層150配置於第一導電層130上，且與第一導電層130電性連接。第二導電層150的一部分從第一開口142延伸覆蓋至部分第二保護層140上，而第二導電層150的另一部分配置於第二開口144內。

特別是，本實施例的第二保護層140未覆蓋第二導電層150。在第二保護層140的第一開口144內及延伸至部分第二保護層140上的第二導電層150與其下的第一導電層130定義出測試接墊TP，其中部分第二保護層140位於測試接墊TP與第一導電層130之間。在第二保護層140的第二開口144內的第二導電層150與其下的第一導電層130定義出焊墊SP，其中焊墊SP於基板110上的正投影不重疊於第二保護層140於基板110上的正投影。由於第二保護層140未覆蓋第二導電層150，意即焊墊SP不會受到第二保護層140的影響，因此焊墊SP可具有較大的平坦面積，利於後續的接合程序，進而可提升整體半導體結構100的結構可靠度。此外，第二開口144的開口大小可依實際需求而增減，因而可使該焊墊SP隨第二開口144的開口大小增加或縮小。

再者，本實施例的半導體結構100還包括凸塊下金屬層S1，配置於第一導電層130與第一保護層120之間。凸塊下金屬層S1直接接觸第一保護層120所暴露出的連接部115。此外，本實施例的半導體結構100還包括凸塊下金屬層S2，配置於第二保護層140的第一開口142內以及第二開口144內，且位於第二導電層150與第一導電層130之間。位於第一開口142內的凸塊下金屬層S2延伸覆蓋至部分第二保護層140上且位於第二導電層150與第二保護層140之間。

由於本實施例是依序製作第一保護層120、第一導電層130、第二保護層140以及第二導電層150，其中第二導電層150的一部分從第一開口142延伸覆蓋至部分第二保護層140上，而第二導電層150的另一部分配置於第二開口144內，且第二保護層140未覆蓋第二導電層150。因此，定義出的焊墊SP不會受到第二保護層140的影響，可使焊墊SP具有較大的平坦面積，利於後續的接合程序，進而可提升整體半導體結構100的結構可靠度。再者，由於本實施例的第一導電層130採用純銅的材質，因此可具有較低的電阻值及製作成本。此外，此純銅材料的第一導電層130，亦可避免底切（Undercut）的形成，可有效地改善及避免現有技術中第二保護層覆蓋不佳的問題。另外，本實施例的第二保護層140的厚度T2只有3微米，可減緩第一開口142與第二開口144的傾斜度（slop）、可減少第二導電層140在第一開口142與第二開口144內的製程風險、可降低第二導電層150的高度以及可避免焊墊SP的平坦區域變小的問題。

在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖3是依照本發明的一實施例的一種半導體結構的剖面示意圖。請同時參考圖2H與圖3，本實施例的半導體結構100a與上述的半導體結構100相似，兩者的差異在於：在本實施例中，半導體結構100a還包括多條焊線（示意地繪示一條焊線W），其中焊線W連接於焊墊SP上。也就是說，電子元件（如晶片）可透過打線接合的方式，以此焊線W與焊墊SP電性連接。此處，焊線W的材質包括金、銀合金、銅/鈀/金或銅合金，但不以此為限。此外，可透過封裝膠體（未繪示）來密封整個半導體結構100a、包含焊線W、焊墊SP以及測試接墊TP等，可確保結構的穩固性。

圖4是依照本發明的另一實施例的一種半導體結構的剖面示意圖。請同時參考圖3與圖4，本實施例的半導體結構100b與上述的半導體結構100a相似，兩者的差異在於：在本實施例中，半導體結構100b還包括一保護膠材160，包覆於焊線W與焊墊SP連接處，藉此保護焊點，增加焊點與焊墊SP的結合性，同時，亦可藉由保護膠材160填充於第二開口144，可進一步保護第二保護層140與第一導電層130之交界面，避免異材質間的剝離(peeling)。此外，可透過封裝膠體（未繪示）來密封整個半導體結構100b、包含焊線W、保護膠材160以及測試接墊TP等，可確保焊點的穩固性。另外，值得一提的是，保護膠材160可為絕緣膠材或為添加導電粒子之導電膠材，其選用之材質例如是熱固性樹脂、充填膠(under fill)或兩階段熱固性樹脂等膠材等，但並不以此為限。

綜上所述，在本發明的半導體結構的製作方法中，是依序製作第一保護層、第一導電層、第二保護層以及第二導電層，其中第二導電層的一部分從第一開口延伸覆蓋至部分第二保護層上，而第二導電層的另一部分配置於第二開口內，且第二保護層未覆蓋第二導電層。因此，定義出的焊墊不會受到第二保護層的影響，可使焊墊具有較大的平坦面積，利於後續的接合程序(例如打線接合)，進而可提升整體的結構可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:晶圓 20:第一保護層 30:第一導電層 40:第二導電層 50:第二保護層 100、100a、100b:半導體結構 110:基板 112:矽基底 114:接墊 115:連接部 116:絕緣層 120:第一保護層 130:第一導電層 140:第二保護層 142:第一開口 144:第二開口 150:第二導電層 152:鎳層 154:金層 160:保護膠材 D、T1、T2、T3、T4:厚度 E:焊墊 P:圖案化光阻層 P1:第一圖案開口 P2:第二圖案開口 S1、S2:凸塊下金屬層 SP:焊墊 TP:測試接墊 W:焊線

圖1是習知的一種半導體結構的剖面示意圖。圖2A至圖2H是依照本發明的一實施例的一種半導體結構的製作方法的剖面示意圖。圖3是依照本發明的一實施例的一種半導體結構的剖面示意圖。圖4是依照本發明的另一實施例的一種半導體結構的剖面示意圖。

100:半導體結構

110:基板

112:矽基底

114:接墊

115:連接部

116:絕緣層

120:第一保護層

130:第一導電層

140:第二保護層

142:第一開口

144:第二開口

150:第二導電層

152:鎳層

154:金層

S1、S2:凸塊下金屬層

TP:測試接墊

SP:焊墊

Claims

一種半導體結構，包括：一基板，包括一矽基底、至少一接墊以及一絕緣層，該至少一接墊配置於該矽基底上，該絕緣層覆蓋該矽基底與該至少一接墊，且該絕緣層暴露出該至少一接墊的一連接部；一第一保護層，配置於該基板的該絕緣層上，且暴露出部分該至少一接墊的該連接部；一第一導電層，配置於該第一保護層上，且電性連接該第一保護層所暴露出的該連接部；一第二保護層，配置於該第一導電層上，且具有暴露出部分該第一導電層的至少一第一開口以及至少一第二開口，其中該至少一第一開口對應該至少一接墊設置；以及一第二導電層，配置於該第一導電層上且與該第一導電層電性連接，其中該第二導電層的一部分配置於該至少一第一開口內，而該第二導電層的另一部分配置於該至少一第二開口內，且該第二保護層未覆蓋該第二導電層。
如請求項1所述的半導體結構，更包括：一凸塊下金屬層，配置於該第一導電層與該第一保護層之間，其中該凸塊下金屬層直接接觸該第一保護層所暴露出的該連接部。
如請求項2所述的半導體結構，其中該凸塊下金屬層的材質為鈦銅。
如請求項1所述的半導體結構，更包括：一凸塊下金屬層，配置於該第二保護層的該至少一第一開口內以及該至少一第二開口內，且位於該第二導電層與該第一導電層之間，其中位於該至少一開口內的該凸塊下金屬層延伸覆蓋至部分該第二保護層上且位於該第二導電層與該第二保護層之間。
如請求項4所述的半導體結構，其中該凸塊下金屬層的材質為鈦銅。
如請求項1所述的半導體結構，其中該第一導電層包括一銅層，而該第二導電層包括一鎳層與位於該鎳層上的一金層。
如請求項1所述的半導體結構，其中該第一導電層的材質為純銅。
如請求項7所述的半導體結構，其中該第一導電層的厚度介於3微米至5微米。
如請求項1所述的半導體結構，其中該第二導電層的該部分從該至少一第一開口延伸覆蓋至部分該第二保護層上。
如請求項9所述的半導體結構，其中在該第二保護層的該至少一第一開口內及延伸至部分該第二保護層上的該第二導電層與其下的該第一導電層定義出至少一測試接墊。
如請求項10所述的半導體結構，其中部分該第二保護層位於該至少一測試接墊與該第一導電層之間。
如請求項1所述的半導體結構，其中在該第二保護層的該至少一第二開口內的該第二導電層與其下的該第一導電層定義出至少一焊墊。
如請求項12所述的半導體結構，其中該至少一焊墊於該基板上的正投影不重疊於該第二保護層於該基板上的正投影。
如請求項12所述的半導體結構，更包括：多條焊線，連接於該至少一焊墊上。
如請求項14所述的半導體結構，更包括：一保護膠材，包覆於該多條焊線中至少一焊線與該至少一焊墊連接處。
一種半導體結構的製作方法，包括：提供一基板，該基板包括一矽基底、至少一接墊以及一絕緣層，該至少一接墊配置於該矽基底上，該絕緣層覆蓋該矽基底與該至少一接墊，且該絕緣層暴露出該至少一接墊的一連接部；形成一第一保護層於該基板的該絕緣層上，該第一保護層暴露出部分該至少一接墊的該連接部；形成一第一導電層於該第一保護層上，該第一導電層電性連接該第一保護層所暴露出的該連接部；形成一第二保護層於該第一導電層上，該第二保護層具有暴露出部分該第一導電層的至少一第一開口以及至少一第二開口，其中該至少一第一開口對應該至少一接墊設置；以及形成一第二導電層於該第二保護層的該至少一第一開口內以及該至少一第二開口內，該第二導電層與該第一導電層電性連接，其中該第二導電層的一部分配置於該至少一第一開口內，而該第二導電層的另一部分配置於該至少一第二開口內，且該第二保護層未覆蓋該第二導電層。
如請求項16所述的半導體結構的製作方法，更包括：於形成該第一導電層之前，形成一凸塊下金屬層於該第一保護層上，其中該凸塊下金屬層直接接觸該第一保護層所暴露出的該連接部；以及藉由該凸塊下金屬層以電鍍方式形成該第一導電層。
如請求項17所述的半導體結構的製作方法，更包括：於形成該第二保護層之後，且於形成該第二導電層之前，形成一凸塊下金屬層於該第二保護層上以及該至少一第一開口內與該至少一第二開口內；形成一圖案化光阻層於該凸塊下金屬層上，該圖案化光阻層具有至少一第一圖案開口以及至少一第二圖案開口，該至少一第一圖案開口對應該至少一第一開口設置，該至少一第二圖案開口對應該至少一第二開口設置，該至少一第一圖案開口以及該至少一第二圖案開口暴露出部分該凸塊下金屬層；藉由該至少一第一圖案開口以及該至少一第二圖案開口所暴露出的該凸塊下金屬層以電鍍方式形成該第二導電層；以及移除該圖案化光阻層及其下方的部分該凸塊下金屬層，而暴露出該第二保護層。
如請求項16所述的半導體結構的製作方法，其中該第二導電層的該部分從該至少一第一開口延伸覆蓋至部分該第二保護層上，且在該第二保護層的該至少一第一開口內及延伸至部分該第二保護層上的該第二導電層與其下的該第一導電層定義出至少一測試接墊。
如請求項16所述的半導體結構的製作方法，其中在該第二保護層的該至少一第二開口內的該第二導電層與其下的該第一導電層定義出至少一焊墊。
如請求項16所述的半導體結構的製作方法，其中該第一導電層的材質為銅。