JP3337461B2 - 高温超伝導体回路および他の脆い材料への高周波接続を形成させる方法 - Google Patents
高温超伝導体回路および他の脆い材料への高周波接続を形成させる方法Info
- Publication number
- JP3337461B2 JP3337461B2 JP2000391967A JP2000391967A JP3337461B2 JP 3337461 B2 JP3337461 B2 JP 3337461B2 JP 2000391967 A JP2000391967 A JP 2000391967A JP 2000391967 A JP2000391967 A JP 2000391967A JP 3337461 B2 JP3337461 B2 JP 3337461B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- pattern
- depositing
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 45
- 239000000463 material Substances 0.000 title claims description 28
- 239000002887 superconductor Substances 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims description 67
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 229910052738 indium Inorganic materials 0.000 claims description 27
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 21
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- LNTHITQWFMADLM-UHFFFAOYSA-N gallic acid Chemical compound OC(=O)C1=CC(O)=C(O)C(O)=C1 LNTHITQWFMADLM-UHFFFAOYSA-N 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- -1 lanthanum aluminate Chemical class 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- BTGZYWWSOPEHMM-UHFFFAOYSA-N [O].[Cu].[Y].[Ba] Chemical compound [O].[Cu].[Y].[Ba] BTGZYWWSOPEHMM-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 210000001787 dendrite Anatomy 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49014—Superconductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にはデバイ
スの相互接続技術に関し、そしてより特定すれば、高温
超伝導性（ＨＴＳ）超小型電子チップ（即ち、その上に
ＨＴＳフィルムが堆積されている任意の基板材料）およ
び類似の脆い回路を、直接、ＨＴＳ基板および類似の脆
い材料に直接取付ける方法に関する。
スの相互接続技術に関し、そしてより特定すれば、高温
超伝導性（ＨＴＳ）超小型電子チップ（即ち、その上に
ＨＴＳフィルムが堆積されている任意の基板材料）およ
び類似の脆い回路を、直接、ＨＴＳ基板および類似の脆
い材料に直接取付ける方法に関する。
【０００２】
【従来の技術及び課題】テクノロジーの急速な進歩が、
収率あるいは信頼性を犠牲にすることなしに、増加する
速度に満足に対応できるデバイス相互接続に対する需要
を促進している。特に、高温超伝導（ＨＴＳ）電子工学
が成熟してくるにつれて、これらのＨＴＳ回路への高周
波接続をする必要性が基本的に重要になってきている。
収率あるいは信頼性を犠牲にすることなしに、増加する
速度に満足に対応できるデバイス相互接続に対する需要
を促進している。特に、高温超伝導（ＨＴＳ）電子工学
が成熟してくるにつれて、これらのＨＴＳ回路への高周
波接続をする必要性が基本的に重要になってきている。
【０００３】通常のデバイス相互接続技術に含まれるの
は、ワイヤボンディング、フリップチップ・ソルダー・
リフロー・ボンディング(flip chip solder reflow bon
ding)またはフリップチップ圧接ボンディング(flip chi
p cold weld bonding) である。より大きい入／出力密
度を有する微小電子回路が製造可能になり、それによっ
て単一パッケージ中により多くの機能を組込むことがで
きるようになってから、フリップチップ・ボンディング
が特に普及される傾向がある。他の常用の相互接続法と
異なり、フリップチップ・アタッチメントはマルチ‐Ｇ
Ｈｚ速度で操作可能な相互接続を提供する。
は、ワイヤボンディング、フリップチップ・ソルダー・
リフロー・ボンディング(flip chip solder reflow bon
ding)またはフリップチップ圧接ボンディング(flip chi
p cold weld bonding) である。より大きい入／出力密
度を有する微小電子回路が製造可能になり、それによっ
て単一パッケージ中により多くの機能を組込むことがで
きるようになってから、フリップチップ・ボンディング
が特に普及される傾向がある。他の常用の相互接続法と
異なり、フリップチップ・アタッチメントはマルチ‐Ｇ
Ｈｚ速度で操作可能な相互接続を提供する。
【０００４】しかし、通常のソルダー・リフローおよび
圧接フリップチップ・ボンディング法は、高温超伝導性
フィルムおよび基板の機械的もろさおよび化学的敏感さ
を上手く処理できない。例えば、この技術分野で“圧
接”（“cold weld ”：冷間溶接）アタッチメントとし
て知られているフリップチップ・ボンディングの一つの
方法では、デバイスチップの表面および基板の表面に金
属バンプス［凸起： bumpsまたはbump（バンプ）］が堆
積される。チップのこの金属バンプスは、基板の対応す
る金属バンプスと接触され、そこで圧力が加えられ、圧
力により、それらの金属バンプスは一緒に変形し、流動
して電気機械的接続を生成する。しかし、この圧接フリ
ップチップ接続法は、ＨＴＳおよび類似の脆いチップに
は適していない。特に、ＨＴＳチップは、構造的に脆い
基板材料上に、エピタキシャルに成長している超伝導性
フィルムから構成されている。普通の圧接法を用いる
と、信頼できる電気機械的接続を作るために標準的に必
要な量の圧力は、そのＨＴＳ基板が壊れないで耐えられ
る圧力量より大きいので、ＨＴＳチップと基板は、傷つ
き易い。
圧接フリップチップ・ボンディング法は、高温超伝導性
フィルムおよび基板の機械的もろさおよび化学的敏感さ
を上手く処理できない。例えば、この技術分野で“圧
接”（“cold weld ”：冷間溶接）アタッチメントとし
て知られているフリップチップ・ボンディングの一つの
方法では、デバイスチップの表面および基板の表面に金
属バンプス［凸起： bumpsまたはbump（バンプ）］が堆
積される。チップのこの金属バンプスは、基板の対応す
る金属バンプスと接触され、そこで圧力が加えられ、圧
力により、それらの金属バンプスは一緒に変形し、流動
して電気機械的接続を生成する。しかし、この圧接フリ
ップチップ接続法は、ＨＴＳおよび類似の脆いチップに
は適していない。特に、ＨＴＳチップは、構造的に脆い
基板材料上に、エピタキシャルに成長している超伝導性
フィルムから構成されている。普通の圧接法を用いる
と、信頼できる電気機械的接続を作るために標準的に必
要な量の圧力は、そのＨＴＳ基板が壊れないで耐えられ
る圧力量より大きいので、ＨＴＳチップと基板は、傷つ
き易い。
【０００５】取付け（アタッチメント）工程中に化学薬
品を使用するフリップチップ・ボンディング法では、Ｈ
ＴＳフィルム層の化学的敏感性のために、さらなる問題
がある。例えば、フリップチップ・ボンディングの一つ
の代替法では、チップの表面上に形成されるバンプスの
伝導性パターンは、圧力を加えながら熱と酸化物還元性
化学試薬を使用するリフロー・ソルダリング（ハンダ付
け）により、基板の表面上に形成される対応パターン
に、取付けられ噛み合わされる。この場合、標準的に加
えられる圧力は非常に小さいので、ＨＴＳ基板は簡単に
は破砕しない。しかし、そのソルダー（はんだ）の表面
の酸化物汚染物を還元するために用いられる化学薬品
が、ＨＴＳフィルムを破壊する。
品を使用するフリップチップ・ボンディング法では、Ｈ
ＴＳフィルム層の化学的敏感性のために、さらなる問題
がある。例えば、フリップチップ・ボンディングの一つ
の代替法では、チップの表面上に形成されるバンプスの
伝導性パターンは、圧力を加えながら熱と酸化物還元性
化学試薬を使用するリフロー・ソルダリング（ハンダ付
け）により、基板の表面上に形成される対応パターン
に、取付けられ噛み合わされる。この場合、標準的に加
えられる圧力は非常に小さいので、ＨＴＳ基板は簡単に
は破砕しない。しかし、そのソルダー（はんだ）の表面
の酸化物汚染物を還元するために用いられる化学薬品
が、ＨＴＳフィルムを破壊する。
【０００６】チップを基板に結合させるためにこの技術
分野で知られている複数の技術をベースにして、ＨＴＳ
フィルムの化学的敏感性と、ＨＴＳフィルムを堆積させ
る基板材料の脆さに配慮しながら、高い帯域幅の接続と
強い冶金学的結合を提供するフリップチップ・ボンディ
ング法が切望されている。
分野で知られている複数の技術をベースにして、ＨＴＳ
フィルムの化学的敏感性と、ＨＴＳフィルムを堆積させ
る基板材料の脆さに配慮しながら、高い帯域幅の接続と
強い冶金学的結合を提供するフリップチップ・ボンディ
ング法が切望されている。
【０００７】
【課題を解決するための手段】本発明の一つの態様は、
チップと基板の間に高周波接続を形成させる方法を提供
することである。この方法は、チップの表面と基板の表
面にそれぞれ金属層を生成させるために、そのチップの
表面とその基板の表面に、選択的に金属を堆積させる工
程を含む。その金属層の上のチップ表面上に電気伝導性
バンプスのパターンを選択的に形成させ、各電気伝導性
バンプがスポンジ状で樹枝状構造を形成するようにす
る。基板金属層の上の基板表面上に電気伝導性バンプス
のパターンを選択的に形成させ、各電気伝導性バンプが
スポンジ状で樹枝状の構造を形成するようにし、そして
この基板バンプ・パターンは、そのチップバンプ・パタ
ーンに、相対して適合するようにする。この基板と接し
て整列するようにチップを置いて、そこで、各電気伝導
性チップバンプが、各対応する電気伝導性基板バンプと
噛み合い、そしてそのチップと基板に熱と圧力を選別的
に加えて、各チップバンプを、各対応する基板バンプに
融着させ、電気機械的結合を生成させる。
チップと基板の間に高周波接続を形成させる方法を提供
することである。この方法は、チップの表面と基板の表
面にそれぞれ金属層を生成させるために、そのチップの
表面とその基板の表面に、選択的に金属を堆積させる工
程を含む。その金属層の上のチップ表面上に電気伝導性
バンプスのパターンを選択的に形成させ、各電気伝導性
バンプがスポンジ状で樹枝状構造を形成するようにす
る。基板金属層の上の基板表面上に電気伝導性バンプス
のパターンを選択的に形成させ、各電気伝導性バンプが
スポンジ状で樹枝状の構造を形成するようにし、そして
この基板バンプ・パターンは、そのチップバンプ・パタ
ーンに、相対して適合するようにする。この基板と接し
て整列するようにチップを置いて、そこで、各電気伝導
性チップバンプが、各対応する電気伝導性基板バンプと
噛み合い、そしてそのチップと基板に熱と圧力を選別的
に加えて、各チップバンプを、各対応する基板バンプに
融着させ、電気機械的結合を生成させる。
【０００８】
【発明の実施の形態】さて、次の明細書と添付した図面
を参照して説明するが、図面中：図１ａ‐１ｇは、本発
明の方法に従って、脆い超伝導性チップ上に伝導性バン
プ・パターンを形成させる工程を例示する断面図であ
り；図２ａ‐２ｇは、本発明の方法に従って、基板上に
伝導性バンプ・パターンを形成させる工程を例示する断
面図であり；図３は、本発明の方法に従う、基板への脆
い超伝導性チップの接続を例示する断面図であり；そし
て図４は、本発明の方法に従って、基板にフリップチッ
プ接続された脆い超伝導性チップを例示する断面図であ
る。
を参照して説明するが、図面中：図１ａ‐１ｇは、本発
明の方法に従って、脆い超伝導性チップ上に伝導性バン
プ・パターンを形成させる工程を例示する断面図であ
り；図２ａ‐２ｇは、本発明の方法に従って、基板上に
伝導性バンプ・パターンを形成させる工程を例示する断
面図であり；図３は、本発明の方法に従う、基板への脆
い超伝導性チップの接続を例示する断面図であり；そし
て図４は、本発明の方法に従って、基板にフリップチッ
プ接続された脆い超伝導性チップを例示する断面図であ
る。
【０００９】図４を参照して説明すると、本発明は、改
良インジウム冷間溶接取付け（またはインジウム圧接取
付け）法を含む、フリップチップ搭載法(flip-chip mou
nt method)によって基板１２に接続された高温超伝導性
（ＨＴＳ）デバイス・チップ１０を開示している。この
ＨＴＳチップ１０は、電気機械的接続点１４を経て、基
板１２の回路に接続されている。この電気機械的接続点
１４は、ＨＴＳチップ１０の表面に堆積された電気伝導
性でスポンジ状で樹枝状のインジウム（Ｉｎ）バンプス
のパターンを、基板１２の表面に堆積されている電気伝
導性でスポンジ状で樹枝状のインジウム・バンプスの対
応するパターンに揃えて整列させ、そして選択的に熱と
圧力を加えて、この噛み合ったインジウム・バンプ対を
融合させることにより、形成される。
良インジウム冷間溶接取付け（またはインジウム圧接取
付け）法を含む、フリップチップ搭載法(flip-chip mou
nt method)によって基板１２に接続された高温超伝導性
（ＨＴＳ）デバイス・チップ１０を開示している。この
ＨＴＳチップ１０は、電気機械的接続点１４を経て、基
板１２の回路に接続されている。この電気機械的接続点
１４は、ＨＴＳチップ１０の表面に堆積された電気伝導
性でスポンジ状で樹枝状のインジウム（Ｉｎ）バンプス
のパターンを、基板１２の表面に堆積されている電気伝
導性でスポンジ状で樹枝状のインジウム・バンプスの対
応するパターンに揃えて整列させ、そして選択的に熱と
圧力を加えて、この噛み合ったインジウム・バンプ対を
融合させることにより、形成される。
【００１０】図１、２および３を参照して、脆い高温超
伝導体回路に高周波接続を作り出す方法が説明される。
図１ａに示したように、脆い基板１８上に形成された高
温超伝導体フィルム１６を含む高温超伝導体チップ１０
が例示されている。この基板１８の材料に含まれるの
は、アルミン酸ランタン（ＬａＡｌＯ３ ）、チタン酸
ストロンチウム（ＳｒＴｉＯ３ ）、ガリウム酸ネオジ
ム（ＮｄＧａＯ３ ）、ヒ化ガリウム（ＧａＡｓ）また
は、高温超伝導性フィルムの性質に適合する結晶格子の
性質を有する類似の脆い材料である。この超伝導性フィ
ルム１６は、イットリウム・バリウム・カッパーオキシ
ド（ＹＢＣＯ）または他の類似のＨＴＳフィルム材料で
あってもよい。
伝導体回路に高周波接続を作り出す方法が説明される。
図１ａに示したように、脆い基板１８上に形成された高
温超伝導体フィルム１６を含む高温超伝導体チップ１０
が例示されている。この基板１８の材料に含まれるの
は、アルミン酸ランタン（ＬａＡｌＯ３ ）、チタン酸
ストロンチウム（ＳｒＴｉＯ３ ）、ガリウム酸ネオジ
ム（ＮｄＧａＯ３ ）、ヒ化ガリウム（ＧａＡｓ）また
は、高温超伝導性フィルムの性質に適合する結晶格子の
性質を有する類似の脆い材料である。この超伝導性フィ
ルム１６は、イットリウム・バリウム・カッパーオキシ
ド（ＹＢＣＯ）または他の類似のＨＴＳフィルム材料で
あってもよい。
【００１１】図１ｂを参照して説明すれば、この超伝導
体チップ１０の表面２０は、標準的な光リソグラフィー
を用いて、電気伝導性でスポンジ状で樹枝状のインジウ
ム・バンプスの望ましいパターンに対応するフォトレジ
スト・マスク２２を形成させるために、フォトレジスト
材料で被覆される。このフォトレジスト被覆材料は、ス
ピンコーティング法、浸漬法または他の類似のキャステ
ィング法によって適用されていてもよく、そして任意の
感光性高分子材料から選ばれてもよい。
体チップ１０の表面２０は、標準的な光リソグラフィー
を用いて、電気伝導性でスポンジ状で樹枝状のインジウ
ム・バンプスの望ましいパターンに対応するフォトレジ
スト・マスク２２を形成させるために、フォトレジスト
材料で被覆される。このフォトレジスト被覆材料は、ス
ピンコーティング法、浸漬法または他の類似のキャステ
ィング法によって適用されていてもよく、そして任意の
感光性高分子材料から選ばれてもよい。
【００１２】図１ｃを参照して説明すれば、“アンダー
・バンプ金属化”（“under bump metallization”）と
してこの技術分野で知られている方法では、金属はマス
ク・パターン２２の上に蒸着され、保護金属層２４を形
成し、その上に各インジウム・バンプスが後で堆積され
る。本態様の目的では、推奨される金属層材料は、二重
堆積された銀である。しかし、この金属層材料は、その
デバイスの特定の用途を基にして選ばれ、そして金もし
くはパラジウムを含む多様な金属又は金属化合物から選
ばれる場合もあることに留意することが重要である。金
属化中に堆積される金属層の数もそのデバイスの用途に
よって決まる。
・バンプ金属化”（“under bump metallization”）と
してこの技術分野で知られている方法では、金属はマス
ク・パターン２２の上に蒸着され、保護金属層２４を形
成し、その上に各インジウム・バンプスが後で堆積され
る。本態様の目的では、推奨される金属層材料は、二重
堆積された銀である。しかし、この金属層材料は、その
デバイスの特定の用途を基にして選ばれ、そして金もし
くはパラジウムを含む多様な金属又は金属化合物から選
ばれる場合もあることに留意することが重要である。金
属化中に堆積される金属層の数もそのデバイスの用途に
よって決まる。
【００１３】図１ｄに示されているように、アンダーバ
ンプ金属化に続いて、フォトレジスト２２は、チップ１
０の表面２０からから剥がされ、そのフォトレジスト・
マスクのパターン中に形成される保護金属層２４が露出
する。
ンプ金属化に続いて、フォトレジスト２２は、チップ１
０の表面２０からから剥がされ、そのフォトレジスト・
マスクのパターン中に形成される保護金属層２４が露出
する。
【００１４】次いで、図１ｅを参照して説明すれば、標
準的な光リソグラフィーを用いて、チップ１０の表面２
０の上に第２のフォトレジスト・マスク２６が形成され
る。このフォトレジスト材料は、必要な厚さに適用さ
れ、そして微小回路デバイスの製作における次に続くエ
ッチング工程あるいはリフトオフ(lift off)工程を可能
にするために、この技術分野で知られている材料から選
ばれる。
準的な光リソグラフィーを用いて、チップ１０の表面２
０の上に第２のフォトレジスト・マスク２６が形成され
る。このフォトレジスト材料は、必要な厚さに適用さ
れ、そして微小回路デバイスの製作における次に続くエ
ッチング工程あるいはリフトオフ(lift off)工程を可能
にするために、この技術分野で知られている材料から選
ばれる。
【００１５】図１ｆに示されているように、この第２フ
ォトレジスト・マスク２６を含むチップ１０の表面２０
の上にインジウム２８が選択的に蒸着され、電気伝導性
でスポンジ状で樹枝状のインジウム・バンプスのパター
ンが生成する。このインジウム材料２８の選択的蒸着
は、対応する類似のバンプ様構造物に付着した時に互い
に噛み合う電気機械的接続を形成するところの、スポン
ジ状で樹枝状の性質を有するバンプ様構造３０を生成さ
せるのに十分な温度で、蒸着を行うことを含む。本発明
のこの推奨される態様の目的では、その蒸着速度は、大
体 156℃から500℃の温度で、大体25〜100 オングスト
ローム／秒の範囲で選ばれる。得られる電気伝導性でス
ポンジ状で樹枝状のインジウム・バンプ構造物は、直径
が25ミクロンから150 ミクロンの範囲で、高さが約 1か
ら25ミクロンであるのが望ましい。次いで、図１ｇに示
されているように、この第２フォトレジスト層２６は、
チップ１０の表面２０からリフト・オフされて、電気伝
導性でスポンジ状で樹枝状のインジウム・バンプス３０
のパターンが露出する。
ォトレジスト・マスク２６を含むチップ１０の表面２０
の上にインジウム２８が選択的に蒸着され、電気伝導性
でスポンジ状で樹枝状のインジウム・バンプスのパター
ンが生成する。このインジウム材料２８の選択的蒸着
は、対応する類似のバンプ様構造物に付着した時に互い
に噛み合う電気機械的接続を形成するところの、スポン
ジ状で樹枝状の性質を有するバンプ様構造３０を生成さ
せるのに十分な温度で、蒸着を行うことを含む。本発明
のこの推奨される態様の目的では、その蒸着速度は、大
体 156℃から500℃の温度で、大体25〜100 オングスト
ローム／秒の範囲で選ばれる。得られる電気伝導性でス
ポンジ状で樹枝状のインジウム・バンプ構造物は、直径
が25ミクロンから150 ミクロンの範囲で、高さが約 1か
ら25ミクロンであるのが望ましい。次いで、図１ｇに示
されているように、この第２フォトレジスト層２６は、
チップ１０の表面２０からリフト・オフされて、電気伝
導性でスポンジ状で樹枝状のインジウム・バンプス３０
のパターンが露出する。
【００１６】図２は図１に示した加工法に類似の方法を
例示しており、基板３４の表面３２上に、ＨＴＳチップ
１０の表面２０上に形成された電気伝導性でスポンジ状
で樹枝状のインジウム・バンプス３０のパターンに対応
して適合する、電気伝導性でスポンジ状で樹枝状のイン
ジウム・バンプスのパターンを生成させる。
例示しており、基板３４の表面３２上に、ＨＴＳチップ
１０の表面２０上に形成された電気伝導性でスポンジ状
で樹枝状のインジウム・バンプス３０のパターンに対応
して適合する、電気伝導性でスポンジ状で樹枝状のイン
ジウム・バンプスのパターンを生成させる。
【００１７】図２ａおよび２ｂを参照して説明すると、
金属３６の層が、基板３４の表面３２の上に堆積され
る。この金属層３６の材料は、金、銀又はパラジウムを
含んでもよい。この基板材料に含まれるのは、アルミン
酸ランタン（ＬａＡｌＯ３ ）、チタン酸ストロンチウ
ム（ＳｒＴｉＯ３ ）、ガリウム酸ネオジム（ＮｄＧａ
Ｏ３ ）、もしくは、ＨＴＳフィルムでの集積化に適し
た任意の他の基板材料である。
金属３６の層が、基板３４の表面３２の上に堆積され
る。この金属層３６の材料は、金、銀又はパラジウムを
含んでもよい。この基板材料に含まれるのは、アルミン
酸ランタン（ＬａＡｌＯ３ ）、チタン酸ストロンチウ
ム（ＳｒＴｉＯ３ ）、ガリウム酸ネオジム（ＮｄＧａ
Ｏ３ ）、もしくは、ＨＴＳフィルムでの集積化に適し
た任意の他の基板材料である。
【００１８】図２ｃを参照して説明すれば、金属層３６
は、伝導性バンプスの望ましいパターンに対応するマス
クを形成させるために、フォトレジスト材料３８で被覆
される。このフォトレジスト被覆３８は、前のバンプ作
成工程で説明した方法に類似の方法と材料を使用して適
用された。次いで図２ｄに示されているように、フォト
レジスト３８はパターン化され、そしてその金属層３６
はアンダー・バンプ金属化配線層３９を形成させるため
に、エッチングあるいはリフトオフされる。
は、伝導性バンプスの望ましいパターンに対応するマス
クを形成させるために、フォトレジスト材料３８で被覆
される。このフォトレジスト被覆３８は、前のバンプ作
成工程で説明した方法に類似の方法と材料を使用して適
用された。次いで図２ｄに示されているように、フォト
レジスト３８はパターン化され、そしてその金属層３６
はアンダー・バンプ金属化配線層３９を形成させるため
に、エッチングあるいはリフトオフされる。
【００１９】図２ｅを参照して説明すれば、標準的な光
リソグラフィーを用いて、基板３４の表面３２の上に第
２のフォトレジスト・マスク４０が形成され、そして図
２ｆに示されているように、この第２フォトレジスト・
マスク４０を含む基板３４の表面３２の上にインジウム
金属４２が堆積され、電気伝導性でスポンジ状で樹枝状
のインジウム・バンプス４４のパターンが生成する。次
いで、図２ｇに例示されているように、この第２フォト
レジスト層４０は、基板３４の表面３２からリフトオフ
されて、インジウム・バンプス４４のパターンが露出す
る。
リソグラフィーを用いて、基板３４の表面３２の上に第
２のフォトレジスト・マスク４０が形成され、そして図
２ｆに示されているように、この第２フォトレジスト・
マスク４０を含む基板３４の表面３２の上にインジウム
金属４２が堆積され、電気伝導性でスポンジ状で樹枝状
のインジウム・バンプス４４のパターンが生成する。次
いで、図２ｇに例示されているように、この第２フォト
レジスト層４０は、基板３４の表面３２からリフトオフ
されて、インジウム・バンプス４４のパターンが露出す
る。
【００２０】前に説明した選択的蒸着法を用いて、電気
伝導性のインジウム・バンプ構造物４４が、スポンジ状
で、樹枝状の特性を有する基板３４の表面３２上に形成
される。特徴的に、スポンジ状で樹枝状の構造を創る方
式で、チップバンプス３０と基板バンプス４４の両方を
形成させることにより、後で説明する接続法を用いて、
チップ１０と基板３４の間に強い冶金学的結合が形成さ
れる。
伝導性のインジウム・バンプ構造物４４が、スポンジ状
で、樹枝状の特性を有する基板３４の表面３２上に形成
される。特徴的に、スポンジ状で樹枝状の構造を創る方
式で、チップバンプス３０と基板バンプス４４の両方を
形成させることにより、後で説明する接続法を用いて、
チップ１０と基板３４の間に強い冶金学的結合が形成さ
れる。
【００２１】ＨＴＳチップおよび他の脆い材料の基板へ
のフリップ‐チップ取付け法に特有の要求を処理するた
めに、本発明は、高い温度で行われる改良インジウム圧
接取付け法を説明する。図３に例示されているように、
表面の清浄化、フォトレジスト被覆、ウエハ裁断および
フォトレジスト被膜の除去を含む通常のチップおよび基
板調製操作（示されていない）の後で、電気伝導性でス
ポンジ状で、且つ樹枝状のバンプス３０のパターンを含
むチップ表面２０は、基板表面３２上の電気伝導性でス
ポンジ状で、且つ樹枝状のバンプ・パターン４４と揃え
て整列される。この噛み合ったインジウムバンプス（３
０、４４）のパターンを、大体65℃から125 ℃の温度で
熱を加えると同時に、大体 3300psiから 5300psiの圧力
をかけながら約30秒間接触させると、図４に例示した電
気機械的接続点１４が形成される。
のフリップ‐チップ取付け法に特有の要求を処理するた
めに、本発明は、高い温度で行われる改良インジウム圧
接取付け法を説明する。図３に例示されているように、
表面の清浄化、フォトレジスト被覆、ウエハ裁断および
フォトレジスト被膜の除去を含む通常のチップおよび基
板調製操作（示されていない）の後で、電気伝導性でス
ポンジ状で、且つ樹枝状のバンプス３０のパターンを含
むチップ表面２０は、基板表面３２上の電気伝導性でス
ポンジ状で、且つ樹枝状のバンプ・パターン４４と揃え
て整列される。この噛み合ったインジウムバンプス（３
０、４４）のパターンを、大体65℃から125 ℃の温度で
熱を加えると同時に、大体 3300psiから 5300psiの圧力
をかけながら約30秒間接触させると、図４に例示した電
気機械的接続点１４が形成される。
【００２２】上記の温度範囲は、常用の圧接取付け法で
通常用いられる温度より高くまで上げられていることに
留意することが重要である。基板３４へのチップ１０の
取付け時におけるこの高い温度範囲は、インジウム・バ
ンプ材料の結合を促進すると同時に一方では脆いＨＴＳ
材料および基板に損傷を誘き起こすことがないように選
ばれる。
通常用いられる温度より高くまで上げられていることに
留意することが重要である。基板３４へのチップ１０の
取付け時におけるこの高い温度範囲は、インジウム・バ
ンプ材料の結合を促進すると同時に一方では脆いＨＴＳ
材料および基板に損傷を誘き起こすことがないように選
ばれる。
【００２３】スポンジ状で樹枝状のインジウムバンプ冶
金法を利用することに加えて、この電気伝導性インジウ
ムバンプ材料を軟化させるために高い温度を組合せるこ
とにより、追加の利点として、常用の圧接取付け法で標
準的に必要な圧力の量を低減させることができる。この
圧力の低減は、これらの脆い材料の性質を損なうことな
しに、ＨＴＳおよび他の脆い材料の圧接フリップ‐チッ
プ接続を可能にし、そしてインジウム金属の引張り強さ
の50％を有する結合が生成する。
金法を利用することに加えて、この電気伝導性インジウ
ムバンプ材料を軟化させるために高い温度を組合せるこ
とにより、追加の利点として、常用の圧接取付け法で標
準的に必要な圧力の量を低減させることができる。この
圧力の低減は、これらの脆い材料の性質を損なうことな
しに、ＨＴＳおよび他の脆い材料の圧接フリップ‐チッ
プ接続を可能にし、そしてインジウム金属の引張り強さ
の50％を有する結合が生成する。
【００２４】上に開示したことを参考にして、本発明の
多くの修飾と変更が可能なことは明らかである。かくし
て、添付した特許請求の範囲内で、本発明は、上に特定
して説明したのとは別のやり方で実施し得ることが理解
されるべきである。
多くの修飾と変更が可能なことは明らかである。かくし
て、添付した特許請求の範囲内で、本発明は、上に特定
して説明したのとは別のやり方で実施し得ることが理解
されるべきである。
【図１】 図１ａ‐１ｇは、本発明の方法に従って、脆
い超伝導性チップ上に伝導性バンプ・パターンを形成さ
せる工程を例示する断面図である。
い超伝導性チップ上に伝導性バンプ・パターンを形成さ
せる工程を例示する断面図である。
【図２】 図２ａ‐２ｇは、本発明の方法に従って、基
板上に伝導性バンプ・パターンを形成させる工程を例示
する断面図である。
板上に伝導性バンプ・パターンを形成させる工程を例示
する断面図である。
【図３】 図３は、本発明の方法に従う、基板への脆い
超伝導性チップの接続を例示する断面図である。
超伝導性チップの接続を例示する断面図である。
【図４】 図４は、本発明の方法に従って、基板にフリ
ップチップ接続された脆い超伝導性チップを例示する断
面図である。
ップチップ接続された脆い超伝導性チップを例示する断
面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/92 ６０４Ｓ (72)発明者 ガーション・エイカーリング アメリカ合衆国カリフォルニア州90230, カルヴァー・シティ，ディラー・ストリ ート 5430 (72)発明者 モシェ・サーガント アメリカ合衆国カリフォルニア州90232, カルヴァー・シティ，メントーン・アベ ニュー 4313 (56)参考文献 特開 平２−152246（ＪＰ，Ａ) 特開 平４−137630（ＪＰ，Ａ) 特開 平11−67821（ＪＰ，Ａ) 特開2000−299505（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 39/02 C25D 5/00 C25D 7/00
Claims (12)
- 【請求項１】 チップと基板の間に接続を形成させる方
法であって、 該チップの表面上に第１金属層を選択的に堆積させる工
程；該基板の表面上に第２金属層を選択的に堆積させる
工程；該第１金属層の上の該チップ表面上に、電気伝導
性のバンプスであって、その各々がスポンジ状で樹枝状
の構造を形成しているようなバンプスのパターンを選択
的に形成させる工程；該第２金属層の上の該基板表面上
に、電気伝導性のバンプスであって、その各々がスポン
ジ状で樹枝状の構造を形成しており、そして該基板電気
伝導性バンプパターンが、相対して該チップ電気伝導性
バンプパターンに適合しているようなバンプスのパター
ンを選択的に形成させる工程；該チップを、該基板と接
して整列させ、各該チップ電気伝導性バンプが、各該対
応の基板電気伝導性バンプと噛み合うように、選択的に
置く工程；および、 該チップと該基板に熱と圧力を選択的に加えて、それに
より、該チップ電気伝導性バンプと各該対応の基板電気
伝導性バンプとを融着させて電気機械的結合を形成させ
る工程；を含む、チップと基板の間に接続を形成させる
方法。 - 【請求項２】 該チップ表面に該金属層を選択的に堆積
させる工程が、次の：該チップ表面上に、該チップ表面
の選ばれた領域はフォトレジストで被覆されていない
で、該選ばれた領域は、該チップの電気伝導性バンプパ
ターンに対応しているところのフォトレジストのリフト
オフパターンを形成させる工程；蒸着によって、該チッ
プ全表面上に該金属を堆積させる工程；および、 該チップ表面からフォトレジストの該パターンをリフト
オフする工程：をさらに含む、請求項１に記載の方法。 - 【請求項３】 該基板表面に該金属層を選択的に堆積さ
せる工程が、次の：蒸着により、該基板の全表面を覆う
該金属層を堆積させる工程；該金属層上に、該金属の選
ばれた領域はフォトレジストにより被覆されておらず、
該選ばれた領域が該基板電気伝導性バンプパターンに対
応しているところのフォトレジストのリフトオフ・パタ
ーンを形成させる工程；配線層を形成させるために該金
属層をエッチングする工程；および該基板表面からフォ
トレジストの該パターンをリフトオフする工程；をさら
に含む、請求項１に記載の方法。 - 【請求項４】 該チップ表面に該金属層を選択的に堆積
させる工程が、該金属層材料を金、銀およびパラジウム
から成る群から選択することを含む、請求項１に記載の
方法。 - 【請求項５】 該基板表面に該金属層を選択的に堆積さ
せる工程が、該金属層材料を金、銀およびパラジウムか
ら成る群から選択することを含む、請求項１に記載の方
法。 - 【請求項６】 該チップ表面に電気伝導性バンプスの該
パターンを選択的に形成させる工程が、該電気伝導性バ
ンプスを蒸着することを含む、請求項１に記載の方法。 - 【請求項７】 該チップ表面に電気伝導性バンプスの該
パターンを蒸着する工程が、インジウム（Ｉｎ）を、約
25から100 オングストローム／秒の間の速度で蒸着する
ことを含む、請求項６に記載の方法。 - 【請求項８】 該チップ表面に電気伝導性バンプスの該
パターンを蒸着する工程が、インジウム（Ｉｎ）を、約
156 ℃から500 ℃の温度で蒸着することを含む、請求項
６に記載の方法。 - 【請求項９】 該基板表面に電気伝導性バンプスの該パ
ターンを選択的に形成させる工程が、該電気伝導性バン
プスを蒸着することを含む、請求項１に記載の方法。 - 【請求項１０】 該基板表面に電気伝導性バンプスの該
パターンを蒸着する工程が、インジウム（Ｉｎ）を、約
25から100 オングストローム／秒の間の速度で蒸着する
ことを含む、請求項９に記載の方法。 - 【請求項１１】 該基板表面に電気伝導性バンプスの該
パターンを蒸着する工程が、インジウム（Ｉｎ）を、約
156 ℃から500 ℃の温度で蒸着することを含む、請求項
９に記載の方法。 - 【請求項１２】 該チップおよび該基板に熱と圧力を選
択的に加える工程が、約65℃から125 ℃の温度で、約33
00psi から5300psi の圧力を、該チップバンプスと該対
応基板バンプスの間の最初の表面接触時から測定した時
間の間、加える工程をさらに含む、請求項１に記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/478,255 US6216941B1 (en) | 2000-01-06 | 2000-01-06 | Method for forming high frequency connections to high temperature superconductor circuits and other fragile materials |
| US09/478255 | 2000-01-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001250847A JP2001250847A (ja) | 2001-09-14 |
| JP3337461B2 true JP3337461B2 (ja) | 2002-10-21 |
Family
ID=23899168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000391967A Expired - Fee Related JP3337461B2 (ja) | 2000-01-06 | 2000-12-25 | 高温超伝導体回路および他の脆い材料への高周波接続を形成させる方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6216941B1 (ja) |
| JP (1) | JP3337461B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337265B1 (en) * | 1999-09-03 | 2002-01-08 | Teraconnect, Inc. | Method for integration of integrated circuit devices |
| US6344664B1 (en) * | 1999-12-02 | 2002-02-05 | Tera Connect Inc. | Electro-optical transceiver system with controlled lateral leakage and method of making it |
| US6870270B2 (en) * | 2002-12-28 | 2005-03-22 | Intel Corporation | Method and structure for interfacing electronic devices |
| US8641913B2 (en) | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
| US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
| CN1293986C (zh) * | 2003-10-20 | 2007-01-10 | 北京云电英纳超导电缆有限公司 | 超导带材的焊接装置及其焊接方法 |
| US7709968B2 (en) | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
| DE102004006533A1 (de) * | 2004-02-11 | 2005-09-01 | Conti Temic Microelectronic Gmbh | Elektrisch leitfähiger Kontaktstift zum Einpressen in eine Öffnung einer Leiterplatte sowie elektrische Baugruppe mit einem solchen Kontaktstift |
| WO2006071899A2 (en) * | 2004-12-23 | 2006-07-06 | Superconductor Technologies, Inc. | Rf-properties-optimized compositions of (re)ba2cu3o7-d thin film superconductors |
| US8159825B1 (en) | 2006-08-25 | 2012-04-17 | Hypres Inc. | Method for fabrication of electrical contacts to superconducting circuits |
| EP2206145A4 (en) * | 2007-09-28 | 2012-03-28 | Tessera Inc | FLIP-CHIP CONNECTION WITH DOUBLE POSTS |
| JP2009158593A (ja) * | 2007-12-25 | 2009-07-16 | Tessera Interconnect Materials Inc | バンプ構造およびその製造方法 |
| US8330272B2 (en) | 2010-07-08 | 2012-12-11 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| EP3391415B1 (en) * | 2015-12-15 | 2019-08-21 | Google LLC | Superconducting bump bonds |
| TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| US10325870B2 (en) | 2017-05-09 | 2019-06-18 | International Business Machines Corporation | Through-substrate-vias with self-aligned solder bumps |
| US10727391B2 (en) | 2017-09-29 | 2020-07-28 | International Business Machines Corporation | Bump bonded cryogenic chip carrier |
| US10608158B2 (en) | 2017-09-29 | 2020-03-31 | International Business Machines Corporation | Two-component bump metallization |
| US11165010B2 (en) * | 2019-02-11 | 2021-11-02 | International Business Machines Corporation | Cold-welded flip chip interconnect structure |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2625997B2 (ja) * | 1988-12-02 | 1997-07-02 | 富士通株式会社 | フラックスレス接合方法 |
| JPH0636472B2 (ja) * | 1990-05-28 | 1994-05-11 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層配線基板の製造方法 |
| JPH04137630A (ja) * | 1990-09-28 | 1992-05-12 | Seiko Epson Corp | 半導体装置 |
| US5773875A (en) * | 1996-02-23 | 1998-06-30 | Trw Inc. | High performance, low thermal loss, bi-temperature superconductive device |
| JP3377411B2 (ja) * | 1997-08-08 | 2003-02-17 | シャープ株式会社 | フリップチップ実装構造 |
| US5977642A (en) * | 1997-08-25 | 1999-11-02 | International Business Machines Corporation | Dendrite interconnect for planarization and method for producing same |
| US6055723A (en) * | 1998-06-01 | 2000-05-02 | Trw Inc. | Process of fabricating high frequency connections to high temperature superconductor circuits |
| US5986348A (en) * | 1999-03-15 | 1999-11-16 | Ball Semiconductor Inc. | Magnetic alignment system for bumps on an integrated circuit device |
| JP3213722B2 (ja) * | 1999-04-12 | 2001-10-02 | 経済産業省産業技術総合研究所長 | 超伝導集積回路のフリップチップ接続方法 |
-
2000
- 2000-01-06 US US09/478,255 patent/US6216941B1/en not_active Expired - Fee Related
- 2000-12-25 JP JP2000391967A patent/JP3337461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001250847A (ja) | 2001-09-14 |
| US6216941B1 (en) | 2001-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3337461B2 (ja) | 高温超伝導体回路および他の脆い材料への高周波接続を形成させる方法 | |
| US7665652B2 (en) | Electronic devices including metallurgy structures for wire and solder bonding | |
| US5508229A (en) | Method for forming solder bumps in semiconductor devices | |
| US6222279B1 (en) | Solder bump fabrication methods and structures including a titanium barrier layer | |
| US7816787B2 (en) | Method of forming low stress multi-layer metallurgical structures and high reliable lead free solder termination electrodes | |
| TWI223427B (en) | Interconnections to copper ICS | |
| US6593222B2 (en) | Method to improve the reliability of thermosonic gold to aluminum wire bonds | |
| EP0382080A2 (en) | Bump structure for reflow bonding of IC devices | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| JP4663165B2 (ja) | 半導体装置およびその製造方法 | |
| US20040157450A1 (en) | Waferlevel method for direct bumping on copper pads in integrated circuits | |
| JPH1084003A (ja) | 半導体メタリゼイションシステムを形成する方法およびその構造 | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| WO2007050471A2 (en) | Method for forming solder contacts on mounted substrates | |
| US6429046B1 (en) | Flip chip device and method of manufacture | |
| JPH09186199A (ja) | ボンディング方法及びそれに従って製造されたアセンブリ | |
| JP2006505935A (ja) | バンプ構造の接合によって接続される回路素子を備える装置 | |
| US8735277B2 (en) | Methods for producing an ultrathin semiconductor circuit | |
| JPH08124930A (ja) | 半導体装置 | |
| JPS6260836B2 (ja) | ||
| JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
| JPH07183305A (ja) | バンプ電極形成方法 | |
| JPH038346A (ja) | ろう付け材料 | |
| TWI223885B (en) | Conductive bump forming process | |
| JPH08264710A (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |