JPS589382A - ジヨセフソン素子 - Google Patents
ジヨセフソン素子Info
- Publication number
- JPS589382A JPS589382A JP56106770A JP10677081A JPS589382A JP S589382 A JPS589382 A JP S589382A JP 56106770 A JP56106770 A JP 56106770A JP 10677081 A JP10677081 A JP 10677081A JP S589382 A JPS589382 A JP S589382A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- electrode
- upper electrode
- lift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は下部電極が鉛合金薄膜からなるジョセフソン
トンネル接合を構成要素とするジョセフソン素子に関す
るものである。
トンネル接合を構成要素とするジョセフソン素子に関す
るものである。
第１図は従来のジョセフソン素子の構成例を示す断面図
で、図において、（１）は基板５（２）はその上に形成
された超電導グランドプレーン、（３）は更にその上に
被着された第１の絶縁層、（４）はこの第１の絶縁層（
３）の上に形成された下部電極、（５）は外部回路と接
続するだめのポンプイングツくット°、（６）は下部電
極（４）の上にわたって形成された第２の絶縁層、（７
）は第２の絶縁層（６）の上から引出し用ポンディング
パッド（５）にわたって形成され一部下部電極（４）と
の間にトンネルノくリア層（８）を構成する上部電極、
（９）は上部電極（７）の上に形成されたＷ、３の絶縁
層、（ｌＯ）はこの第３の絶縁層（９）の上に形成され
たｆｉｌ制御線である。
で、図において、（１）は基板５（２）はその上に形成
された超電導グランドプレーン、（３）は更にその上に
被着された第１の絶縁層、（４）はこの第１の絶縁層（
３）の上に形成された下部電極、（５）は外部回路と接
続するだめのポンプイングツくット°、（６）は下部電
極（４）の上にわたって形成された第２の絶縁層、（７
）は第２の絶縁層（６）の上から引出し用ポンディング
パッド（５）にわたって形成され一部下部電極（４）と
の間にトンネルノくリア層（８）を構成する上部電極、
（９）は上部電極（７）の上に形成されたＷ、３の絶縁
層、（ｌＯ）はこの第３の絶縁層（９）の上に形成され
たｆｉｌ制御線である。
トンネルバリア層（８）ヲ介して下部電極（４）と上部
電極部シか接している部分がジョセフンントンネ展によ
って構成され、トンネルノくリア層（８）は例えは下部
電極（４）の表面を酸化して薄い酸イヒ膜とすることに
よって形成される０このジョセフソントンネル接合と超
伝導ループおよび制御線（１０）等との組合わせによっ
て、メモリーセルまたはスイッチングゲートとしての機
能が得られる。これらの素子は通常はチップ上に高密度
に配置したジョセフソン集積回路の形に構成されるが、
半導体集積回路の場合と同様にチップ外へ配線を引出す
ためのポンディングパッド（６）が必要である。ポンデ
ィングパッド（５）は超音波ワイヤポンドを行なう場合
には金を主とする薄膜、ハンダバンプ熱圧着を行なう場
合には低温ハンダ薄膜に−よって形成されるが、いずれ
の場合もポンディングを完全に行なうためには約３００
ｎｍ以上の膜厚にしなければならない。
電極部シか接している部分がジョセフンントンネ展によ
って構成され、トンネルノくリア層（８）は例えは下部
電極（４）の表面を酸化して薄い酸イヒ膜とすることに
よって形成される０このジョセフソントンネル接合と超
伝導ループおよび制御線（１０）等との組合わせによっ
て、メモリーセルまたはスイッチングゲートとしての機
能が得られる。これらの素子は通常はチップ上に高密度
に配置したジョセフソン集積回路の形に構成されるが、
半導体集積回路の場合と同様にチップ外へ配線を引出す
ためのポンディングパッド（６）が必要である。ポンデ
ィングパッド（５）は超音波ワイヤポンドを行なう場合
には金を主とする薄膜、ハンダバンプ熱圧着を行なう場
合には低温ハンダ薄膜に−よって形成されるが、いずれ
の場合もポンディングを完全に行なうためには約３００
ｎｍ以上の膜厚にしなければならない。
一方、下部電極（４）の超伝導薄膜として鉛合金を用い
る場合、その膜厚は２０ｎｍ以下であることが望ましい
。鉛合金は室温と液体ヘリウム温度とめ間の熱サイクル
によって塑性変形を生じやすく、そのためにトンネルバ
リア層（８）が破損される恐れがあり、この破損の確率
を低くおさえるためＫは膜厚を薄くすることＫよって効
果の得られることが知られているからである。
る場合、その膜厚は２０ｎｍ以下であることが望ましい
。鉛合金は室温と液体ヘリウム温度とめ間の熱サイクル
によって塑性変形を生じやすく、そのためにトンネルバ
リア層（８）が破損される恐れがあり、この破損の確率
を低くおさえるためＫは膜厚を薄くすることＫよって効
果の得られることが知られているからである。
しかし、このような構成の場合、第１図に示すように下
部電極（４）よりもポンディングパッド（１１＋）が厚
いため、下部電極（４）引出用のポンディングパッド（
５）の端部において下部電極（４）が断線しやすいとい
う欠点があった。
部電極（４）よりもポンディングパッド（１１＋）が厚
いため、下部電極（４）引出用のポンディングパッド（
５）の端部において下部電極（４）が断線しやすいとい
う欠点があった。
この発明は以上のような点に鑑みてなされたもので、下
部電極とポンディングパッドとの接続を、上部電極と同
時に形成される別個の接続膜を用いて行なうようにする
ことによって、ボンディングを目的としている。
部電極とポンディングパッドとの接続を、上部電極と同
時に形成される別個の接続膜を用いて行なうようにする
ことによって、ボンディングを目的としている。
第２図はこの発明の一実施例の構成を示す断面図で、図
において第１図の従来例と同等部分は同一符号で示し、
その説明の重複は避ける。この実施例では下部電極（４
ａ）はポンディングパッド（５）の上へ重ならないよう
に形成されている。Ｈは上部電極（７）と同時に形成さ
れる接続膜であり、組成および膜厚とも上部電極（７）
と同じである。加工プロセスは以下のようである。まず
、シリコン基板＋１１上にニオブグランドプレーン（２
）および−酸化ケイ素（ｓｉｏ）からなる第１の絶皺層
（３）を形成し、ついでポンディングパッド［６１をク
ロム・全連続蒸着膜（厚さ３ｏｏｎｍ）のりフトオ７に
よって形成する。
において第１図の従来例と同等部分は同一符号で示し、
その説明の重複は避ける。この実施例では下部電極（４
ａ）はポンディングパッド（５）の上へ重ならないよう
に形成されている。Ｈは上部電極（７）と同時に形成さ
れる接続膜であり、組成および膜厚とも上部電極（７）
と同じである。加工プロセスは以下のようである。まず
、シリコン基板＋１１上にニオブグランドプレーン（２
）および−酸化ケイ素（ｓｉｏ）からなる第１の絶皺層
（３）を形成し、ついでポンディングパッド［６１をク
ロム・全連続蒸着膜（厚さ３ｏｏｎｍ）のりフトオ７に
よって形成する。
続いて下部電極（４ａ）を金拳鉛・インジウム連続蒸着
膜（厚さ２ｏｎｅ）のリフトオフにより、第２の絶縁層
（６）を８１０蒸着膜のリフトオフによって形成する。
膜（厚さ２ｏｎｅ）のリフトオフにより、第２の絶縁層
（６）を８１０蒸着膜のリフトオフによって形成する。
次にジョセフソントンネル接合のトンネルバリア層（８
）は下部電極（４＆）の表面の高周波スパッタ酸化によ
って形成する。そして上部電極（７）をビスマス・鉛連
続蒸着膜（厚さ４０ｎｍ）のリフトオフで形成するが、
この時、下部電極（４ａ）とポンディングパッド叫とを
接続するための接続膜（川も同時に形成する。その後、
第３の絶縁層（９）を８１０蒸着膜のりフトオ７により
、制御ＩＩＩ（２））を金・鉛・インジウム連続蒸着膜
（厚さｓｏｎｍ）のリフトオフによシ形成する０ 以上のような構成にすることにより、下部電極（４ａ）
とポンディングパッド（５）との接続が下部電極（４ａ
）よりも厚い接続膜（１りによって行なわれるためポン
ディングパッド（５）の端部における断線の恐れがなく
なる。接続膜Ｑｌは上部電極（７）と同一の蒸着膜であ
るから、接続膜（＋１）と下部電極（４ａ）との重なり
部にもトンネルバリア層（８）が存在しこれもジョセフ
ソン接合となるがこの重なり部の面積を上部電極（７）
と下部電極（４ａ）との接合面積よりも十分大きくとっ
ておけば回路動作に必１１ｃ以上の電流を接触抵抗表し
で流すことができる０接続膜（１１）を上部電極（７）
と同時形成でなく、制御Ｉｗｌ（ｌＯ）と同時形成して
も、制御線αθｌの厚さが下部電極（４ａ）の厚さより
太きいため、やはシボンデイングパッド（６）の端部で
の断線はなくなるが、下部電極（４ａ）との重なり部に
おける下部電極（４ａ）の表面の汚れがあるため、接触
抵抗をなくするためには制御線１１０＋蒸着前のアルゴ
ンスパッタクリーニング勢が必９になり、集積回路作成
のだめのプロセス数を増加させることになる。同時に実
施例で示した以外の別の厚い蒸着膜で下部電極（４ａ）
とポンディングパッド（５）とを接続するという方法も
プロセス数を増加させることになる。
）は下部電極（４＆）の表面の高周波スパッタ酸化によ
って形成する。そして上部電極（７）をビスマス・鉛連
続蒸着膜（厚さ４０ｎｍ）のリフトオフで形成するが、
この時、下部電極（４ａ）とポンディングパッド叫とを
接続するための接続膜（川も同時に形成する。その後、
第３の絶縁層（９）を８１０蒸着膜のりフトオ７により
、制御ＩＩＩ（２））を金・鉛・インジウム連続蒸着膜
（厚さｓｏｎｍ）のリフトオフによシ形成する０ 以上のような構成にすることにより、下部電極（４ａ）
とポンディングパッド（５）との接続が下部電極（４ａ
）よりも厚い接続膜（１りによって行なわれるためポン
ディングパッド（５）の端部における断線の恐れがなく
なる。接続膜Ｑｌは上部電極（７）と同一の蒸着膜であ
るから、接続膜（＋１）と下部電極（４ａ）との重なり
部にもトンネルバリア層（８）が存在しこれもジョセフ
ソン接合となるがこの重なり部の面積を上部電極（７）
と下部電極（４ａ）との接合面積よりも十分大きくとっ
ておけば回路動作に必１１ｃ以上の電流を接触抵抗表し
で流すことができる０接続膜（１１）を上部電極（７）
と同時形成でなく、制御Ｉｗｌ（ｌＯ）と同時形成して
も、制御線αθｌの厚さが下部電極（４ａ）の厚さより
太きいため、やはシボンデイングパッド（６）の端部で
の断線はなくなるが、下部電極（４ａ）との重なり部に
おける下部電極（４ａ）の表面の汚れがあるため、接触
抵抗をなくするためには制御線１１０＋蒸着前のアルゴ
ンスパッタクリーニング勢が必９になり、集積回路作成
のだめのプロセス数を増加させることになる。同時に実
施例で示した以外の別の厚い蒸着膜で下部電極（４ａ）
とポンディングパッド（５）とを接続するという方法も
プロセス数を増加させることになる。
以上詳述したように、この発明になるジョセフソン素子
では、下部電極とこれに同じ平面上に形成され厚さの厚
いポンディングパッドとの接続を上部電極の形成時に同
時に形成する同一薄膜を介して行なうようにしたので、
工程数の増加を伴うことなく、ポンディングパッド端部
における上記接続の断線のおそれのない高信頼度のもの
とすることができる。
では、下部電極とこれに同じ平面上に形成され厚さの厚
いポンディングパッドとの接続を上部電極の形成時に同
時に形成する同一薄膜を介して行なうようにしたので、
工程数の増加を伴うことなく、ポンディングパッド端部
における上記接続の断線のおそれのない高信頼度のもの
とすることができる。
第１図は従来のジョセフソン素子の構成例を示す断面図
、第２図はこの発明の一実施例の構成を示す断面図でわ
る０ 図において、（４ａ）は下部電極、（６）はポンディン
グパッド、（７）は上部電極、（８）はトンネルバリア
層、（川は接続膜である。 なお、図中同一符号は同一また社相当部分を示す０ 代理人 葛 野 信 −（外１名） 第 １ １ｄ 第一２１１４
、第２図はこの発明の一実施例の構成を示す断面図でわ
る０ 図において、（４ａ）は下部電極、（６）はポンディン
グパッド、（７）は上部電極、（８）はトンネルバリア
層、（川は接続膜である。 なお、図中同一符号は同一また社相当部分を示す０ 代理人 葛 野 信 −（外１名） 第 １ １ｄ 第一２１１４
Claims (1)
- ＋１１ 鉛合金薄膜からなる下部電極の上にトンネル
バリア層を介して上部電極が形成されてなるジョセフソ
ン接合を構成要素とし、上記下部電極より十分厚く形成
され上記下部電極と外部回路とを接続するためのポンデ
ィングパッドを有するものにおいて、上記上部電極と同
時に形成され上記上部電極と同−質の薄膜からな９上記
下部電極と上記ポンディングパッドとを接続する接続膜
を備えたことを特徴とするジョセフソン素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56106770A JPS589382A (ja) | 1981-07-08 | 1981-07-08 | ジヨセフソン素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56106770A JPS589382A (ja) | 1981-07-08 | 1981-07-08 | ジヨセフソン素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS589382A true JPS589382A (ja) | 1983-01-19 |
Family
ID=14442135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56106770A Pending JPS589382A (ja) | 1981-07-08 | 1981-07-08 | ジヨセフソン素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589382A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102717A (en) * | 1989-07-21 | 1992-04-07 | Imperial Chemical Industries Plc | Inkable sheet |
-
1981
- 1981-07-08 JP JP56106770A patent/JPS589382A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102717A (en) * | 1989-07-21 | 1992-04-07 | Imperial Chemical Industries Plc | Inkable sheet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
| CA1142264A (en) | Contact technique for electrical circuitry | |
| US5057453A (en) | Method for making a semiconductor bump electrode with a skirt | |
| JPS589382A (ja) | ジヨセフソン素子 | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JP2021531644A (ja) | 超伝導構造を形成するための方法 | |
| JPS60136338A (ja) | 半導体装置 | |
| JPS5853874A (ja) | ジヨセフソン集積回路 | |
| JPS6257263A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPS603796B2 (ja) | 超電導回路用コンタクト | |
| JPS6068681A (ja) | 超伝導トランジスタ | |
| JPH0233929A (ja) | 半導体装置 | |
| JP2002164381A (ja) | 半導体装置及びその製造方法 | |
| JPS6260836B2 (ja) | ||
| JPH01268152A (ja) | 半導体装置 | |
| JPS60160186A (ja) | 超電導集積回路の端子電極 | |
| JPS61194744A (ja) | 半導体装置 | |
| JPH1041557A (ja) | 超伝導平面回路及びその製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JPS5823940B2 (ja) | 半導体装置の電極形成方法 | |
| JPH023300B2 (ja) | ||
| JPH03171683A (ja) | 超電導電極 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 | |
| JPS62183573A (ja) | 超電導集積回路 |