JPH01268152A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01268152A
JPH01268152A JP63097949A JP9794988A JPH01268152A JP H01268152 A JPH01268152 A JP H01268152A JP 63097949 A JP63097949 A JP 63097949A JP 9794988 A JP9794988 A JP 9794988A JP H01268152 A JPH01268152 A JP H01268152A
Authority
JP
Japan
Prior art keywords
layer
wiring
interconnection
metal
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63097949A
Other languages
English (en)
Inventor
Yuji Tanida
谷田　雄二
Yasushi Sakata
靖 坂田
Michiaki Murata
道昭 村田
Hiroyuki Usami
宇佐美　浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP63097949A priority Critical patent/JPH01268152A/ja
Publication of JPH01268152A publication Critical patent/JPH01268152A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に係り、特にその金属配線を高密度
化するための構成に関するものである。
〔従来の技術〕
ＬＳＩ技術の発達に伴い、半導体装置特に半導体集積回
路装置の微細化、高集積化が進んでいる。
このためこれらの半導体装置の配線部分に対しても高密
度化が要請され、配線はより一層細く、電流密度はより
多くなるように要求される。
従来、半導体集積回路装置に用いられる配線金属は、ア
ルミニウム（／ｌ）、またはＡｌを主成分とし、シリコ
ン（Ｓｔ）あるいは銅（Ｃｕ）等をわずかに含むものが
主体であった。ここで、／ｌにＳｔをわずかに含ませる
のは、ＡＮとＳｉの反応防止のためであって、例えばＳ
ｉ基板上のＡ４配線との接触部分でＡＡがＳｉ中に侵入
してＳｉ基板上の素子領域の破壊などの悪影響を及ぼす
ことを防止するためである。
また、ＡｎにＣｕをわずかに含ませるのは、Ａｌ配線部
分に流れる電流密度が大きくなると、その一部が断線し
易くなるエレク１−ロマイグレーソヨン現象を防止する
ためである。
〔発明が解決しようとする課題） 前記半導体装置におりる配線部分の高密度化に伴って、
配線金属に対しても、従来用いられているＡβよりも抵
抗の小さな金属、あるいはエレクＩ−ロマイグレーショ
ン等により配線部分に流れる許容電流が制限されてしま
うＡｆｆよりも許容電流が大きな金属が求められるよう
になった。
このような条件を満たず配線金属として、例えは抵抗値
がＡｌの約１／２と小さく、かっ：［レフ１〜ロマイグ
レーシジンにも強いＣｕがある。
しかしながら、ＣｕはＳｉと接触した場合、反応か生し
易＜ＳｉとＣｕとの界面あるいは配線部に異常が起こり
電気的接続が完全でなくなるごと、ＣＵがＳｉ中に侵入
した場合Ｃｕ原子がＳｉの中に深い準位を作り一トヤリ
アの移動度を低下させるため、Ｉ・ランシスタ等の素子
特性の低下を招き易いこと、トライエツチングが困難で
あるため微細加工を施しにくいこと、ワイヤボンディン
グ等のポンディンク工程が難しいなどの問題点がある。
そのため従来のＡｐ配線をそのままＣｕ配線に置きかえ
ることは出来ない。
従って本発明の１」的しよ、−１−記の問題点を解決す
るため、半導体集積回路装置に用いる配線金属として十
分抵抗が小さく、許容電流の大きな金属を用い、基板等
のＳｌとも反応せずボンディングの容易な配線を存する
半導体装置を提供するものである。
〔課題を解決するだめの手段および作用〕前記目的を達
成するため、本発明は半導体装置の配線金属層として少
なくとも二種類以上の配線金属層を用い、各配線金属の
特性を活かし、欠点を補うように両者を共存さ・けるも
のである。即ち、微細加工を必要とし、流れる電流も比
較的少ない配線部分には例えば／Ｊを主体とする第１の
金属層を用い、電流が多く流れる配線部分には抵抗値が
低い、例えばＣｕを主体とする第２の配線層を用い、所
定の個所で両者を接続さ−Ｕるものである。
」二層の構成にすることに、−１−リ、微細加工を必要
とする各半導一体素子領域と配線との接触部分や、ポン
ティングパット部分等にＧｉｌそれらに適した材料（例
えば△７りの配線層が、その他の配線部分には低抵抗の
材料（例えばＣｕ）から成る配線層が用いられ、両者を
共存させるごとによって信頼性の高い高密度配線層かえ
られる。
〔実施例〕
（１）第１実施例 本発明の第１実施例を第１図にょゲて説明する。
第１図（ａ）は本発明の半導体装置の一部平面図、第１
図（ｂ）４；Ｉ第１図（ａ）のＡ−へ′線に沿った断面
図である。
第１図において、■は例えはＰ型のＳｉ基板、２．２は
ｎ＋型の素子領域であり、ソース・ドレイン領域を構成
するもの、３はケート酸化膜、４はケート電極、５は素
子分離酸化膜（１ココス酸化１嘆）６はＩｉ　ｌ？ｒＩ
　ｋ＋、角縁■桑、７　Ｂ１：　Ａ　４層、８　ハＣｕ
層、９はホンディングパット、９′はボンディングバソ
トー用開孔部、１０はパッシヘーション絶縁膜をそれぞ
れ示す。なお、第１図（ａ）では基板１、ゲート酸化膜
３、パンシヘーシａン絶縁膜】０を省略しである。
第１図ではＰ型Ｓｔ基板１内に形成されたＭＯＳＦＥＴ
のｎ″型素子領域２から、素子分剤酸化膜５上に形成さ
れたホンディングパット９へ金属配線を施す例を示して
いる。本実施例ではＳｉ基＋７ｉｉ　１　表直接接触せ
ず、流れる電流容量の比較的大きな主幹となる配線部分
を抵抗値の小さいＣｕｕ層で形成し、Ｓｉである素子領
域３と直接接触し、微細な加工を必要とする配線部分を
ＡＡＡｌ１形成しているので、ごれらの接続部分はＡｎ
部分７′がＧｏｕ層の上に位置する多層構成となる。
またさらにホンディングパット９はＣＵＵ３Ｏ上にＡ　
Ａ　）ｆｉ　７を設け、ボンディング加工を容易にして
いる（第１図（ａ））。
次に本実施例の製造方法を説明する。Ｐ型Ｓｔ基板１表
面に周知の方法により素子分離酸化膜５、ｎ゛型素子り
！１域２．２、ゲート酸化膜３、ゲート電極４から成る
ＭＯＳＦＥＴ、層間絶縁膜６を形成したＳｉウェハ表面
にスパッタ法によりＣｕを堆積させ、ＨＮ　Ｏ３を用い
たウェブ１〜エツチングによって所定の形状にパターニ
ングし第１の金属層となるＣｕ層８を形成する。
次にＳｉ基板表面に形成された素子領域２あるいはＳｉ
基板とのコンタクト領域上の層間絶縁膜６に開孔部を設
げた後、Ｓｌを含むＡβ膜をスパッタリングする。その
後該ＡＡ膜を所定の形状にパターニングし、ＡＡ層７を
形成する。この場合、素子領域２と接続されるＡ１層７
は部分７′においてすでに形成されているＣｕの配線層
８と接続され、またボンディングパン１一部９部分にも
同時にＡＡ層７が形成されるごとになる。
さらにＳｉウェハの表面にパンシヘーシジン絶縁膜１０
を形成した後、該絶縁膜１０の所定位置にポンディング
パッド用開孔部９′を設けてＡ１層７を露出し、このＬ
ＳＩチップへのボンディング領域が形成される。
（２）第２実施例 本発明の第２実施例を第２図について説明する。
第２図は本発明の第２実施例で構成された半導体装置の
一部の平面図であり、第１図と同一符号は同一部分を示
し、２７はＡｊ！層、２８はＣｕ層、９０はボンディン
グパッドを示す。
本実施例においてはボンディングパッド９０はＡ／層の
みによって一層で構成されるとともに、このボンディン
グパッド９０や、Ｓｉ基板１との接触部を含むＡＡ層２
７による配線層が、他の００層２８による配線層の下層
に形成されている。
またこれらの実施例では通常のボンディングパソト′部
のみを示しているが、電源やグランド電位に接続するた
めのパッド部分を形成する場合は００層２８の部分を広
くして、配線部分の抵抗をさらに下げるようにすること
もできる。
（３）第３実施例 本発明の第３実施例を第３図によって説明する。
第３図は本発明の半導体装置の断面図を示し、第１図と
同一符号は同一部分を示し、３７はＡＡ層、３０は層間
絶縁膜、３８はＣｕ層を示す。
本実施例においてはＳｉ基板上に形成された素子領域あ
るいはＳｉ基板との電気的接続のために設＆、ｌられた
開孔部を含む層間絶縁膜６上にＡＡ層３７から成る配線
層を設け、その上に例えばＳｉＯ□から成る層間絶縁膜
を介してＣｕ層３８から成る第２の配線層を形成し、両
者を必要に応して接続するものである。
その製造方法は、周知の技術によって形成された素子分
離絶縁膜２、Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ、層間絶縁膜６を有
するＳｉウェハの層間絶縁膜６の所定部分に開孔部を形
成した後、Ｓｉを含むＡ１膜をスパッタ法により被着し
、所定の形状にパターニングする。次に全体に５ｉｎ２
から成る層間絶縁膜３０を被着し、必要に応じて開孔部
を形成した後スパッタリングによりＣｕ膜を堆積させ所
定の形状にパターニングを行って配線層を形成するもの
である。
本実施例の如くＡａ層３７、Ｃｕ層３８の如き２種類の
配線層の間に層間絶縁膜３０を形成することにより、上
層に形成した金属層（本実施例のＣｕ層３８）の加工工
程の際、下層に形成した金属層（同様にＡＡ層３７）に
影響を与えることなく加工することができる。
（４）第４実施例 本発明の更に他の実施例を第４図、第５図によって説明
する。第４図、第５図は本発明の半導体装置の断面図を
示し、第１図、第３図と同一符号は同一部分を示し、４
７はＡｐ層、４８はＣｕ層を示す。
本実施例では素子領域等が形成されたウェハ表面の層間
絶縁膜６上にＣｕ層４８から成る第１の配線層を設け、
Ｃｕ層４８と接続すべき部分に開孔部を設Ｌｊた層間絶
縁膜３０を介してＳｉを含むＡＡ層４７から成る第２の
配線層を設けたものである。
この構造の場合のボンディングパソト部分は第５図に示
す如き構造となる。即ち、素子分離酸化膜５、層間絶縁
膜６上に設けられたＣｕ層４８上に開孔部を有する眉間
絶縁膜３０を介してＡＡ層４７が設りられている。パノ
シヘーションＮ、色縁膜１０に形成された開孔部９′に
よって露出されたＡ４層にホンディングが施されて装置
を完成する。
なお上記第３の実施例の構造ではパッド部分＆ＪΔβ層
のめの一層であるが、必要に応じて例えば、各々の間に
層間絶縁膜を介してＡ７層−Ｃｕ−Ａ＃の３層構造とす
れば、パン１８部分も多層構造とすることができる。
また、これらの実施例においては抵抗値の小さいが１の
配線金属としてＣｕを用いた例について説明したか、本
発明はこれに限られず、銀（Ａｇ）あるいはＣｕとＡｇ
との合金等でもよい。第２の金属としてＡＡ層あるいは
Ｓｉを含む／１層の代わりにＳ　Ｉ　％　Ｃｕを含むＡ
Ａ層やまたＴｉ　ＸＷ、　Ｔ　ａ、ＭＯ１′「ｉＷ等他
の高融点金属でもよいことはもちろんである。
さらに、配線金属層は２層の例について説明したが３層
以−にの多層構造でも同様の効果が得られる。
そしてＣｕ等の第１の配線金属層は主幹となる部分を中
心に使用する例について示したが、枝的な細い配線部分
に用いられでもよい。
ＣＬＩやＡＡ等の配線金属層の形成方法としてスパッタ
法によりこれらの金属層を堆積した例について説明した
がこれ１ＪＣＶＤ法等他の方法え用いてもさしつかえな
い。
また配線層下の半恵体装置としてＭＯ３構造のものにつ
いて説明したが、本発明はこれに限られず薄膜Ｉ・ラン
ジスタ、ダイオード等の他の多数キャリア素子、バイポ
ーラトランジスタ等の少数キャリア素子の場合ｔこも同
様ｔこ用いることができる。
〔発明の効果〕
本発明の構造にすることによりＬＳＩ配線の場合におい
て、微細加工を必要とし、流れる電流の少ない配線部分
、ボンディングバソ１１部分にはそれらに適した金属層
を、許容電流の多い部分の配線部分には抵抗値の小さい
金属層を用いることにより、各配ｍ部分によって配線金
属の特長を活かした配線を形成出来、ＬＳＩにおける配
線の信頼性を一層向士することができる。
【図面の簡単な説明】
第１図は本発明の第１の実施例の説明図、第２図は本発
明の第２の実施例の説明図、第３図は本発明の第３の実
施例の説明図、第４図、第５図は本発明の第４の実施例
の説明図である。 １＝Ｓｉ恭板、　　２−素子領域、 ５−素子分離酸化■り、 ６．３０−層間絶縁膜、 ７．２７．３７．４．７、−Ａ　ｆｆ層、８．２８．３
８．４７−Ｃｕ層、 ９．９０　ポンディングパソト、 １０　　＝パノシヘーシコン絶縁膜。 特許出願人　　冨士ゼロンクス株式会社代理人弁理士　
　　山　谷　晧　榮 、−、＜

Claims (3)

    【特許請求の範囲】
  1. （１）素子の形成された半導体基板上に配線層を有する
    半導体装置において、第１の配線層と、この第１の配線
    層よりも抵抗値が低い材料から成り第１の配線層と部分
    的に接続されている第２の配線層とを有する半導体装置
    。
  2. （２）前記第１の配線層としてＡｌを主成分とする配線
    層を用い、第２の配線層としてＣｕを主成分とする配線
    層を用いる請求項１記載の半導体装置。
  3. （３）パッド部分に前記第１の配線層と同じ材料の配線
    層を用いた請求項１、２項記載の半導体装置。
JP63097949A 1988-04-20 1988-04-20 半導体装置 Pending JPH01268152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63097949A JPH01268152A (ja) 1988-04-20 1988-04-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63097949A JPH01268152A (ja) 1988-04-20 1988-04-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH01268152A true JPH01268152A (ja) 1989-10-25

Family

ID=14205921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63097949A Pending JPH01268152A (ja) 1988-04-20 1988-04-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH01268152A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878410A (ja) * 1994-09-05 1996-03-22 Mitsubishi Electric Corp 配線接続部及びその製造方法
US6888258B2 (en) 2003-01-09 2005-05-03 Renesas Technology Corp. Semiconductor device including copper interconnect line and bonding pad, and method of manufacturing the same
US7002252B2 (en) 1997-07-10 2006-02-21 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878410A (ja) * 1994-09-05 1996-03-22 Mitsubishi Electric Corp 配線接続部及びその製造方法
US7002252B2 (en) 1997-07-10 2006-02-21 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
US6888258B2 (en) 2003-01-09 2005-05-03 Renesas Technology Corp. Semiconductor device including copper interconnect line and bonding pad, and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US4687552A (en) Rhodium capped gold IC metallization
JP3559432B2 (ja) 半導体メタリゼイションシステムを形成する方法およびその構造
US4316200A (en) Contact technique for electrical circuitry
JPH01268152A (ja) 半導体装置
US3740619A (en) Semiconductor structure with yieldable bonding pads having flexible links and method
JP2000150518A (ja) 半導体装置の製造方法
JPS5950104B2 (ja) ハンドウタイソウチ
GB2149574A (en) Semiconductor device and process of manufacture thereof
JPH04162531A (ja) 半導体装置の製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
JPS60201655A (ja) 半導体装置
JP2945010B2 (ja) 半導体装置
JPS5951130B2 (ja) 漏洩電流の少ない半導体装置の製造方法
KR930008021B1 (ko) 개선된 오오믹접속(ohmic contact)을 갖는 반도체장치의 제조방법
JPS5823940B2 (ja) 半導体装置の電極形成方法
JPH01215033A (ja) 半導体チップ用ボンディングパッド
JPH03250627A (ja) 半導体装置及びその製造方法
JPH02170434A (ja) バンプ電極を備える半導体集積回路装置
JP2947800B2 (ja) 半導体装置
JPS58191449A (ja) 多層配線構造
JPH0282623A (ja) 半導体集積回路装置
JPH06103694B2 (ja) 半導体装置の配線構造
JPH03132036A (ja) 半導体装置の製造方法
JPH02271628A (ja) 半導体装置
JPS5994851A (ja) 半導体集積回路の製造方法