JPH023300B2 - - Google Patents

Info

Publication number
JPH023300B2
JPH023300B2 JP16567084A JP16567084A JPH023300B2 JP H023300 B2 JPH023300 B2 JP H023300B2 JP 16567084 A JP16567084 A JP 16567084A JP 16567084 A JP16567084 A JP 16567084A JP H023300 B2 JPH023300 B2 JP H023300B2
Authority
JP
Japan
Prior art keywords
electrode
metal
silicon substrate
semiconductor device
external lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16567084A
Other languages
English (en)
Other versions
JPS6144451A (ja
Inventor
Seiichi Myagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP59165670A priority Critical patent/JPS6144451A/ja
Publication of JPS6144451A publication Critical patent/JPS6144451A/ja
Publication of JPH023300B2 publication Critical patent/JPH023300B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821Bridge structure with air gap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、半導体装置の外部引出し電極、特に
半導体ペレツトの一主面側に2つの互いに異なる
領域が複数に島状に分割されて配置されこの共通
領域に設けたそれぞれの電極金属と電気的接続を
図つて外部へ引き出す外部引出し電極の構造を改
良した半導体装置に関する。
[従来技術] 電力用トランジスタ、ダーリントントランジス
タ、ゲート・ターン・オフ・サイリスタ(GTO)
等大容量の半導体装置では、一般に半導体ペレツ
トの一主面側に2つの互いに異なる領域が島状に
分割されて形成され互いに入り組んだ複雑なパタ
ーン形状となり、この領域上の電極金属も微細か
つ複雑な形状となつている。かかる電極金属には
これらと電気的に接続される外部引出し電極が設
けられるが、前記のように電極金属が微細かつ複
雑な形状をしているために一般に次のような方策
がとられている。
複数に分割された複雑なパターン形状の電極
金属に直接外部引出し電極を取付ることは困難
であるために、アルミ(Al)線、金線(Au)
を用いてワイヤボンデイング法、超音波法、熱
圧着法等により各島間を電気的に接続し、いず
れか1つ島から集中的に外部へ引出すための外
部引出し電極を設けている。
しかしながら上記の場合、分割された島の数が
多くなればなるほど、配線用のワイヤの数が多く
なり、信頼性の問題や1つの半導体ペレツト内に
複数の半導体装置を作り込んであるものにあつて
は互いのワイヤ間を電気的に絶縁しなければなら
ず、一そう全体の構成を複雑化、組立作業の煩雑
化等を避けられない。
一導電型領域上の電極金属の島状パターン形
状に合せて金属板を微細加工し、この金属板を
介して外部引出し電極を取付けている。
上記の場合、まず、金属板の前記パターン形状
に合せた微細加工がきわめて困難であり、さらに
組立時に両パターンの位置合せが難しく、極端な
場合には位置ずれによる短絡事故等も招来し問題
があつた。
[発明の概要] 本発明は上記の事情にかんがみてなされたもの
で、外部引出し電極を比較的微細加工の容易なシ
リコン基板で形成したことを特徴とする。
[発明の実施例] 以下に本発明の一実施例を第1図および第2図
を参照して説明する。
第1図は、本発明に係る半導体装置を概略的に
示した断面図である。
同図において、半導体ペレツト1には、熱拡散
法等により、例えば電力用トランジスタではコレ
クタ領域2、ベース領域3、このベース領域3内
に互いに分離された島状のエミツタ領域4が形成
されている。
こうして半導体ペレツト1の一主面側にはベー
ス領域3とエミツタ領域4とが同一平面上に互い
に入り組んだ形で現われる。この同一平面上のベ
ース領域3およびエミツタ領域上にはそれぞれ金
属電極5,6が設けられ、また反対主面側のコレ
クタ領域上にも金属電極7が設けられる。
上記エミツタ領域4の金属電極6上に外部引出
し電極7が設けられるが、この外部引出し電極7
の素材はシリコン基板から成り、以下の方法によ
つてエミツタ領域4の金属電極6のパターン形状
に合せた形状の突出部が形成されている。
すなわち、外部引出し電極7は、低抵抗のシリ
コン基板から成り、例えば比抵抗3〜15/
1000Ω・cm、厚さ300μmのN型シリコン基板10
を用意し、1200℃、5時間、湿酸素(Wet O2
中で酸化し、厚さ1.8μm程度の二酸化硅素
(SiO2)被膜11を形成する(第2図A)。
次に、フオト・リソ技術を使用し、エミツタ領
域4の電極金属6のパターン形状に合せた形状の
パターンをシリコン基板上に形成した後、フツ酸
(HF)系のエツチング溶液で不必要な部分の
SiO2被膜11を除去した後、その部分のシリコ
ン基板10自体をエツチングすべくフツ酸:硝
酸:酢酸を1:3:1の割合いで混合した溶液中
に約2分間浸漬し、約20μmエツチングし凹部1
2を形成する(同図B)。
次いで、シリコン基板10の全面のSiO2被膜
をエツチングにより除去した後、1200℃、5時
間、Wet O2中で再度熱酸化を行なう(同図C)。
次に、フオト・リソ技術を使つて再度、前記エ
ミツタ領域4の電極金属6のパターン形状に合せ
てパターンを形成した後、電極金属6に対応する
部分のSiO2被膜11をエツチングにより除去し
突出部上に露出部13を形成する。
最後に露出部13および反対主面に電子ビーム
蒸着法、抵抗式蒸着法等によりニツケル−金
(Ni−Au)14を350〜5000Å程度蒸着しかつ不
要な部分に付着したNi−Auをエツチングにより
除去する(同図E)。
以上のようにして形成されたシリコン基板から
成る外部引出し電極7は、前記したように第1図
に示すような形状となり、この電極7を半導体ペ
レツト1のエミツタ領域4上の電極金属6のパタ
ーン形状に合せて、すず−鉛(Sn−Pb)系低温
ソルダを介して重ね合せ雰囲気炉等を通して外部
引出し電極7と半導体ペレツト1の金属電極6と
を接着させる。
尚、外部引出し電極7はその外側に配置される
銅等から成る電極ポスト(図示せず)に接着若し
くは圧接される。
本発明は上記のように外部引出し電極7をシリ
コン基板で構成したものであるが、使用するシリ
コン基板の厚さが200〜300μm程度と薄いために
抵抗率の点からは実用上殆んど問題がない。
すなわち、比抵抗1.2×10-2Ω・cm、厚さ300μm
の単位断面積(cm2)当りの抵抗率は3.6×10-4Ω程
度であり、ニクロムの抵抗率1.09×10-4Ω・cmに
比し、約3倍強であり殆んど問題はない。
また、この抵抗分が電力用トランジスタ、ダー
リントントランジスタ等において一種のバランス
抵抗となつて特定個所への電流集中を防ぎ、半導
体装置の電気的特性を改善できる効果がある。
さらに従来の1個所又は複数個所から引出すも
のにあつては、電極金属のパターン形状が複雑な
場合には各電極金属と導通領域との間に横方向抵
抗が生じ電流特性を落す原因ともなつていたが、
上記の実施例の場合、全電極金属と接触するの
で、そのようなこともない。
尚、上記の実施例では電力用トランジスタを例
にして説明したが、勿論他の半導体装置、例えば
GTOにも適用できるし、また1つの半導体ペレ
ツト内に複数の半導体装置を作り込んだようなも
のにも利用できる。さらにシリコン基板から成る
外部引出し電極も必ずしも一体的である必要はな
く複数に分割して使用することができる。
[発明の効果] 本発明は上記のように外部引出し電極をシリコ
ン基板で形成するようにしたので、半導体ペレツ
トの金属電極が複雑なパターン形状をしていても
フオト・リソ技術、エツチング処理技術により容
易に微細加工ができ、前記パターン形状に合せた
形状の外部引出し電極を容易に形成することがで
きる。しかもこの場合に形成された外部引出し電
極が全面で半導体ペレツトの電極金属に接続され
るために従来のように横抵抗を生じさせず、電力
用トランジスタ、ダーリントントランジスタでは
全エミツタ領域から効率良く電流が集められ、し
たがつてこれにより、電気的特性が改善され、ま
た、GTO等のサイリスタではサージ耐量が向上
する等の効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例を示す半導体装置
の概略構造を示す断面図、第2図A乃至Eは上記
半導体装置に用いられるシリコン基板から成る外
部引出し電極の成形方法を示す工程図である。

Claims (1)

  1. 【特許請求の範囲】 1 半導体ペレツトの一主面側の一導電型領域上
    に電極金属が設けられさらにこの電極金属上に外
    部引出し電極が設けられる半導体装置において、
    前記外部電極をシリコン基板で構成したことを特
    徴とする半導体装置。 2 前記一導電型領域は、他の導電型領域と互い
    に入り組むように複数の分割された島として形成
    され、この島上に前記電極金属が設けられ、この
    電極金属上に前記島のパターンを合せて形成した
    前記外部電極を有することを特徴とする特許請求
    の範囲第1項記載の半導体装置。
JP59165670A 1984-08-09 1984-08-09 半導体装置 Granted JPS6144451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59165670A JPS6144451A (ja) 1984-08-09 1984-08-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59165670A JPS6144451A (ja) 1984-08-09 1984-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JPS6144451A JPS6144451A (ja) 1986-03-04
JPH023300B2 true JPH023300B2 (ja) 1990-01-23

Family

ID=15816790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59165670A Granted JPS6144451A (ja) 1984-08-09 1984-08-09 半導体装置

Country Status (1)

Country Link
JP (1) JPS6144451A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0681584B2 (ja) * 1986-09-03 1994-10-19 日本化薬株式会社 ペット飼料用組成物

Also Published As

Publication number Publication date
JPS6144451A (ja) 1986-03-04

Similar Documents

Publication Publication Date Title
EP0291014B1 (en) Semiconductor device in which wiring layer is formed below bonding pad
US4505029A (en) Semiconductor device with built-up low resistance contact
US5047833A (en) Solderable front metal contact for MOS devices
JPH06105708B2 (ja) 半導体装置
JPS59121871A (ja) 半導体装置
JPH05343468A (ja) 半導体装置
JPH023300B2 (ja)
JPS62136049A (ja) 半導体装置の製造方法
US3763550A (en) Geometry for a pnp silicon transistor with overlay contacts
JP4231580B2 (ja) 半導体装置
JPS59229850A (ja) 半導体装置
JPS5950104B2 (ja) ハンドウタイソウチ
JPS60225467A (ja) 縦型mosゲ−ト入力半導体装置
JPS6218060A (ja) 半導体装置
JPS6115587B2 (ja)
JPH027182B2 (ja)
JP3688335B2 (ja) 半導体集積回路装置およびその製造方法ならびに半導体ウエハ
JP2525558Y2 (ja) 半導体装置
JPS5823940B2 (ja) 半導体装置の電極形成方法
JPH0442917Y2 (ja)
JPS61159762A (ja) 半導体装置
JPS58199533A (ja) 半導体装置
JPH0770539B2 (ja) トランジスタ
JPH04297071A (ja) 半導体装置
JPS5849640Y2 (ja) 半導体装置の電極構造