JPS60225467A - 縦型mosゲ−ト入力半導体装置 - Google Patents
縦型mosゲ−ト入力半導体装置Info
- Publication number
- JPS60225467A JPS60225467A JP59080209A JP8020984A JPS60225467A JP S60225467 A JPS60225467 A JP S60225467A JP 59080209 A JP59080209 A JP 59080209A JP 8020984 A JP8020984 A JP 8020984A JP S60225467 A JPS60225467 A JP S60225467A
- Authority
- JP
- Japan
- Prior art keywords
- source
- metal electrode
- electrode
- current
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 24
- 229910052751 metal Inorganic materials 0.000 abstract description 24
- 238000000034 method Methods 0.000 abstract description 4
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 3
- 239000012141 concentrate Substances 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 241000282330 Procyon lotor Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の属する技術分野]
この発明は埋込みゲート電極とレース電極が2一層配線
によって構成される縦型M OSゲート入力半導体装置
に関する。
によって構成される縦型M OSゲート入力半導体装置
に関する。
[従来技術とその間融点コ
この種の縦型MO8ゲート入力半導体装置を大軍労化す
る場合、ゲート金属及びソース金包篭極の抵抗を小さく
するためにその面積を大きくする必要がある。この時ゲ
ート領域長を長くして半導体装置のオン抵抗を下けよう
とすると、チップサイズが非常に大きいものになってし
まう。そこでチップの有効利用を図るためにソース金属
筒、極下で複数に分割されたソース拡散領域を設けてゲ
ート領域長をかせぎ、このソース金属電極下の絶縁膜中
に例えば多結晶シリコンからなる坤込みゲート電極を設
け、2層配線仁よってそれぞれの電極を取り出す方法が
考えられている。しかし多結晶シリコンからなる埋込み
電極と2層目のソース電極の間に介在させる絶縁膜の厚
みが大きくなると、段差が生じ2層目のソース電極の膜
厚が部分的に薄くなる。このため大面積のMOSゲート
入力半導体装置に電流を流すと、ソースポンティングバ
ットに遠いソース電極からの電流が、ソースボンディン
グバットに近い場所の膜厚が薄い部分に全部流れ込む。
る場合、ゲート金属及びソース金包篭極の抵抗を小さく
するためにその面積を大きくする必要がある。この時ゲ
ート領域長を長くして半導体装置のオン抵抗を下けよう
とすると、チップサイズが非常に大きいものになってし
まう。そこでチップの有効利用を図るためにソース金属
筒、極下で複数に分割されたソース拡散領域を設けてゲ
ート領域長をかせぎ、このソース金属電極下の絶縁膜中
に例えば多結晶シリコンからなる坤込みゲート電極を設
け、2層配線仁よってそれぞれの電極を取り出す方法が
考えられている。しかし多結晶シリコンからなる埋込み
電極と2層目のソース電極の間に介在させる絶縁膜の厚
みが大きくなると、段差が生じ2層目のソース電極の膜
厚が部分的に薄くなる。このため大面積のMOSゲート
入力半導体装置に電流を流すと、ソースポンティングバ
ットに遠いソース電極からの電流が、ソースボンディン
グバットに近い場所の膜厚が薄い部分に全部流れ込む。
この時その部分の抵抗が大きいため、電流密度が高くな
るにつれて発熱し、電極が溶融して複数に分割されたソ
ース拡散領域の全域からの電流を取り出せなくなり、順
電圧降下■Fが異常に高くなって、MOSゲート入力半
導体装置の電気的特性が劣化する。特にチップサイズの
大きい大容量MOSゲート入力半導体装置ではその影響
が大きく高速スイッチング動作の妨げとなる。
るにつれて発熱し、電極が溶融して複数に分割されたソ
ース拡散領域の全域からの電流を取り出せなくなり、順
電圧降下■Fが異常に高くなって、MOSゲート入力半
導体装置の電気的特性が劣化する。特にチップサイズの
大きい大容量MOSゲート入力半導体装置ではその影響
が大きく高速スイッチング動作の妨げとなる。
[発明の目的]
この発明は上記の点に鑑み、ソース電極の一部領域に導
電体物質を積層して抵抗を下げ、大電流を高速にスイッ
チング動作させる事を可能にした縦型MO8ゲート入力
半導体装置を提供するものである。
電体物質を積層して抵抗を下げ、大電流を高速にスイッ
チング動作させる事を可能にした縦型MO8ゲート入力
半導体装置を提供するものである。
[発明の概要]
この発明の基本的な構成の平面図を第1図に、そのA−
A’l1面図を第2図に示す。図中1はれ+型S1基板
で・あり、その上にドレイン、領域となるn一層2が設
けられ、このn一層2に二重拡散によってp型ベース領
域3とn+型ンソー領域4が自己整合的に形成されてい
る。基板表面にはシリコン酸化膜5を介して不純物がド
ープされた多結晶シリコン膜からなる埋込みゲート電極
6が配設されている。この埋込みゲート電極6にはソー
ス領域4からのt極取出しのための孔があけられており
、埋込みゲート電極6上に更にシリコン酸化膜7を介し
て、各ソース領域4にコンタクトするソース金属電極8
及び埋込みゲー)t46にコンタクトするゲート金i1
!極9が配設されている。図から明らかなように、この
構造はソース金属電極8の下に複数のソース領域が設け
られ、かつゲート金属電極9ヘコンタクトする狸込みゲ
ート電極6がソース金属電極8下に配設されている。さ
らにソース金)F4電極8の上にさらに膜厚の厚い第2
の導電体物質11を第1図に示すように気相、取り出し
方向に対して鱒父するように積層配置しである。この点
が本発明の特徴となっている0 [発明の実施例] 第1図のような構造を得るための製造方法の一実施例を
説明する。まずn” fJ、 84 ?!−板1にn−
型層2をエピタキシャル成長させ、その表向に熱酸化に
よりシリコン酸化膜5を形成する。次にゲート領域長と
して不純物がドープされた多結晶シリコン膜6を約0.
5ミクロンの厚さに形成しソース領域となるべき個所に
PEP技術によって孔あけを行い、p型不純物を拡散し
、続いてn 1Ai44不純物を拡散させて、ベース領
域3.ソース領域4を形成する。次に全面にCVD法に
よりシリコン酸化M7を約2μm堆積し、ゲート電極を
埋込み、後につけるソース金属電極とソース領域とのコ
ンタクトを取るべき部分及びゲート金属電極と多結晶シ
リコン膜とのコンタクトを取るべき一部分をPPP技術
によって選択的にエツチングする。その後At膜を5μ
m蒸着し、パターニングの工程を経てソース領域4にコ
ンタクトするソース金属電極8と埋込みゲート電極6に
コンタクトするゲート電極9に分割する。さらに全面に
CVD法によりシリコン酸化膜10を堆積しソース金属
電°極とゲート金属電極間の絶縁膜とし不要な部分を選
択的に除去した後、最俵に第1図に示すように、たとえ
ばメタルマスクを使って第2の導筒1体物質としてAt
膜1】を10〜15μmの厚さに形成して完成する。
A’l1面図を第2図に示す。図中1はれ+型S1基板
で・あり、その上にドレイン、領域となるn一層2が設
けられ、このn一層2に二重拡散によってp型ベース領
域3とn+型ンソー領域4が自己整合的に形成されてい
る。基板表面にはシリコン酸化膜5を介して不純物がド
ープされた多結晶シリコン膜からなる埋込みゲート電極
6が配設されている。この埋込みゲート電極6にはソー
ス領域4からのt極取出しのための孔があけられており
、埋込みゲート電極6上に更にシリコン酸化膜7を介し
て、各ソース領域4にコンタクトするソース金属電極8
及び埋込みゲー)t46にコンタクトするゲート金i1
!極9が配設されている。図から明らかなように、この
構造はソース金属電極8の下に複数のソース領域が設け
られ、かつゲート金属電極9ヘコンタクトする狸込みゲ
ート電極6がソース金属電極8下に配設されている。さ
らにソース金)F4電極8の上にさらに膜厚の厚い第2
の導電体物質11を第1図に示すように気相、取り出し
方向に対して鱒父するように積層配置しである。この点
が本発明の特徴となっている0 [発明の実施例] 第1図のような構造を得るための製造方法の一実施例を
説明する。まずn” fJ、 84 ?!−板1にn−
型層2をエピタキシャル成長させ、その表向に熱酸化に
よりシリコン酸化膜5を形成する。次にゲート領域長と
して不純物がドープされた多結晶シリコン膜6を約0.
5ミクロンの厚さに形成しソース領域となるべき個所に
PEP技術によって孔あけを行い、p型不純物を拡散し
、続いてn 1Ai44不純物を拡散させて、ベース領
域3.ソース領域4を形成する。次に全面にCVD法に
よりシリコン酸化M7を約2μm堆積し、ゲート電極を
埋込み、後につけるソース金属電極とソース領域とのコ
ンタクトを取るべき部分及びゲート金属電極と多結晶シ
リコン膜とのコンタクトを取るべき一部分をPPP技術
によって選択的にエツチングする。その後At膜を5μ
m蒸着し、パターニングの工程を経てソース領域4にコ
ンタクトするソース金属電極8と埋込みゲート電極6に
コンタクトするゲート電極9に分割する。さらに全面に
CVD法によりシリコン酸化膜10を堆積しソース金属
電°極とゲート金属電極間の絶縁膜とし不要な部分を選
択的に除去した後、最俵に第1図に示すように、たとえ
ばメタルマスクを使って第2の導筒1体物質としてAt
膜1】を10〜15μmの厚さに形成して完成する。
又、第2図に示した12はソース電、極のボンディング
バットと外部電極端子へ接続されたボンディング線、1
3はゲート電極のボンディングバットと外部電極端子へ
接続されたボンディング線を示しである。
バットと外部電極端子へ接続されたボンディング線、1
3はゲート電極のボンディングバットと外部電極端子へ
接続されたボンディング線を示しである。
[発明の効果コ
このような構成とすれば、ソース金属電極中で電流を取
り出す際に電流が巣中する場所の抵抗を下げる事ができ
るから大電流を流す事が容易になる0又、MO8ゲート
入力半導体装置の電流容量によって2#目の導電体物質
の厚みを単独に考える事ができるから、IR目の金属電
極を微細なパターンにする事ができ、高速でかつ大容量
のスイッチング動作が可能である。
り出す際に電流が巣中する場所の抵抗を下げる事ができ
るから大電流を流す事が容易になる0又、MO8ゲート
入力半導体装置の電流容量によって2#目の導電体物質
の厚みを単独に考える事ができるから、IR目の金属電
極を微細なパターンにする事ができ、高速でかつ大容量
のスイッチング動作が可能である。
[発明の他の実施例コ
なお、上記実施例において第2の導電体物質1]の形状
を電流取り出し方向に対して直交するように配置し設け
たが、その趣旨を逸脱しない範囲で種々変形実施するこ
とができる。又本発明において、縦型MO8ゲート入力
半導体装置において説明したが、ゲートを極とソース電
極が二層配線で形成されたこの種の4層構造としたMO
Sサイリスタや伝導変調型MOSFET等につ私ても適
用できる。
を電流取り出し方向に対して直交するように配置し設け
たが、その趣旨を逸脱しない範囲で種々変形実施するこ
とができる。又本発明において、縦型MO8ゲート入力
半導体装置において説明したが、ゲートを極とソース電
極が二層配線で形成されたこの種の4層構造としたMO
Sサイリスタや伝導変調型MOSFET等につ私ても適
用できる。
第1図はこの発明の基本構成及び一実施例を説明するた
めの平面図、第2図は第1図のA −A’断面図である
。 1・・・n+型シリコン基板 2・・・n一層(ドレイン領域) 3・・・p型ベース領域 4・・・n+型ソース領域5
・・・シリコン酸化膜 6・・・埋込みゲート電極7・
・・シリコン酸化膜 8・・・ソース金属電極9・・・
ゲート金属電極 IO・・・シリコン酸化膜11・・・
導電体物質 12・・・ソースボンディング線13・・
・ゲートボンディング線
めの平面図、第2図は第1図のA −A’断面図である
。 1・・・n+型シリコン基板 2・・・n一層(ドレイン領域) 3・・・p型ベース領域 4・・・n+型ソース領域5
・・・シリコン酸化膜 6・・・埋込みゲート電極7・
・・シリコン酸化膜 8・・・ソース金属電極9・・・
ゲート金属電極 IO・・・シリコン酸化膜11・・・
導電体物質 12・・・ソースボンディング線13・・
・ゲートボンディング線
Claims (2)
- (1)1つの伝導型の半導体基板と、該基板の1つの表
面から広がっている反対の伝導型を有する第1の領域と
、該第1の領域内に反対の伝導型を有する第2の領域と
、前記第1及び第2の領域が形成するPN接合と、前記
第1の領域と基板とが形成するPN接合の両者な植機す
る第1の絶縁層と、該絶縁層上に形成される導電性物質
と、その導電性物質を取り囲むように積層された第2の
絶縁層で構成され、前記4電物質の一部分を電気的に接
続したゲート電極と該第1及び第2の領域が電気的に接
続されたソース電極が2層配線によって該基板の一方の
表面に配置され、他方の表面で半導体基板と電気的に接
続したドレイン電極を有する縦型M OSゲート入力半
導体装置において、上記ソース電極の一部にさらに厚い
膜厚を有する第2の導電体物質を積層し、該導電体物質
はソース拡散領域の上から第2の絶縁層を越えて、電流
取り出し方向に対して直交するように配置し、ソースの
ボンディングバットへ延長した事を特徴とする縦型MO
Sゲート入力半導体装置。 - (2)第2の導電体物質としてA4 V、 Ti、 N
i、 Cu 。 Ag、 Au又はこれらを含有した延展性全組とした事
を特徴とする特許請求の範囲第1項記載の縦型MOSゲ
ート入力半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59080209A JPS60225467A (ja) | 1984-04-23 | 1984-04-23 | 縦型mosゲ−ト入力半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59080209A JPS60225467A (ja) | 1984-04-23 | 1984-04-23 | 縦型mosゲ−ト入力半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60225467A true JPS60225467A (ja) | 1985-11-09 |
Family
ID=13711993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59080209A Pending JPS60225467A (ja) | 1984-04-23 | 1984-04-23 | 縦型mosゲ−ト入力半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60225467A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62217667A (ja) * | 1986-03-19 | 1987-09-25 | Toshiba Corp | 半導体装置 |
EP0720234A2 (en) * | 1994-12-30 | 1996-07-03 | SILICONIX Incorporated | Vertical power MOSFET having thick metal layer to reduce distributed resistance and method of fabricating the same |
JPH08264785A (ja) * | 1994-12-30 | 1996-10-11 | Siliconix Inc | 集積回路ダイ及びその製造方法 |
DE102005054872B4 (de) * | 2005-11-15 | 2012-04-19 | Infineon Technologies Ag | Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung |
-
1984
- 1984-04-23 JP JP59080209A patent/JPS60225467A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62217667A (ja) * | 1986-03-19 | 1987-09-25 | Toshiba Corp | 半導体装置 |
EP0720234A2 (en) * | 1994-12-30 | 1996-07-03 | SILICONIX Incorporated | Vertical power MOSFET having thick metal layer to reduce distributed resistance and method of fabricating the same |
JPH08255911A (ja) * | 1994-12-30 | 1996-10-01 | Siliconix Inc | 分布抵抗を低減する厚い金属レイヤを有する縦形パワーmosfet及びその製作方法 |
JPH08264785A (ja) * | 1994-12-30 | 1996-10-11 | Siliconix Inc | 集積回路ダイ及びその製造方法 |
EP0720234A3 (en) * | 1994-12-30 | 1997-09-10 | Siliconix Inc | Vertical power MOSFET having a thick metal layer to reduce the distributed resistance and manufacturing method |
US6043125A (en) * | 1994-12-30 | 2000-03-28 | Siliconix Incorporated | Method of fabricating vertical power MOSFET having low distributed resistance |
US6066877A (en) * | 1994-12-30 | 2000-05-23 | Siliconix Incorporated | Vertical power MOSFET having thick metal layer to reduce distributed resistance |
JP2008124516A (ja) * | 1994-12-30 | 2008-05-29 | Siliconix Inc | 集積回路ダイ及びその製造方法 |
DE102005054872B4 (de) * | 2005-11-15 | 2012-04-19 | Infineon Technologies Ag | Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5047833A (en) | Solderable front metal contact for MOS devices | |
JPS63314850A (ja) | 半導体装置 | |
JPH09246552A (ja) | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 | |
JP2006173437A (ja) | 半導体装置 | |
US3566214A (en) | Integrated circuit having a plurality of circuit element regions and conducting layers extending on both of the opposed common major surfaces of said circuit element regions | |
JPH06105708B2 (ja) | 半導体装置 | |
US4724475A (en) | Semiconductor device | |
JP2006108663A (ja) | 垂直導電パワー電子デバイス及びその実現方法 | |
US5888889A (en) | Integrated structure pad assembly for lead bonding | |
JPH08274321A (ja) | 半導体装置 | |
JPS60225467A (ja) | 縦型mosゲ−ト入力半導体装置 | |
JP2504498B2 (ja) | 半導体装置 | |
JPS61278161A (ja) | 高耐圧半導体装置 | |
JP2525558Y2 (ja) | 半導体装置 | |
JPS6260236A (ja) | 縦形半導体装置およびその製造方法 | |
EP0420164A1 (en) | Bipolar power semiconductor device and method for making the same | |
JPH027182B2 (ja) | ||
JP2721008B2 (ja) | 半導体装置 | |
JPH04297071A (ja) | 半導体装置 | |
JPH023300B2 (ja) | ||
JPS6152988B2 (ja) | ||
JPS6231154A (ja) | 半導体装置 | |
JPH0526772Y2 (ja) | ||
JP2789484B2 (ja) | 半導体装置 | |
JPS6289361A (ja) | 縦形半導体装置およびその製造方法 |