JPS6144451A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6144451A JPS6144451A JP59165670A JP16567084A JPS6144451A JP S6144451 A JPS6144451 A JP S6144451A JP 59165670 A JP59165670 A JP 59165670A JP 16567084 A JP16567084 A JP 16567084A JP S6144451 A JPS6144451 A JP S6144451A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pattern
- regions
- metal
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4821—Bridge structure with air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、半導体装置の外部引出し電極、特に半導体ペ
レットの一主面側に２つの互いに異なる領域が複数に島
状に分割されて配Ｖ１されこの共通領域に設けたそれぞ
れの電極金属と電気的接続を図って外部へ引ぎ出す外部
引出し電極の構造を改良した半導体装置に関する。
レットの一主面側に２つの互いに異なる領域が複数に島
状に分割されて配Ｖ１されこの共通領域に設けたそれぞ
れの電極金属と電気的接続を図って外部へ引ぎ出す外部
引出し電極の構造を改良した半導体装置に関する。
［従来技術］
電力用トランジスタ、ダーリントントランジスタ、ゲー
ト・ターン・オフ・サイリスタ（ＧＴＯ）等大容量の半
導体装置では、一般に半導体ペレットの一主面側に２つ
の互いに異なる領域が島状に分割されて形成され互いに
入り組んだ複雑なパターン形状となり、このｇＡ域上の
電極金属も微細かつ複雑な形状となっている。かかる電
極金属にはこれらと電気的に接続される外部引出し電極
が設けられるが、前記のように電極金属が微細かつ複雑
な形状をしているために一般に次のような方策がとられ
ている。
ト・ターン・オフ・サイリスタ（ＧＴＯ）等大容量の半
導体装置では、一般に半導体ペレットの一主面側に２つ
の互いに異なる領域が島状に分割されて形成され互いに
入り組んだ複雑なパターン形状となり、このｇＡ域上の
電極金属も微細かつ複雑な形状となっている。かかる電
極金属にはこれらと電気的に接続される外部引出し電極
が設けられるが、前記のように電極金属が微細かつ複雑
な形状をしているために一般に次のような方策がとられ
ている。
■ 複数に分割された複雑なパターン形状の電極金属に
直接外部引出し電極を取付ることは困難であるために、
アルミ（へ交）線、金線（Ａｕ ）を用いてワイヤボン
ディング法、超音波法、熱圧着法等により多品ＩＪを電
気的に接続し、いずれか１つ島から集中的に外部へ引出
すための外部引出し′：Ｊ：Ａ極を設けている。
直接外部引出し電極を取付ることは困難であるために、
アルミ（へ交）線、金線（Ａｕ ）を用いてワイヤボン
ディング法、超音波法、熱圧着法等により多品ＩＪを電
気的に接続し、いずれか１つ島から集中的に外部へ引出
すための外部引出し′：Ｊ：Ａ極を設けている。
しかしながら上記の場合、分割された島の数が多くなれ
ばなるほど、配線用のワイヤの数が多くなり、信頼性の
問題や１つの半導体ペレット内に複数の半導体装置を作
り込んであるものにあっては互いのワイヤ間を電気的に
絶縁しなければならず、−そう全体の構成を複雑化、組
立作業の煩雑化等を避けられない。
ばなるほど、配線用のワイヤの数が多くなり、信頼性の
問題や１つの半導体ペレット内に複数の半導体装置を作
り込んであるものにあっては互いのワイヤ間を電気的に
絶縁しなければならず、−そう全体の構成を複雑化、組
立作業の煩雑化等を避けられない。
■ 一導電型領域上の電極金属の島状パターン形状に合
せて金属板を微細加工し、この金属板を介して外部引出
し電極を取付けている。
せて金属板を微細加工し、この金属板を介して外部引出
し電極を取付けている。
上記の場合、まず、金属板の前記パターン形状に合せた
微細加工がきわめて困難であり、ざらに組立時に両パタ
ーンの位置合せが難しく、極端な場合には位置ずれによ
る短絡事故等も沼来し問題があった。
微細加工がきわめて困難であり、ざらに組立時に両パタ
ーンの位置合せが難しく、極端な場合には位置ずれによ
る短絡事故等も沼来し問題があった。
［発明の概要］
本発明は上記の事情にかんがみてなされたちので、外部
引出し電極を比較的微細加工の容易なシリコン基板で形
成したことを特徴とする。
引出し電極を比較的微細加工の容易なシリコン基板で形
成したことを特徴とする。
［発明の実施例］
以下に本発明の一実施例を第１図および第２図を参照し
て説明する。
て説明する。
第１図は、本発明に係る半導体装置を概略的に示した断
面図である。
面図である。
同図において、半導体ペレット（１）には、熱拡散法等
により、例えば電力用トランジスタではコレクタ領域（
２）、ベース領［（３）、このベース領域（３）内に互
いに分離された島状のエミッタ領域（４）が形成されて
いる。
により、例えば電力用トランジスタではコレクタ領域（
２）、ベース領［（３）、このベース領域（３）内に互
いに分離された島状のエミッタ領域（４）が形成されて
いる。
こうして半導体ペレット（１）の−主面側にはベース領
域（３）とエミッタ領域（４）とが同一平面上に互いに
入り組んだ形で現われる。この同一平面上のベース領域
（３）およびエミッタ領域上にはそれぞれ金Ｆ４電極（
５）、（６）が設けられ、また反対主面側のコレクタ領
域上にも金ｊ［極（７）が設けられる。
域（３）とエミッタ領域（４）とが同一平面上に互いに
入り組んだ形で現われる。この同一平面上のベース領域
（３）およびエミッタ領域上にはそれぞれ金Ｆ４電極（
５）、（６）が設けられ、また反対主面側のコレクタ領
域上にも金ｊ［極（７）が設けられる。
上記エミッタ領域（４）の金属電極（６）上に外部引出
し電極（７）が設けられるが、この外部引出し電極（７
）の素材はシリコン基板から成り、以下の方法によって
エミッタ領域〈４ンの金属電極（６）のパターン形状に
合せた形状の突出部が形成されている。
し電極（７）が設けられるが、この外部引出し電極（７
）の素材はシリコン基板から成り、以下の方法によって
エミッタ領域〈４ンの金属電極（６）のパターン形状に
合せた形状の突出部が形成されている。
すなわち、外部引出し電極（７）は、低抵抗のシリコン
基板から成り、例えば比抵抗３〜１５／１０００Ω−Ｃ
Ｉ、厚さ３００μｍのＮ型シリコ２塁板（１０）を用意
し、１２００℃、５時間、湿酸素（Ｗｅｔ ０２ ）
中で酸化し、厚さ１．８μｍ程度の二酸化硅素（Ｓｉ
０２ ）被１１ｉ！ （１１）を形成する（第２図（Ａ
））。
基板から成り、例えば比抵抗３〜１５／１０００Ω−Ｃ
Ｉ、厚さ３００μｍのＮ型シリコ２塁板（１０）を用意
し、１２００℃、５時間、湿酸素（Ｗｅｔ ０２ ）
中で酸化し、厚さ１．８μｍ程度の二酸化硅素（Ｓｉ
０２ ）被１１ｉ！ （１１）を形成する（第２図（Ａ
））。
次に、フォト・リソ技術を使用し、エミッタ領域（４）
の電極金Ｂ（６）のパターン形状に合せた形状のパター
ンをシリコン基板上に形成した。後、フッ酸（ＨＦ）系
のエツチング溶液で不必要な部分の５ｉＯｚ被１１５１
（１１）を除去した後、その部分のシリコン基板（１０
）自体をエツチングすべ（フッ酸：硝酸：酢酸を１：３
：１の割合いで混合した溶液中に約２分間浸漬し、約２
０μｍエツチングし凹部（１２）を形成する（同図（Ｂ
））。
の電極金Ｂ（６）のパターン形状に合せた形状のパター
ンをシリコン基板上に形成した。後、フッ酸（ＨＦ）系
のエツチング溶液で不必要な部分の５ｉＯｚ被１１５１
（１１）を除去した後、その部分のシリコン基板（１０
）自体をエツチングすべ（フッ酸：硝酸：酢酸を１：３
：１の割合いで混合した溶液中に約２分間浸漬し、約２
０μｍエツチングし凹部（１２）を形成する（同図（Ｂ
））。
次いで、シリコン基板（１０）の全面のＳｉＯ２被膜を
エツチングにより除去した後、１２００℃、５時間、Ｗ
ｅｔ ０２中で再度熱酸化を行なう（同図（Ｃ））。
エツチングにより除去した後、１２００℃、５時間、Ｗ
ｅｔ ０２中で再度熱酸化を行なう（同図（Ｃ））。
次に、フォト・リソ技術を使って再度、前記エミッタ領
域（４）のｍ種金属（６）のパターン形状に合せてパタ
ーンを形成した後、１！極金属（６）に対応する部分の
ＳｉＯ２被１！（１１）をエツチングにより除去し突出
部上に露出部（１３）を形成する。
域（４）のｍ種金属（６）のパターン形状に合せてパタ
ーンを形成した後、１！極金属（６）に対応する部分の
ＳｉＯ２被１！（１１）をエツチングにより除去し突出
部上に露出部（１３）を形成する。
最後に露出部（１３）および反対主面に電子ビーム蒸着
法、抵抗式蒸着法等によりニッケルー金（Ｎｉ −Ａｕ
）（１４）を３５０〜５０００人程度蒸看しかつ不要
な部分に付着したＮｉ−ＡＬ＋をエツチングにより除去
する（同図（Ｅ））。
法、抵抗式蒸着法等によりニッケルー金（Ｎｉ −Ａｕ
）（１４）を３５０〜５０００人程度蒸看しかつ不要
な部分に付着したＮｉ−ＡＬ＋をエツチングにより除去
する（同図（Ｅ））。
以上のようにして形成されたシリコン基板から成る外部
引出し電極（７）は、前記したように第１図に示すよう
な形状となり、この電極（７）を半導体ペレット（１）
のエミッタ領域（４）上の金１ｉ１ｉｆｆｌ極（６）の
パターン形状に合せて、すず−鉛（Ｓｎ −Ｐｂ ）系
低温ソルダを介して重ね合せ雰囲気炉等を通して外部引
出し電極（７）と半導体ペレット（１）の金属電極（６
）とを接着させる。
引出し電極（７）は、前記したように第１図に示すよう
な形状となり、この電極（７）を半導体ペレット（１）
のエミッタ領域（４）上の金１ｉ１ｉｆｆｌ極（６）の
パターン形状に合せて、すず−鉛（Ｓｎ −Ｐｂ ）系
低温ソルダを介して重ね合せ雰囲気炉等を通して外部引
出し電極（７）と半導体ペレット（１）の金属電極（６
）とを接着させる。
尚、外部引出し電極（７）はその外側に配置される銅等
から成る電極ボスト（図示せず）に接岩若しくは圧接さ
れる。
から成る電極ボスト（図示せず）に接岩若しくは圧接さ
れる。
本発明は上記のように外部引出し電極（７）をシリコン
基板で構成したものであるが、使用するシリコン基板の
厚さが２００〜３００μｍ程度と薄いために抵抗率の点
からは実用上殆んど問題がない。
基板で構成したものであるが、使用するシリコン基板の
厚さが２００〜３００μｍ程度と薄いために抵抗率の点
からは実用上殆んど問題がない。
すなわら、比抵抗１，２Ｘ ｉ ｏ°２Ω・ｃａ１厚さ
３００μｍの単位断面積（ｃＩｍ２）当りの抵抗率【≠
３．６Ｘ １０→Ω程度であり、ニクロムの抵抗率１．
０９Ｘ１０＠Ω・Ｃｌ１ｌニ比シ、約３（［Ｉｔ’［す
殆んど問題はない。
３００μｍの単位断面積（ｃＩｍ２）当りの抵抗率【≠
３．６Ｘ １０→Ω程度であり、ニクロムの抵抗率１．
０９Ｘ１０＠Ω・Ｃｌ１ｌニ比シ、約３（［Ｉｔ’［す
殆んど問題はない。
また、この抵抗弁が電力用トランジスタ、ダーリントン
トランジスタ等において一種のバランス抵抗となって特
定個所への電流集中を防ぎ、半導体装置の電気的特性を
改善できる効果がある。
トランジスタ等において一種のバランス抵抗となって特
定個所への電流集中を防ぎ、半導体装置の電気的特性を
改善できる効果がある。
さらに従来の１個所又は複数個所から引出すものにあっ
ては、電極金属のパターン形状が複雑な場合には各電極
金属と導通領域との間に横方向抵抗が生じ電流特性を落
す原因ともなっていたが、上記の実施例の場合、全電極
金属と接触するので、そのようなこともない。
ては、電極金属のパターン形状が複雑な場合には各電極
金属と導通領域との間に横方向抵抗が生じ電流特性を落
す原因ともなっていたが、上記の実施例の場合、全電極
金属と接触するので、そのようなこともない。
尚、上記の実施例では電力用トランジスタを例にして説
明したが、勿論他の半導体装置、例えばＧＴＯにも適用
できるし、また１つの半導体ペレット内に複数の半導体
装置を作り込んだようなものにも利用できる。さらにシ
リコン基板から成る外部引出し電極も必ずしも一体的で
ある必要はなく複数に分割して使用することができる。
明したが、勿論他の半導体装置、例えばＧＴＯにも適用
できるし、また１つの半導体ペレット内に複数の半導体
装置を作り込んだようなものにも利用できる。さらにシ
リコン基板から成る外部引出し電極も必ずしも一体的で
ある必要はなく複数に分割して使用することができる。
［発明の効果］
本発明は上記のように外部引出し電（量をシリコン基板
で形成するようにしたので、半導体ペレットの金属電極
が複雑なパターン形状をしていてもフォト・リソ技術、
エツチング処理技術により容易に＠粗加工ができ、前記
パターン形状に合せた形状の外部引出し電極を容易に形
成することができる。しかもこの場合に形成された外部
引出し電極が全面で半導体ペレットの電極金属に接続さ
れるために従来のように横抵抗を生じさせず、電力用ト
ランジスタ、ダーリントントランジスタでは全エミッタ
領域から効率良く電流が集められ、したがってこれによ
り、電気的特性が改善され、また、ＧＴＯ等のザイリス
タではサージ耐量が向上する等の効果がある。
で形成するようにしたので、半導体ペレットの金属電極
が複雑なパターン形状をしていてもフォト・リソ技術、
エツチング処理技術により容易に＠粗加工ができ、前記
パターン形状に合せた形状の外部引出し電極を容易に形
成することができる。しかもこの場合に形成された外部
引出し電極が全面で半導体ペレットの電極金属に接続さ
れるために従来のように横抵抗を生じさせず、電力用ト
ランジスタ、ダーリントントランジスタでは全エミッタ
領域から効率良く電流が集められ、したがってこれによ
り、電気的特性が改善され、また、ＧＴＯ等のザイリス
タではサージ耐量が向上する等の効果がある。
【図面の簡単な説明】
第１図は、本発明の一実施例を示す半導体装置の概略溝
道を示す断面図、第２図（Ａ）乃至（Ｅ）は上記半導体
装置に用いられるシリコン基板から成る外部引出し電極
の成形方法を示す工程図マある。 出 願 人 日本インターナショナル整流器株式会社第１図
道を示す断面図、第２図（Ａ）乃至（Ｅ）は上記半導体
装置に用いられるシリコン基板から成る外部引出し電極
の成形方法を示す工程図マある。 出 願 人 日本インターナショナル整流器株式会社第１図
Claims (1)
- 【特許請求の範囲】 １、半導体ペレットの一主面側の一導電型領域上に電極
金属が設けられさらにこの電極金属上に外部引出し電極
が設けられる半導体装置において、前記外部電極をシリ
コン基板で構成したことを特徴とする半導体装置。 ２、前記一導電型領域は、他の導電型領域と互いに入り
組むように複数の分割された島として形成され、この島
上に前記電極金属が設けられ、この電極金属上に前記島
のパターンに合せて形成した前記外部電極を有すること
を特徴とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59165670A JPS6144451A (ja) | 1984-08-09 | 1984-08-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59165670A JPS6144451A (ja) | 1984-08-09 | 1984-08-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6144451A true JPS6144451A (ja) | 1986-03-04 |
| JPH023300B2 JPH023300B2 (ja) | 1990-01-23 |
Family
ID=15816790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59165670A Granted JPS6144451A (ja) | 1984-08-09 | 1984-08-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6144451A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6363349A (ja) * | 1986-09-03 | 1988-03-19 | Nippon Kayaku Co Ltd | ペツト飼料用組成物 |
-
1984
- 1984-08-09 JP JP59165670A patent/JPS6144451A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6363349A (ja) * | 1986-09-03 | 1988-03-19 | Nippon Kayaku Co Ltd | ペツト飼料用組成物 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023300B2 (ja) | 1990-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0357618B2 (ja) | ||
| US3632436A (en) | Contact system for semiconductor devices | |
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| JPS59121871A (ja) | 半導体装置 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| US3697828A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| US5866951A (en) | Hybrid circuit with an electrically conductive adhesive | |
| JPH05343468A (ja) | 半導体装置 | |
| JPS6144451A (ja) | 半導体装置 | |
| JP2000150918A (ja) | ダイオード装置 | |
| US3763550A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| GB1196834A (en) | Improvement of Electrode Structure in a Semiconductor Device. | |
| JPS5850021B2 (ja) | 半導体装置の製法 | |
| TW497232B (en) | Semiconductor device and method of manufacturing the same | |
| JP3717597B2 (ja) | 半導体装置 | |
| JPS6123329A (ja) | 半導体装置製造法 | |
| JPS60150636A (ja) | 電力用半導体素子のための接点電極 | |
| JPS60225467A (ja) | 縦型ｍｏｓゲ−ト入力半導体装置 | |
| JPH0770539B2 (ja) | トランジスタ | |
| JPS6115587B2 (ja) | ||
| JP2003100766A (ja) | 半導体装置 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JPH0442917Y2 (ja) | ||
| JPS58199533A (ja) | 半導体装置 | |
| JPS61107753A (ja) | 半導体装置 |