JPS60150636A - 電力用半導体素子のための接点電極 - Google Patents
電力用半導体素子のための接点電極Info
- Publication number
- JPS60150636A JPS60150636A JP59203915A JP20391584A JPS60150636A JP S60150636 A JPS60150636 A JP S60150636A JP 59203915 A JP59203915 A JP 59203915A JP 20391584 A JP20391584 A JP 20391584A JP S60150636 A JPS60150636 A JP S60150636A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- contact electrode
- plate piece
- power semiconductor
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、分布形電極構造を有する電力用半導体素子の
ための接点電極に関する。分布形電極構造を有する上記
の電力用半導体素子は、例えば電力用トランジスタ、G
TOサイリスタ、周波数サイリスタである。
ための接点電極に関する。分布形電極構造を有する上記
の電力用半導体素子は、例えば電力用トランジスタ、G
TOサイリスタ、周波数サイリスタである。
小出力の半導体素子の場合は、トランジスタチップのエ
ミッタ及びベース金属膜又はサイリスタチップの陰極及
びダート金属膜と素子の外部接続端子との間の電気的結
合が、直径約0.2ないし0.5園の細いアルミニウム
線で行われるのが普通である。その場合、接触面の金属
膜は通常、厚さ約4ないし6μmのアルミニウム層から
成り、アルミニウム線と金属化した接触面との結合はた
いてい公知の超音波ポンディングによりて行われる。
ミッタ及びベース金属膜又はサイリスタチップの陰極及
びダート金属膜と素子の外部接続端子との間の電気的結
合が、直径約0.2ないし0.5園の細いアルミニウム
線で行われるのが普通である。その場合、接触面の金属
膜は通常、厚さ約4ないし6μmのアルミニウム層から
成り、アルミニウム線と金属化した接触面との結合はた
いてい公知の超音波ポンディングによりて行われる。
しかし大出力の素子では細いアルミニウム線の小さな電
流搬送能力が不都合であシ、大型チップの接点形成のた
めに多重ボンディングが必要である。またチップのアル
ミニウム金属膜とアルミニウム線との間の結合が弱点で
ある。なぜなら負荷の頻繁な変化の後に接触抵抗の増加
を考慮しなければならないからである。更に、大面積の
接点形成は行われな込から、僅かな熱容量しかない接触
面の薄いアルミニウム場に、比較的高い分布電流が流れ
ることも欠点である・別の公知の方法では、軟質はんだ
で被覆した締金をチップの接触面の上に押し付ける。強
固なはんだ継手が生じるように、構成体をはんだの融点
まで加熱する。しかしその場合も通電は薄いアルミニウ
ム層で行われる。
流搬送能力が不都合であシ、大型チップの接点形成のた
めに多重ボンディングが必要である。またチップのアル
ミニウム金属膜とアルミニウム線との間の結合が弱点で
ある。なぜなら負荷の頻繁な変化の後に接触抵抗の増加
を考慮しなければならないからである。更に、大面積の
接点形成は行われな込から、僅かな熱容量しかない接触
面の薄いアルミニウム場に、比較的高い分布電流が流れ
ることも欠点である・別の公知の方法では、軟質はんだ
で被覆した締金をチップの接触面の上に押し付ける。強
固なはんだ継手が生じるように、構成体をはんだの融点
まで加熱する。しかしその場合も通電は薄いアルミニウ
ム層で行われる。
接触面の全面に金属格子で接点を形成する、別の公知の
方法で上記の欠点が取除かれる。しかしこの細かい格子
状の金属部材の製造と取付けは費用がかかる。この方法
で製造される素子では、金属部材のために銅が使用され
る。ところがその場合、温度サイクル妬おいて熱的不適
応による問題が起こる。モリブデン又はタングステンを
使用すれば、熱的適応が良好だが、しかし微細な構造に
加工するのが面倒である。
方法で上記の欠点が取除かれる。しかしこの細かい格子
状の金属部材の製造と取付けは費用がかかる。この方法
で製造される素子では、金属部材のために銅が使用され
る。ところがその場合、温度サイクル妬おいて熱的不適
応による問題が起こる。モリブデン又はタングステンを
使用すれば、熱的適応が良好だが、しかし微細な構造に
加工するのが面倒である。
最後に、更にモリブデン格子と分岐した接触面を圧力接
触によって結合できることが「エレクトロニック・デザ
インJ1982年4月29日、147及び148頁で知
られている。その場合、鋼製のばねによってモリブデン
基板とその下にあるモリブデン格子に圧縮力が加えられ
、それKよってチップの接触面に対して接点が形成され
る。機械的強度を改善するために、破壊しやすいシリコ
ンチップをモリブデン円板の上に合金して結合する。
触によって結合できることが「エレクトロニック・デザ
インJ1982年4月29日、147及び148頁で知
られている。その場合、鋼製のばねによってモリブデン
基板とその下にあるモリブデン格子に圧縮力が加えられ
、それKよってチップの接触面に対して接点が形成され
る。機械的強度を改善するために、破壊しやすいシリコ
ンチップをモリブデン円板の上に合金して結合する。
圧力接触による接点形成の場合、モリブデン格子の製造
は費用がかかシ、格子の上に補助モリブデン基板が必要
であることが欠点である。
は費用がかかシ、格子の上に補助モリブデン基板が必要
であることが欠点である。
複雑な構造によって、調整と組立の問題が生まれる。湿
気と空気中の有害ガスに対して密封しな込プラスチック
ケースに半導体素子を内蔵すれば、圧力接触した円板の
間の界面にガスと湿気が吸収されるから、順方向電圧降
下の増加を考慮しなければならない。また機械的強化の
ために、シリコンチップとモリブデン円板を合金しなけ
ればならないことが欠点である。しかも合金処理は合理
的な大量生産にはあまシ適尚でない。なぜなら例えば個
々のチップで清浄及びエツチング工程と不活性化工程を
実施しなければならないからである。ガラス不動態化と
合金処理の組合せはこれまで不可能である。グラスチッ
クカプセル入シ素子の場合は、合金シリコン部品で慣用
のよう如プラスチック不活性化だけでは、チップの遮断
特性の必要な安定性を得るのに十分でない。
気と空気中の有害ガスに対して密封しな込プラスチック
ケースに半導体素子を内蔵すれば、圧力接触した円板の
間の界面にガスと湿気が吸収されるから、順方向電圧降
下の増加を考慮しなければならない。また機械的強化の
ために、シリコンチップとモリブデン円板を合金しなけ
ればならないことが欠点である。しかも合金処理は合理
的な大量生産にはあまシ適尚でない。なぜなら例えば個
々のチップで清浄及びエツチング工程と不活性化工程を
実施しなければならないからである。ガラス不動態化と
合金処理の組合せはこれまで不可能である。グラスチッ
クカプセル入シ素子の場合は、合金シリコン部品で慣用
のよう如プラスチック不活性化だけでは、チップの遮断
特性の必要な安定性を得るのに十分でない。
本発明の目的は、はんだ付は金属格子の利点を有し、し
かも高い確実性と簡単な製造可能性が与えられる半導体
素子の接点電極を提供することである。
かも高い確実性と簡単な製造可能性が与えられる半導体
素子の接点電極を提供することである。
この接点電極は特にプラスチックカプセル入シ素子、例
えばモジュールに使用することができるものでなければ
ならない。従って未分割のシリコンウェハ\で行われる
不活性化処理と調和しなければならない。
えばモジュールに使用することができるものでなければ
ならない。従って未分割のシリコンウェハ\で行われる
不活性化処理と調和しなければならない。
分布形電極構造を有する電力用半導体素子のための接点
電極において、本発明に基づき接点電極が片側に構造・
やターンとなす金属接触面を有する板片から成シ、該金
属接触面の形状が、接点電極をはんだ付けする電力用半
導体素子の電極の構造に整合することによって、上記の
目的が達成される。
電極において、本発明に基づき接点電極が片側に構造・
やターンとなす金属接触面を有する板片から成シ、該金
属接触面の形状が、接点電極をはんだ付けする電力用半
導体素子の電極の構造に整合することによって、上記の
目的が達成される。
本発明の接点電極は晶い機械的強度を有し、電力用半導
体素子に取付ける時に取扱い易い。
体素子に取付ける時に取扱い易い。
目的に応じて導電性又は環線性の板片で製造することが
できる。
できる。
好適な実施態様によれば、板片はセラミックから成る。
絶縁性セラミックを使用することによって、例えばトラ
ンジスタのエミッタとペースのために、互いに絶縁され
た複数個の接触面を接点電極に配設できることが好都合
である。
ンジスタのエミッタとペースのために、互いに絶縁され
た複数個の接触面を接点電極に配設できることが好都合
である。
また、この接点電極は高い機械的強度の長所を有する。
接触面を作製するために必要な金属膜を覆設するには、
とシわけ金属とセラミックの直接結合法、特に西独特許
出願P 3324661.0に記載された方法が適当で
ある。それによって接点板片の上の金属膜の高い付着強
さが得られるからである。金属膜のために、このいわゆ
る「直接ボンディング」法で効果的な銅を使用すること
が好ましい。加熱の際に接点板片のたわみを排除するた
めK、好ましい実施態様によれば、セラミック板片の背
面も金属化することができる。最後に、セラミックとし
てムライトを使用することが好ましい。なぜならムライ
トの膨張係数は、後で接点電極がはんだ付けされる電力
用半導体素子を構成するシリコンの膨張係数に良く適応
するからである。
とシわけ金属とセラミックの直接結合法、特に西独特許
出願P 3324661.0に記載された方法が適当で
ある。それによって接点板片の上の金属膜の高い付着強
さが得られるからである。金属膜のために、このいわゆ
る「直接ボンディング」法で効果的な銅を使用すること
が好ましい。加熱の際に接点板片のたわみを排除するた
めK、好ましい実施態様によれば、セラミック板片の背
面も金属化することができる。最後に、セラミックとし
てムライトを使用することが好ましい。なぜならムライ
トの膨張係数は、後で接点電極がはんだ付けされる電力
用半導体素子を構成するシリコンの膨張係数に良く適応
するからである。
別の実施態様によれば、シリコンから成る板片が使用さ
れる。接点電極の製造のためにシリコンを使用すること
は、一連の利点をもたらす。
れる。接点電極の製造のためにシリコンを使用すること
は、一連の利点をもたらす。
半導体作用素子もシリコンから成るから、膨張係数の相
違による問題はない。接触面のための構造は、未分割の
ウェハで腐刻することができる。ウェハの腐刻と分割は
公知の方法によシ容易かつ安価であり、半導体メーカー
に現存する装置で行うことができる。微細な構造を厳密
な公差で、形状安定に製造することができる。このよう
な接点電極によって、半導体チップ上の互いに独立に金
属化された島を互いに電気的に結合することができる。
違による問題はない。接触面のための構造は、未分割の
ウェハで腐刻することができる。ウェハの腐刻と分割は
公知の方法によシ容易かつ安価であり、半導体メーカー
に現存する装置で行うことができる。微細な構造を厳密
な公差で、形状安定に製造することができる。このよう
な接点電極によって、半導体チップ上の互いに独立に金
属化された島を互いに電気的に結合することができる。
以下図面を参照して本発明の詳細な説明する。
第1図ないし第4図による接点電極を製造する場合は、
シリコンウェハから出発する。単結晶シリコンは破壊強
さが比較的高く、エツチング性が良好なので好適である
。必要な導電性を調整するために、比抵抗が約1ないし
5mΩのでなければならない。この用途ではシリコンの
極度に高い純度や無欠陥が要求されないから、費用はそ
れに応じて催少である。シリコンウェハは直径2ないし
5インチ、厚さ0.3ないし1鱈であることが好ましb
0帯帯状体の幅と間隔が約50#Iを超える接点電極の
製造のために、次の製造工程が適当である。
シリコンウェハから出発する。単結晶シリコンは破壊強
さが比較的高く、エツチング性が良好なので好適である
。必要な導電性を調整するために、比抵抗が約1ないし
5mΩのでなければならない。この用途ではシリコンの
極度に高い純度や無欠陥が要求されないから、費用はそ
れに応じて催少である。シリコンウェハは直径2ないし
5インチ、厚さ0.3ないし1鱈であることが好ましb
0帯帯状体の幅と間隔が約50#Iを超える接点電極の
製造のために、次の製造工程が適当である。
1、鋸断の後に汚れを除くために、シリコン棒から切取
ったシリコンウェハの両面をグリッドブラスト及び清掃
する。
ったシリコンウェハの両面をグリッドブラスト及び清掃
する。
2、好ましくは無電解ニッケルメッキ及び金メッキによ
る、はんだ付は可能な金属膜を両面に覆設する。
る、はんだ付は可能な金属膜を両面に覆設する。
3、耐酸性スクリーン印刷フェスを使用して、スクリー
ン印刷法によシ両面にマスクを掛ける。
ン印刷法によシ両面にマスクを掛ける。
シリコンウェハの片面には、′電力用半導体素子上の接
点・リーンに応じてフェスを分配する。
点・リーンに応じてフェスを分配する。
同時にこの面K、適当な・母ターンを調整手段としてプ
リントする。
リントする。
4. 金属膜及びシリコンのマスキングしない場所を、
公知の酸又は酸混合物でエツチングする。この場合シリ
コンは100ないし数百ミクロンまでエツチングする。
公知の酸又は酸混合物でエツチングする。この場合シリ
コンは100ないし数百ミクロンまでエツチングする。
しがしウェハを貫通する1でエツチングしない。その際
、ウェハを接点電極用の複数個の板片に分割するための
、その後の分割部もエツチングする。
、ウェハを接点電極用の複数個の板片に分割するための
、その後の分割部もエツチングする。
5、 続いてまず酸残価物を、次にスクリーン印刷ワニ
スを取除くために、洗浄及び清掃処理を行う。
スを取除くために、洗浄及び清掃処理を行う。
6 レーザ切断によりデート又はペース接続端子のため
の開孔をあける。
の開孔をあける。
7 ウェハを、製造される接点電極の形の何個の板片に
クリスタルソーで分割する。接点を形成する部品の大き
さ忙応じて、1個のウェハから数百個までの接点電極が
こうして作製される。
クリスタルソーで分割する。接点を形成する部品の大き
さ忙応じて、1個のウェハから数百個までの接点電極が
こうして作製される。
8、 次に板片上の金属膜を軟質はんだで濡らす。これ
は浸せきけんだ浴で行うことができる。
は浸せきけんだ浴で行うことができる。
代案として第6及び第7エ程の間に、未分割の板の構造
・Pターンがある側だけを、厚膜ハイブリッド法で慣用
のように、波動はんだ浴又は蒸気はんだ浴で濡らす。そ
の場合はんだは金属化面だけに付着する。
・Pターンがある側だけを、厚膜ハイブリッド法で慣用
のように、波動はんだ浴又は蒸気はんだ浴で濡らす。そ
の場合はんだは金属化面だけに付着する。
上記の方法で製造した接点電極1を第1図に示す。エン
チングによシ片面に構造・母ターンを設けたシリコン板
片2は、はんだ4で濡れた金属膜3を上側と下側に担持
する。エツチングによって生じた構造が接触面5をなす
。また、絶縁耐力の改善のための縁端凹陥部12がエツ
チングによって作られる。
チングによシ片面に構造・母ターンを設けたシリコン板
片2は、はんだ4で濡れた金属膜3を上側と下側に担持
する。エツチングによって生じた構造が接触面5をなす
。また、絶縁耐力の改善のための縁端凹陥部12がエツ
チングによって作られる。
第2図は接点電極1の接触面の平面図を示す。
この平面図にはケ9−ト又はベース接続端子のための切
欠部又は開孔部6も認められる。
欠部又は開孔部6も認められる。
第3図は接点電極によシ接点を形成しようとする電力用
半導体素子7(例えばトランジスタ)を示す。半導体素
子7は5個のエミッタ電極8を有し、接点電極1の接触
面5の形状がこれに整合する。またペース電極9と不活
性化ガラス10も示す。
半導体素子7(例えばトランジスタ)を示す。半導体素
子7は5個のエミッタ電極8を有し、接点電極1の接触
面5の形状がこれに整合する。またペース電極9と不活
性化ガラス10も示す。
第4図は電力用半導体装置7と、+riんだ付けされた
接点電極1から成るサンドインチ構造を示す。その場合
、接点電極1の構造・リーン側が電力用半導体装置7に
接触させられる。これは正確な調整のために、電力用半
導体装置の寸法の空欠部があるはんだ付は用ダイの中で
行われる。r−ト又はベース接続端子は電流が小さいか
ら、従来のようにトップリードの超音波ボンディング又
ははんだ付けによって製造することができる。このよう
なサント9イツチ構造を任意の混成回路又は個別ケース
に挿着することができる。同じはんだ融解温度で再度は
んだ伺は処理を行っても、接点電極がはんだの表面張力
によ、って保持されるから支障はない。混成回路に取付
ける際に、下側がはんだで被覆された弓形接触片を使用
すれば、トップリードのはんだ付けを省くことができる
。接点電極1は、接点を形成すべき素子7と同じ大きさ
であることが好ましい。このことは、サンドイッチ構造
の製造の際に組立を容易にする。電力用半導体素子7の
縁端と接点電極1の外縁の間の絶縁破壊を回避するため
に、製造工程4で説明したように、また第1図と第4図
で明らかなようK、板片の分割部でもシリコンをエツチ
ングして除く。エツチングの深さとはんだの厚みに応じ
て数百ミクロンの幅のギャップが生じ、サンドイッチ構
造1ノのカプセルを接続する時に絶縁コン/?ウンドで
このギャップが埋められるから、絶縁破壊が効果的に防
止される。
接点電極1から成るサンドインチ構造を示す。その場合
、接点電極1の構造・リーン側が電力用半導体装置7に
接触させられる。これは正確な調整のために、電力用半
導体装置の寸法の空欠部があるはんだ付は用ダイの中で
行われる。r−ト又はベース接続端子は電流が小さいか
ら、従来のようにトップリードの超音波ボンディング又
ははんだ付けによって製造することができる。このよう
なサント9イツチ構造を任意の混成回路又は個別ケース
に挿着することができる。同じはんだ融解温度で再度は
んだ伺は処理を行っても、接点電極がはんだの表面張力
によ、って保持されるから支障はない。混成回路に取付
ける際に、下側がはんだで被覆された弓形接触片を使用
すれば、トップリードのはんだ付けを省くことができる
。接点電極1は、接点を形成すべき素子7と同じ大きさ
であることが好ましい。このことは、サンドイッチ構造
の製造の際に組立を容易にする。電力用半導体素子7の
縁端と接点電極1の外縁の間の絶縁破壊を回避するため
に、製造工程4で説明したように、また第1図と第4図
で明らかなようK、板片の分割部でもシリコンをエツチ
ングして除く。エツチングの深さとはんだの厚みに応じ
て数百ミクロンの幅のギャップが生じ、サンドイッチ構
造1ノのカプセルを接続する時に絶縁コン/?ウンドで
このギャップが埋められるから、絶縁破壊が効果的に防
止される。
加工工程6によるレーデ切断の代シに、超音波切断でケ
9−ト又はペースのための開孔部6を製造することもで
きる。そのためにシリコンウェハを加工工程2及び3の
間で基板の上に貼)付け、工程4及び5の間で超音波切
断を行う。
9−ト又はペースのための開孔部6を製造することもで
きる。そのためにシリコンウェハを加工工程2及び3の
間で基板の上に貼)付け、工程4及び5の間で超音波切
断を行う。
開孔部6を作製するもう一つの可能性を与えるのはエツ
チングである。その場合、例えば厚さ0.5閣のウェハ
に適当な孔をエツチングする。
チングである。その場合、例えば厚さ0.5閣のウェハ
に適当な孔をエツチングする。
このエツチング操作は接点構造の作製の前、すなわち第
2及び第3工程の間に行うことが好ましい。その際、両
側にマスクを掛ける。後で構造・母ターンを設ける側に
、既に調整手段を一緒にプリントする。エツチングが激
しいので、この調整符号は比較的粗大である。しかしこ
れは妨げにならない。なぜなら微細な接触面構造に対す
るダート開孔部6の相対的な位置決め精度は、厳密でな
いからである。接点構造の精度に対する要求が大きい場
合は、スクリーン印刷の代りに、より高価なフォトマス
ク法を使用すればよい。
2及び第3工程の間に行うことが好ましい。その際、両
側にマスクを掛ける。後で構造・母ターンを設ける側に
、既に調整手段を一緒にプリントする。エツチングが激
しいので、この調整符号は比較的粗大である。しかしこ
れは妨げにならない。なぜなら微細な接触面構造に対す
るダート開孔部6の相対的な位置決め精度は、厳密でな
いからである。接点構造の精度に対する要求が大きい場
合は、スクリーン印刷の代りに、より高価なフォトマス
ク法を使用すればよい。
第5図ないし第10図はセラミック板片22を有する接
点電極2ノの製造と組立に関するものである。第5図は
上記の個別セラミック板片22を示す。しかし接点電極
21を製造する場合に(第8図を参照)、大きなセラミ
ック板から出発して、後で分割して複数個の個別接点電
極2ノを作ることが好ましい。接点部劇を後で貫挿する
だめの複数個の開孔26がセラミック板に既妃設けられ
ている。この種のセラミック板は市販されている。セラ
ミック板は酸化アルミニウム又はムライトから成ること
ができる。
点電極2ノの製造と組立に関するものである。第5図は
上記の個別セラミック板片22を示す。しかし接点電極
21を製造する場合に(第8図を参照)、大きなセラミ
ック板から出発して、後で分割して複数個の個別接点電
極2ノを作ることが好ましい。接点部劇を後で貫挿する
だめの複数個の開孔26がセラミック板に既妃設けられ
ている。この種のセラミック板は市販されている。セラ
ミック板は酸化アルミニウム又はムライトから成ること
ができる。
ムライトは熱膨張係数に関してシリコンに、すなわち電
力用半導体部品の膨張に良く適応する利点がある。
力用半導体部品の膨張に良く適応する利点がある。
第6図は、金属とセラミックの直接結合のだめの公知の
方法により、金属膜23をセラミック板片22の上に覆
設する、最初の製造工程の後のセラミック板片22を示
す。金属膜には銅箔を使用し、これを西独特許出w4P
3324661.0に記載の方法で覆設することが好ま
しい。上記特許出願により提案された方法では、セラミ
ックと結合される銅箔面を、平行の条溝が生じるように
粗面化する。それによってセラミック板片22上の銅箔
の特に良好な付着が得られる。
方法により、金属膜23をセラミック板片22の上に覆
設する、最初の製造工程の後のセラミック板片22を示
す。金属膜には銅箔を使用し、これを西独特許出w4P
3324661.0に記載の方法で覆設することが好ま
しい。上記特許出願により提案された方法では、セラミ
ックと結合される銅箔面を、平行の条溝が生じるように
粗面化する。それによってセラミック板片22上の銅箔
の特に良好な付着が得られる。
セラミックと銅の膨張係数が異なるため、加熱の際に原
qυとして上記の金属セラミック結合体の変形が起こる
。しかしセラミックは約1mmの厚さを有することが好
ましく、一方、銅箔の厚さは僅か0.2箪であることが
好ましいので、膨張は実質的にセラミックによって決ま
るから、上記の効果は実際上無視することができる。た
わみを完全に排除しようとする場合は、セラミックの別
の面にも金属膜を設ければよい。
qυとして上記の金属セラミック結合体の変形が起こる
。しかしセラミックは約1mmの厚さを有することが好
ましく、一方、銅箔の厚さは僅か0.2箪であることが
好ましいので、膨張は実質的にセラミックによって決ま
るから、上記の効果は実際上無視することができる。た
わみを完全に排除しようとする場合は、セラミックの別
の面にも金属膜を設ければよい。
第7図は、エツチングによって所望の接点構造すなわち
接触面25を作製する、第2の製造工程の後のセラミッ
ク板片22を示す。ぞれに適するエツチング法は、例え
ば回路板技術により一般に知られている。構造の所要の
精度と細密度を得るために、必要に応じてスクリーン印
刷法又はフォトレジスト法をエツチングマスクに使用す
ることができる。セラミックの開孔26を隠蔽するため
に、セラミック板を耐食性プラスチックシートの上に貼
シ付ける(図示せず)。
接触面25を作製する、第2の製造工程の後のセラミッ
ク板片22を示す。ぞれに適するエツチング法は、例え
ば回路板技術により一般に知られている。構造の所要の
精度と細密度を得るために、必要に応じてスクリーン印
刷法又はフォトレジスト法をエツチングマスクに使用す
ることができる。セラミックの開孔26を隠蔽するため
に、セラミック板を耐食性プラスチックシートの上に貼
シ付ける(図示せず)。
エツチングと清掃の後、セラミック板を再びシートから
剥離する。銅の表面を酸化から守るために、無電解ニッ
ケルメッキし、必要ならば更に無電解金メッキする(同
じく図示せず)。続いてレーザで引掻き傷をつけ、折る
ことによって、板を個別の接点板片22に分割する。
剥離する。銅の表面を酸化から守るために、無電解ニッ
ケルメッキし、必要ならば更に無電解金メッキする(同
じく図示せず)。続いてレーザで引掻き傷をつけ、折る
ことによって、板を個別の接点板片22に分割する。
第8図は、接触面25を予め侵せきけんだ浴で軟質はん
だ4で濡らした完成接点電極2ノを示す。
だ4で濡らした完成接点電極2ノを示す。
第9図は接点電極2ノの接触面25の平面図を示す。そ
の場合、接触面25は電力用半導体素子27(第10図
を参照)の電極28、例えばトランジスタのエミッタ及
びペース電極の構造に整合する、2つの互いに絶縁され
た面をなすことがわかる。接点電極25の各個別面はセ
ラミック板片22の開孔26を隠蔽する。
の場合、接触面25は電力用半導体素子27(第10図
を参照)の電極28、例えばトランジスタのエミッタ及
びペース電極の構造に整合する、2つの互いに絶縁され
た面をなすことがわかる。接点電極25の各個別面はセ
ラミック板片22の開孔26を隠蔽する。
接点電極21を電力用半導体部品の電極28の上にはん
だ付けした、いわゆるサンドイッチ構造21ノを第10
図に示す。図示の電力用半導体素子27(d不活性化ガ
ラス2)を1ffJえた縁端を有し、軟質はんだ4を使
用してチップ基板29の上にはんだ付けされる。接点電
極2ノと電力用半導体素子27は同じ寸法を有するから
、はんだ付は用ダイを使用することが好ましい。
だ付けした、いわゆるサンドイッチ構造21ノを第10
図に示す。図示の電力用半導体素子27(d不活性化ガ
ラス2)を1ffJえた縁端を有し、軟質はんだ4を使
用してチップ基板29の上にはんだ付けされる。接点電
極2ノと電力用半導体素子27は同じ寸法を有するから
、はんだ付は用ダイを使用することが好ましい。
接点電極2ノと電力用半導体素子27の結合は連続式炉
法ではんだ付は用ダイを用い、又は自動製造ラインで部
品取付装置によって、行うことができる。外部接続端子
の作製のために、いわゆるトッゾリ−r212を接点電
極2ノの開孔26に挿入してはんだ付けする。その場合
、はんだ付は温度を先行のはんだ付は工程の時よりやや
低目に選定する。電力用混成回路に使用する場合は、ト
ップリード212の代シに、下側がはんだで被覆された
弓形接触片を同じくはんだ付けすることによって、基板
の金属膜との必要な結合を得ることができる。
法ではんだ付は用ダイを用い、又は自動製造ラインで部
品取付装置によって、行うことができる。外部接続端子
の作製のために、いわゆるトッゾリ−r212を接点電
極2ノの開孔26に挿入してはんだ付けする。その場合
、はんだ付は温度を先行のはんだ付は工程の時よりやや
低目に選定する。電力用混成回路に使用する場合は、ト
ップリード212の代シに、下側がはんだで被覆された
弓形接触片を同じくはんだ付けすることによって、基板
の金属膜との必要な結合を得ることができる。
第1図はシリコン接点電極の構造図、第2図はシリコン
接点電極の平面図、第3図は5個のエミッタ′電極を有
する電力用半導体素子の平面図、第4図は電力用半導体
素子と接点電極のサンドインチ構造の断面図、第5図な
いし第7図は糧々異なる製造工程の後のセラミック接点
電極の断面図、第8図ははんだで繻らした完成セラミッ
ク接点電極の図、第9図はセラミック接点電極の、構造
・母ターンをなす接触面の平面図。 第10図は半導体チップの上にはんだ付けしたセラミッ
ク接点電極の断面図を示す。 1・・・接点電極、2・・・板片、5・・・接触面、7
・・・電力用半導体素子、8・・・電力用半導体素子の
電極、21・・・接点電極、22・・・板片、25・・
・接触面、27・・・電力用半導体素子、28・・・電
力用半導体素子の電極。 出願人代理人 弁理士 鈴 江 武 彦手続補正書(方
式) 特許庁長官 志 賀 学 殿 1、s?eaら表示 2゜発明の名称 電力用千尋体系子のための接点電極 3、補正をする渚 事件との関係 特許出願人 名称 ブラウン・ボバリ・ラント・シー・アクチェンダ
ゼルシャフト 4、代理人 昭和60年1月29日 6、補正の勾象 ′−− 図 面 r” −,0゜
接点電極の平面図、第3図は5個のエミッタ′電極を有
する電力用半導体素子の平面図、第4図は電力用半導体
素子と接点電極のサンドインチ構造の断面図、第5図な
いし第7図は糧々異なる製造工程の後のセラミック接点
電極の断面図、第8図ははんだで繻らした完成セラミッ
ク接点電極の図、第9図はセラミック接点電極の、構造
・母ターンをなす接触面の平面図。 第10図は半導体チップの上にはんだ付けしたセラミッ
ク接点電極の断面図を示す。 1・・・接点電極、2・・・板片、5・・・接触面、7
・・・電力用半導体素子、8・・・電力用半導体素子の
電極、21・・・接点電極、22・・・板片、25・・
・接触面、27・・・電力用半導体素子、28・・・電
力用半導体素子の電極。 出願人代理人 弁理士 鈴 江 武 彦手続補正書(方
式) 特許庁長官 志 賀 学 殿 1、s?eaら表示 2゜発明の名称 電力用千尋体系子のための接点電極 3、補正をする渚 事件との関係 特許出願人 名称 ブラウン・ボバリ・ラント・シー・アクチェンダ
ゼルシャフト 4、代理人 昭和60年1月29日 6、補正の勾象 ′−− 図 面 r” −,0゜
Claims (1)
- 【特許請求の範囲】 1)分布形電極構造を有する電力用半導体素子のための
接点電極において、接点電極(1゜21)が片側に構造
・ンターンをなす金属接触面(s、2s)を有する板片
(z、22)から成シ、該金属接触面の形状が、接点電
極(1,21)をはんだ付けする電力用半導体素子(7
,27)の電極(s、2s)の構造に整合することを特
徴とする接点電極。 2)板片(22)がセラミックから成シ、接続部材(2
12)の貫挿のための開孔(26)を有し、かつ電極(
28)に対応する、接触面(25)の各構造が、板片(
22)の開孔(26)の1つを隠蔽することを特徴とす
る特許請求の範囲第1項に記載の接点電極。 3)接触面(25)のための金属膜を直接ボンディング
法によシ作製したことを特徴とする特許請求の範囲第2
項に記載の接点電極。 4)板片(22)の金属膜が銅から成ることを特徴とす
る特許請求の範囲第2項又は第3項に記載の接点電極。 5)板片(22)がムライトから成ることを特徴とする
特許請求の範囲第2項ないし第4項のいずれか1に記載
の接点電極。 6)板片(22)が第2の面にも金属膜と有することを
特徴とする特許請求の範囲第2項ないし第5項のいずれ
か1に記載の接点電極。 7)金属膜がはんだ(4)で良く濡れる、薄い金属被覆
を有することを特徴とする特許請求の範囲第2項ないし
第6項のいずれか1に記載の接点電極。 8)被覆された金属膜がはんだ(4)で濡れていること
を特徴とする特許請求の範囲第7項に記載の接点電極。 9)板片(2)がシリコンから成り、構造パターンのな
い背面が金属化されておシ、金属化した接触面(5)も
板片(2)の金属化された背面もはんだ(4)で濡れて
いることを特徴とする特許請求の範囲第1項に記載の接
点電極。 10)接点電極(J)がベベル又は縁端凹陥部(12)
を有することを特徴とする特許請求の範囲第9項に記載
の接点電極。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833335836 DE3335836A1 (de) | 1983-10-01 | 1983-10-01 | Kontaktelektrode fuer leistungshalbleiterbauelement |
DE33358362 | 1983-10-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60150636A true JPS60150636A (ja) | 1985-08-08 |
Family
ID=6210787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59203915A Pending JPS60150636A (ja) | 1983-10-01 | 1984-09-28 | 電力用半導体素子のための接点電極 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0143244B1 (ja) |
JP (1) | JPS60150636A (ja) |
DE (2) | DE3335836A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308226A (ja) * | 2000-04-24 | 2001-11-02 | Nec Corp | 半導体装置 |
JP4659534B2 (ja) * | 2005-07-04 | 2011-03-30 | 三菱電機株式会社 | 半導体装置 |
JP5396436B2 (ja) * | 2011-06-29 | 2014-01-22 | 日立オートモティブシステムズ株式会社 | 半導体装置ならびに半導体装置の製造方法 |
DE102014114973B4 (de) * | 2014-10-15 | 2020-10-01 | Infineon Technologies Ag | Einpress-Package mit Chipkontakt auf aktiver Fläche mit Beanspruchsschutz und Verfahren zur Herstellung desselben |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5778173A (en) * | 1980-11-04 | 1982-05-15 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JPS57181131A (en) * | 1981-04-30 | 1982-11-08 | Toshiba Corp | Pressure-contact type semiconductor device |
-
1983
- 1983-10-01 DE DE19833335836 patent/DE3335836A1/de not_active Withdrawn
-
1984
- 1984-09-20 EP EP19840111234 patent/EP0143244B1/de not_active Expired
- 1984-09-20 DE DE8484111234T patent/DE3479464D1/de not_active Expired
- 1984-09-28 JP JP59203915A patent/JPS60150636A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE3335836A1 (de) | 1985-04-18 |
EP0143244A3 (en) | 1986-10-15 |
EP0143244A2 (de) | 1985-06-05 |
EP0143244B1 (de) | 1989-08-16 |
DE3479464D1 (en) | 1989-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0248314A2 (en) | Soldering of electronic components | |
JPS6149432A (ja) | 半導体装置の製造方法 | |
JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
US6841421B2 (en) | Method of manufacturing wiring structure of a power semiconductor device | |
US6906410B2 (en) | Semiconductor device and method for manufacturing same | |
JP2004207275A (ja) | 回路装置およびその製造方法 | |
JPS60150636A (ja) | 電力用半導体素子のための接点電極 | |
JPH09275165A (ja) | 回路基板及びそれを用いた半導体装置 | |
JP2007129068A (ja) | 半導体装置とその製造方法、及びその製造に用いる基板 | |
JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
JP2937774B2 (ja) | セラミック電子部品の製造方法 | |
JP2735920B2 (ja) | インバータ装置 | |
JPH05129505A (ja) | 電子回路素子搭載用リードフレーム | |
JP4174369B2 (ja) | 半導体装置用電極及びその製造方法並びに半導体装置 | |
JPH01501027A (ja) | 半導体構成要素 | |
JPS60178655A (ja) | リ−ドフレ−ム | |
JPH05129515A (ja) | 半導体装置 | |
JP3279846B2 (ja) | 半導体装置の製造方法 | |
JPH07326708A (ja) | マルチチップモジュール半導体装置 | |
JP2022112576A (ja) | 弾性波デバイスパッケージ | |
JPS5925237A (ja) | 半導体装置 | |
JPH0131689B2 (ja) | ||
JPS5835953A (ja) | 半導体装置 | |
JPS6070734A (ja) | 半導体装置 | |
JPH0444252A (ja) | 配線基板 |