JPH0845938A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0845938A JPH0845938A JP6175447A JP17544794A JPH0845938A JP H0845938 A JPH0845938 A JP H0845938A JP 6175447 A JP6175447 A JP 6175447A JP 17544794 A JP17544794 A JP 17544794A JP H0845938 A JPH0845938 A JP H0845938A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor element
- semiconductor device
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】接続用電極部の信頼性を向上できる半導体装置
およびその製造方法を提供することを目的としている。 【構成】半導体素子２１をＰｂとＳｎを主成分とする低
融点金属により形成された突起電極２２を介して実装基
板２３にフリップチップ接続する半導体装置において、
半導体素子２１の接続用電極部１４として、取り出し電
極としてのＡｌ層２５と突起電極２２との間に多層金属
層２７を設けている。この多層金属層２７は、Ｔｉ層２
７−１、膜厚が０．１〜２μｍのＮｉ層２７−２及び膜
厚が０．５μｍより薄いＰｄ層２７−３を積層したこと
を特徴としている。Ａｌ層２５と突起電極２２との間
に、Ｔｉ層２７−１、Ｎｉ層２７−２及びＰｄ層２７−
３からなるバリアメタルを介在せしめることにより接続
用電極部の信頼性を向上できる。
およびその製造方法を提供することを目的としている。 【構成】半導体素子２１をＰｂとＳｎを主成分とする低
融点金属により形成された突起電極２２を介して実装基
板２３にフリップチップ接続する半導体装置において、
半導体素子２１の接続用電極部１４として、取り出し電
極としてのＡｌ層２５と突起電極２２との間に多層金属
層２７を設けている。この多層金属層２７は、Ｔｉ層２
７−１、膜厚が０．１〜２μｍのＮｉ層２７−２及び膜
厚が０．５μｍより薄いＰｄ層２７−３を積層したこと
を特徴としている。Ａｌ層２５と突起電極２２との間
に、Ｔｉ層２７−１、Ｎｉ層２７−２及びＰｄ層２７−
３からなるバリアメタルを介在せしめることにより接続
用電極部の信頼性を向上できる。
Description
【０００１】
【発明の技術分野】この発明は、半導体素子を低融点金
属により形成された突起電極を介して実装基板にフリッ
プチップ接続する半導体装置及びその製造方法に関す
る。
属により形成された突起電極を介して実装基板にフリッ
プチップ接続する半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】図５は、従来の半導体装置について説明
するためのもので、半導体素子が実装基板にフリップチ
ップ接続された状態を示す断面図である。半導体素子
（半導体チップ）１１は、低融点金属により形成された
突起電極１２を介して実装基板１３にフリップチップ接
続されている。
するためのもので、半導体素子が実装基板にフリップチ
ップ接続された状態を示す断面図である。半導体素子
（半導体チップ）１１は、低融点金属により形成された
突起電極１２を介して実装基板１３にフリップチップ接
続されている。
【０００３】図６は上記図５における半導体素子１１と
実装基板１３との接続用電極部１４の構造を拡大して示
す断面図である。半導体素子１１の表面にはＡｌ層１５
が形成され、このＡｌ層１５及び半導体素子１１の表面
に絶縁体層１６が形成されている。絶縁体層１６には開
口部が形成されており、開口部内のＡｌ層１５上及びそ
の周辺の絶縁体層１６と突起電極１２との間に多層金属
層１７が介在されている。上記突起電極１２は、低融点
金属（例えばハンダ）からなり、電解メッキ、蒸着また
はスパッタリング等により形成される。
実装基板１３との接続用電極部１４の構造を拡大して示
す断面図である。半導体素子１１の表面にはＡｌ層１５
が形成され、このＡｌ層１５及び半導体素子１１の表面
に絶縁体層１６が形成されている。絶縁体層１６には開
口部が形成されており、開口部内のＡｌ層１５上及びそ
の周辺の絶縁体層１６と突起電極１２との間に多層金属
層１７が介在されている。上記突起電極１２は、低融点
金属（例えばハンダ）からなり、電解メッキ、蒸着また
はスパッタリング等により形成される。
【０００４】上記多層金属層１７はＢＬＭ（Ｂａｌｌ
Ｌｉｍｉｔｔｅｄ Ｍｅｔａｌ）またはバリアメタルな
どと呼ばれ（以下バリアメタルと称する）、一般に２層
または図６に示すような３層の金属の積層構造が用いら
れる。そして、第１層目の金属層１７−１はＡｌ層１５
との密着性を高めることを目的とし、第２層目の金属層
１７−２は半導体素子１１と実装基板１３とを接続する
際に突起電極１２（ハンダ）をリフローした時の溶融ハ
ンダに対する濡れ性の確保及びハンダの拡散防止を目的
としている。また、第３層目の金属層１７−３は、溶融
ハンダに対する濡れ性のほかに環境からの保護（特に酸
化防止）を目的として設けられる。
Ｌｉｍｉｔｔｅｄ Ｍｅｔａｌ）またはバリアメタルな
どと呼ばれ（以下バリアメタルと称する）、一般に２層
または図６に示すような３層の金属の積層構造が用いら
れる。そして、第１層目の金属層１７−１はＡｌ層１５
との密着性を高めることを目的とし、第２層目の金属層
１７−２は半導体素子１１と実装基板１３とを接続する
際に突起電極１２（ハンダ）をリフローした時の溶融ハ
ンダに対する濡れ性の確保及びハンダの拡散防止を目的
としている。また、第３層目の金属層１７−３は、溶融
ハンダに対する濡れ性のほかに環境からの保護（特に酸
化防止）を目的として設けられる。
【０００５】例えば、ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄ
ｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ 第２４巻、第
５号、１９８１年“Ｃｈｉｐ−ｔｏ−ｓｕｂｓｔｒａｔ
ｅＩｎｔｅｒｃｏｎｎｅｃｔｉｏｎ”には、前記バリア
メタル１７としてＡｌ層１２側から順に第１層目にＣ
ｒ、第２層目にＣｕ、第３層目にＡｕを用いた３層構造
が開示されている。
ｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ 第２４巻、第
５号、１９８１年“Ｃｈｉｐ−ｔｏ−ｓｕｂｓｔｒａｔ
ｅＩｎｔｅｒｃｏｎｎｅｃｔｉｏｎ”には、前記バリア
メタル１７としてＡｌ層１２側から順に第１層目にＣ
ｒ、第２層目にＣｕ、第３層目にＡｕを用いた３層構造
が開示されている。
【０００６】上述したように従来の半導体装置では、バ
リアメタル１７の第３層目としてＡｕが用いられてい
る。Ａｕは溶融ハンダに対する濡れ性が良く、環境から
の保護も行うことができるという利点がある。しかしな
がら、溶融ハンダに対する溶解速度が非常に速く、また
ハンダ中に溶解した後はハンダを脆化させる性質がある
ため半導体装置の信頼性を低下させるという問題があ
る。
リアメタル１７の第３層目としてＡｕが用いられてい
る。Ａｕは溶融ハンダに対する濡れ性が良く、環境から
の保護も行うことができるという利点がある。しかしな
がら、溶融ハンダに対する溶解速度が非常に速く、また
ハンダ中に溶解した後はハンダを脆化させる性質がある
ため半導体装置の信頼性を低下させるという問題があ
る。
【０００７】また、バリアメタル１７の第２層目に用い
られるＣｕは、ハンダの拡散速度が速いため、半導体素
子１１と実装基板１３を接続するために突起電極１２
（ハンダ）をリフローする時や、装置の使用中にハンダ
がバリアメタル１７やＡｌ層１５中に深く拡散する。ハ
ンダの拡散は、脆い金属間化合物の形成や金属層間の剥
離等を引き起こし易く、信頼性を低下させる原因とな
る。
られるＣｕは、ハンダの拡散速度が速いため、半導体素
子１１と実装基板１３を接続するために突起電極１２
（ハンダ）をリフローする時や、装置の使用中にハンダ
がバリアメタル１７やＡｌ層１５中に深く拡散する。ハ
ンダの拡散は、脆い金属間化合物の形成や金属層間の剥
離等を引き起こし易く、信頼性を低下させる原因とな
る。
【０００８】更に、前記バリアメタル１７のハンダ中へ
の溶解やハンダの拡散を考慮してバリアメタル１７の膜
厚を厚くすることは、脆い金属層の膜厚を厚くすること
になり、薄膜の形成やエッチング工程に時間が掛かるた
め好ましくない。
の溶解やハンダの拡散を考慮してバリアメタル１７の膜
厚を厚くすることは、脆い金属層の膜厚を厚くすること
になり、薄膜の形成やエッチング工程に時間が掛かるた
め好ましくない。
【０００９】以上のような理由により、Ａｌ層１５上に
形成されるバリアメタル１７を構成する金属層の材料及
びその膜厚は、半導体装置の信頼性を作用するため慎重
に選択しなければならない。また、突起電極１２の形成
や、半導体素子１１と実装基板１３の接続における温度
プロファイル等のプロセスをも考慮して選択する必要が
ある。
形成されるバリアメタル１７を構成する金属層の材料及
びその膜厚は、半導体装置の信頼性を作用するため慎重
に選択しなければならない。また、突起電極１２の形成
や、半導体素子１１と実装基板１３の接続における温度
プロファイル等のプロセスをも考慮して選択する必要が
ある。
【００１０】
【発明が解決しようとする課題】上記のように半導体素
子を低融点金属で形成した突起電極を介してフリップチ
ップ接続する従来の半導体装置及びその製造方法は、接
続用電極部の信頼性が低いという問題があった。
子を低融点金属で形成した突起電極を介してフリップチ
ップ接続する従来の半導体装置及びその製造方法は、接
続用電極部の信頼性が低いという問題があった。
【００１１】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、半導体素子を低
融点金属で形成した突起電極を介してフリップチップ接
続する半導体装置において、接続用電極部の信頼性を向
上できる半導体装置およびその製造方法を提供すること
にある。
れたもので、その目的とするところは、半導体素子を低
融点金属で形成した突起電極を介してフリップチップ接
続する半導体装置において、接続用電極部の信頼性を向
上できる半導体装置およびその製造方法を提供すること
にある。
【００１２】
【課題を解決するための手段】この発明の請求項１に記
載した半導体装置は、半導体素子をＰｂとＳｎを主成分
とする低融点金属により形成された突起電極を介して実
装基板にフリップチップ接続する半導体装置において、
前記半導体素子の接続用電極部は、取り出し電極として
のＡｌ層と、このＡｌ層上に開口部を有する絶縁体層
と、前記Ａｌ層とその周辺の前記絶縁体層上に設けられ
た多層金属層とを備え、前記多層金属層は、前記Ａｌ層
上に形成されるＴｉ層と、このＴｉ層上に形成され、膜
厚が０．１〜２μｍのＮｉ層と、このＮｉ層上に形成さ
れ、膜厚が０．５μｍより薄いＰｄ層とを有することを
特徴としている。
載した半導体装置は、半導体素子をＰｂとＳｎを主成分
とする低融点金属により形成された突起電極を介して実
装基板にフリップチップ接続する半導体装置において、
前記半導体素子の接続用電極部は、取り出し電極として
のＡｌ層と、このＡｌ層上に開口部を有する絶縁体層
と、前記Ａｌ層とその周辺の前記絶縁体層上に設けられ
た多層金属層とを備え、前記多層金属層は、前記Ａｌ層
上に形成されるＴｉ層と、このＴｉ層上に形成され、膜
厚が０．１〜２μｍのＮｉ層と、このＮｉ層上に形成さ
れ、膜厚が０．５μｍより薄いＰｄ層とを有することを
特徴としている。
【００１３】請求項２の半導体装置は、半導体素子を低
融点金属により形成された突起電極を介して実装基板に
フリップチップ接続する半導体装置において、前記半導
体素子の接続用電極部は、取り出し電極としてのＡｌ層
と、このＡｌ層上に開口部を有する絶縁体層と、前記Ａ
ｌ層とその周辺の前記絶縁体層上に設けられた多層金属
層と、この多層金属層上に形成された突起電極とを備
え、前記多層金属層は、前記Ａｌ層上に形成されるＴｉ
層と、このＴｉ層上に形成され、膜厚が０．１〜２μｍ
のＮｉ層と、このＮｉ層上に形成され、膜厚が０．５μ
ｍより薄いＰｄ層とを有し、前記突起電極を形成する低
融点金属は、ＰｂとＳｎを主成分とすることを特徴とす
ることを特徴とする。
融点金属により形成された突起電極を介して実装基板に
フリップチップ接続する半導体装置において、前記半導
体素子の接続用電極部は、取り出し電極としてのＡｌ層
と、このＡｌ層上に開口部を有する絶縁体層と、前記Ａ
ｌ層とその周辺の前記絶縁体層上に設けられた多層金属
層と、この多層金属層上に形成された突起電極とを備
え、前記多層金属層は、前記Ａｌ層上に形成されるＴｉ
層と、このＴｉ層上に形成され、膜厚が０．１〜２μｍ
のＮｉ層と、このＮｉ層上に形成され、膜厚が０．５μ
ｍより薄いＰｄ層とを有し、前記突起電極を形成する低
融点金属は、ＰｂとＳｎを主成分とすることを特徴とす
ることを特徴とする。
【００１４】また、請求項３の半導体装置は、半導体素
子をＰｂとＳｎを主成分とする低融点金属により形成さ
れた突起電極を介して実装基板にフリップチップ接続す
る半導体装置の製造方法において、取り出し電極として
のＡｌ層の表面の酸化膜を除去する工程と、前記Ａｌ層
上にスパッタリングによりＴｉ層を形成する工程と、こ
のＴｉ層上にスパッタリングにより膜厚が０．１〜２μ
ｍのＮｉ層を形成する工程と、前記Ｎｉ層上にスパッタ
リングにより膜厚が０．５μｍより薄いＰｄ層を形成す
る工程と、前記Ｐｄ層，Ｎｉ層，Ｔｉ層をエッチングし
て選択的に除去する工程とを具備することを特徴とす
る。
子をＰｂとＳｎを主成分とする低融点金属により形成さ
れた突起電極を介して実装基板にフリップチップ接続す
る半導体装置の製造方法において、取り出し電極として
のＡｌ層の表面の酸化膜を除去する工程と、前記Ａｌ層
上にスパッタリングによりＴｉ層を形成する工程と、こ
のＴｉ層上にスパッタリングにより膜厚が０．１〜２μ
ｍのＮｉ層を形成する工程と、前記Ｎｉ層上にスパッタ
リングにより膜厚が０．５μｍより薄いＰｄ層を形成す
る工程と、前記Ｐｄ層，Ｎｉ層，Ｔｉ層をエッチングし
て選択的に除去する工程とを具備することを特徴とす
る。
【００１５】更に、請求項４に記載した半導体装置は、
半導体素子を低融点金属により形成された突起電極を介
して実装基板にフリップチップ接続する半導体装置の製
造方法において、取り出し電極としてのＡｌ層の表面の
酸化膜を除去する工程と、前記Ａｌ層上にスパッタリン
グによりＴｉ層を形成する工程と、このＴｉ層上にスパ
ッタリングにより膜厚が０．１〜２μｍのＮｉ層を形成
する工程と、前記Ｎｉ層上にスパッタリングにより膜厚
が０．５μｍより薄いＰｄ層を形成する工程と、前記Ｐ
ｄ層上にメッキレジスト膜を形成し、フォトリソグラフ
ィ工程によりメッキレジスト膜のパターンを形成する工
程と、前記Ｐｄ層上にＰｂ及びＳｎを主成分とする低融
点金属を電解メッキして突起電極を形成する工程と、前
記メッキレジスト膜を除去する工程と、前記Ｐｄ層，Ｎ
ｉ層，Ｔｉ層をエッチングして選択的に除去し、前記突
起電極下に残存させる工程とを具備することを特徴とす
る。
半導体素子を低融点金属により形成された突起電極を介
して実装基板にフリップチップ接続する半導体装置の製
造方法において、取り出し電極としてのＡｌ層の表面の
酸化膜を除去する工程と、前記Ａｌ層上にスパッタリン
グによりＴｉ層を形成する工程と、このＴｉ層上にスパ
ッタリングにより膜厚が０．１〜２μｍのＮｉ層を形成
する工程と、前記Ｎｉ層上にスパッタリングにより膜厚
が０．５μｍより薄いＰｄ層を形成する工程と、前記Ｐ
ｄ層上にメッキレジスト膜を形成し、フォトリソグラフ
ィ工程によりメッキレジスト膜のパターンを形成する工
程と、前記Ｐｄ層上にＰｂ及びＳｎを主成分とする低融
点金属を電解メッキして突起電極を形成する工程と、前
記メッキレジスト膜を除去する工程と、前記Ｐｄ層，Ｎ
ｉ層，Ｔｉ層をエッチングして選択的に除去し、前記突
起電極下に残存させる工程とを具備することを特徴とす
る。
【００１６】
【作用】上記のような構成並びに製造方法によれば、バ
リアメタルの第２層目として、Ｎｉ層を形成しており、
ＮｉはＣｕと比較して低温におけるハンダの拡散速度が
遅いという性質がある。よって、半導体素子と実装基板
を接続するために突起電極（ハンダ）をリフローする時
や、装置の使用中にハンダがバリアメタルやＡｌ層中に
拡散するのを抑制できる。これによって、脆い金属間化
合物の形成や金属層間の剥離等を引き起こし難くでき、
信頼性の低下を防止できる。
リアメタルの第２層目として、Ｎｉ層を形成しており、
ＮｉはＣｕと比較して低温におけるハンダの拡散速度が
遅いという性質がある。よって、半導体素子と実装基板
を接続するために突起電極（ハンダ）をリフローする時
や、装置の使用中にハンダがバリアメタルやＡｌ層中に
拡散するのを抑制できる。これによって、脆い金属間化
合物の形成や金属層間の剥離等を引き起こし難くでき、
信頼性の低下を防止できる。
【００１７】また、バリアメタルの第３層目としてＰｄ
層を設けており、ＰｄはＡｕと比較して溶融ハンダ中へ
の溶解速度が遅いという性質がある。しかも、Ｎｉ層上
に５００オングストロームのＰｄ層を設けたときは、Ｎ
ｉ層のみの場合と比較し、ハンダのリフロー後におけ
る、ハンダ（ハンダ中のＳｎ）のバリアメタル中への拡
散距離を小さくできる。このＳｎの拡散は、Ｎｉ層の上
から１０００オングストローム程度まで進む。また、Ｐ
ｄは溶融ハンダに対する濡れ性が良く、特にＮ2雰囲気
中などの非酸化性雰囲気中や、Ｎ2 −Ｈ2 混合雰囲気の
ような還元性雰囲気においてはＡｕと同等のハンダ濡れ
性を示す。よって、バリアメタルのハンダ中への溶解や
ハンダの拡散を考慮してバリアメタルの膜厚を充分厚く
する必要はなく、薄膜の形成やエッチング工程の時間が
増加することもない。
層を設けており、ＰｄはＡｕと比較して溶融ハンダ中へ
の溶解速度が遅いという性質がある。しかも、Ｎｉ層上
に５００オングストロームのＰｄ層を設けたときは、Ｎ
ｉ層のみの場合と比較し、ハンダのリフロー後におけ
る、ハンダ（ハンダ中のＳｎ）のバリアメタル中への拡
散距離を小さくできる。このＳｎの拡散は、Ｎｉ層の上
から１０００オングストローム程度まで進む。また、Ｐ
ｄは溶融ハンダに対する濡れ性が良く、特にＮ2雰囲気
中などの非酸化性雰囲気中や、Ｎ2 −Ｈ2 混合雰囲気の
ような還元性雰囲気においてはＡｕと同等のハンダ濡れ
性を示す。よって、バリアメタルのハンダ中への溶解や
ハンダの拡散を考慮してバリアメタルの膜厚を充分厚く
する必要はなく、薄膜の形成やエッチング工程の時間が
増加することもない。
【００１８】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１及び図２はそれぞれ、この発明の
実施例に係る半導体装置について説明するためのもの
で、図１は半導体素子と実装基板との接続用電極部の構
造を拡大して示す断面図、図２は半導体素子が実装基板
にフリップチップ接続された状態を示す断面図である。
照して説明する。図１及び図２はそれぞれ、この発明の
実施例に係る半導体装置について説明するためのもの
で、図１は半導体素子と実装基板との接続用電極部の構
造を拡大して示す断面図、図２は半導体素子が実装基板
にフリップチップ接続された状態を示す断面図である。
【００１９】図２に示す如く、半導体素子（半導体チッ
プ）２１は、低融点金属により形成された突起電極２２
を介して実装基板２３にフリップチップ接続されてい
る。上記接続用電極部２４は、図１に示すように構成さ
れている。すなわち、半導体素子２１の表面にＡｌ層２
５が形成され、このＡｌ層２５及び半導体素子２１の表
面に絶縁体層２６が形成される。上記絶縁体層２６の上
記Ａｌ層２５上には開口部が形成されており、上記Ａｌ
層２５とその周辺の絶縁体層２６と突起電極２２との間
に、多層金属層（バリアメタル）２７が形成されてい
る。
プ）２１は、低融点金属により形成された突起電極２２
を介して実装基板２３にフリップチップ接続されてい
る。上記接続用電極部２４は、図１に示すように構成さ
れている。すなわち、半導体素子２１の表面にＡｌ層２
５が形成され、このＡｌ層２５及び半導体素子２１の表
面に絶縁体層２６が形成される。上記絶縁体層２６の上
記Ａｌ層２５上には開口部が形成されており、上記Ａｌ
層２５とその周辺の絶縁体層２６と突起電極２２との間
に、多層金属層（バリアメタル）２７が形成されてい
る。
【００２０】前記突起電極２２としては、ＰｂとＳｎを
主成分とするハンダ合金（たとえば、Ｐｂ−５Ｓｎなど
の高融点ハンダ、共晶ハンダ）、あるいはＰｂとＳｎを
主成分とし、Ａｇ，Ｐｄ，Ｓｂ，Ｂｉなどの添加金属を
含むハンダ合金から選択された低融点金属が用いられ
る。この突起電極２２は前記多層金属層２７を電極とし
て電解メッキにより形成される。電解メッキでＰｂとＳ
ｎを同時にメッキすることにより、半導体素子２１と実
装基板２３との接続前にＰｂとＳｎを混合するためのリ
フローをしなくても良いが、突起電極２２の形状制御等
を目的としてハンダリフローを行っても良い。
主成分とするハンダ合金（たとえば、Ｐｂ−５Ｓｎなど
の高融点ハンダ、共晶ハンダ）、あるいはＰｂとＳｎを
主成分とし、Ａｇ，Ｐｄ，Ｓｂ，Ｂｉなどの添加金属を
含むハンダ合金から選択された低融点金属が用いられ
る。この突起電極２２は前記多層金属層２７を電極とし
て電解メッキにより形成される。電解メッキでＰｂとＳ
ｎを同時にメッキすることにより、半導体素子２１と実
装基板２３との接続前にＰｂとＳｎを混合するためのリ
フローをしなくても良いが、突起電極２２の形状制御等
を目的としてハンダリフローを行っても良い。
【００２１】前記多層金属層２７は、第１層目としてＴ
ｉ層２７−１、第２層目としてＮｉ層２７−２、第３層
目としてＰｄ層２７−３が積層されており、それぞれス
パッタリングにより形成される。Ｔｉ層２７−１はＡｌ
層２５と多層金属層２７の密着性を確保するためのもの
である。Ｎｉ層２７−２とＰｄ層２７−３は、溶融ハン
ダに対する濡れ性の確保及びハンダの拡散のバリア層と
して働く。ここで、ＮｉはＣｕと比較して低温における
ハンダとの拡散速度が遅いという性質があるので、Ｃｕ
に比して膜厚を薄くできる。またＰｄはＡｕと比較し溶
融ハンダ中への溶解速度が遅いという性質がある。ま
た、Ｎｉ層２７−２上に５００オングストロームのＰｄ
層２７−３を設けたときは、Ｎｉ層２７−２のみの場合
と比較し、突起電極２２（ハンダ）のリフロー後の、ハ
ンダ（ハンダ中のＳｎ）のバリアメタル中への拡散距離
が小さく、Ｎｉ層２７−２の上から１０００オングスト
ロームまで進む。また、Ｐｄは溶融ハンダに対する濡れ
性が良く、特にＮ2 雰囲気中などの非酸化性雰囲気中
や、Ｎ2 −Ｈ2 混合雰囲気のような還元性雰囲気におい
てはＡｕと同等のハンダ濡れ性を示す。
ｉ層２７−１、第２層目としてＮｉ層２７−２、第３層
目としてＰｄ層２７−３が積層されており、それぞれス
パッタリングにより形成される。Ｔｉ層２７−１はＡｌ
層２５と多層金属層２７の密着性を確保するためのもの
である。Ｎｉ層２７−２とＰｄ層２７−３は、溶融ハン
ダに対する濡れ性の確保及びハンダの拡散のバリア層と
して働く。ここで、ＮｉはＣｕと比較して低温における
ハンダとの拡散速度が遅いという性質があるので、Ｃｕ
に比して膜厚を薄くできる。またＰｄはＡｕと比較し溶
融ハンダ中への溶解速度が遅いという性質がある。ま
た、Ｎｉ層２７−２上に５００オングストロームのＰｄ
層２７−３を設けたときは、Ｎｉ層２７−２のみの場合
と比較し、突起電極２２（ハンダ）のリフロー後の、ハ
ンダ（ハンダ中のＳｎ）のバリアメタル中への拡散距離
が小さく、Ｎｉ層２７−２の上から１０００オングスト
ロームまで進む。また、Ｐｄは溶融ハンダに対する濡れ
性が良く、特にＮ2 雰囲気中などの非酸化性雰囲気中
や、Ｎ2 −Ｈ2 混合雰囲気のような還元性雰囲気におい
てはＡｕと同等のハンダ濡れ性を示す。
【００２２】半導体装置の信頼性を向上するためには、
半導体素子２１と実装基板２３の接続後の金属間の拡散
も考慮する必要があるが、通常半導体装置の使用中にお
ける温度が１００℃以下ではＮｉとＳｎの拡散速度は遅
い。また半導体装置の構造において、半導体素子２１と
実装基板２３の間をエポキシ等の樹脂により封止する場
合は、半導体素子２１と実装基板２３の熱膨張係数の差
に起因する接続部への応力集中は小さく、接続部の破壊
は起こり難い。そこで、Ｎｉ層２７−２の膜厚の最小値
は、実質的に半導体素子２１と実装基板２３の接続にお
ける金属間の拡散距離により決めることができる。Ｎｉ
層２７−２の膜厚を厚くすると形成工程に時間が掛かる
ということを考慮すると、このＮｉ層２７−２の膜厚は
０．１〜２μｍ、Ｐｄ層２７−３の膜厚は０．５μｍ以
下、最も好ましくは０．０５μｍ以下であることが望ま
しい。さらに膜厚を薄くする場合は、Ｎｉ層２７−２の
膜厚は０．１〜０．５μｍ、Ｐｄ層２７−３の膜厚は
０．０５μｍ以下であることが望ましい。Ｔｉ層２７−
１の厚さは例えば０．１μｍである。
半導体素子２１と実装基板２３の接続後の金属間の拡散
も考慮する必要があるが、通常半導体装置の使用中にお
ける温度が１００℃以下ではＮｉとＳｎの拡散速度は遅
い。また半導体装置の構造において、半導体素子２１と
実装基板２３の間をエポキシ等の樹脂により封止する場
合は、半導体素子２１と実装基板２３の熱膨張係数の差
に起因する接続部への応力集中は小さく、接続部の破壊
は起こり難い。そこで、Ｎｉ層２７−２の膜厚の最小値
は、実質的に半導体素子２１と実装基板２３の接続にお
ける金属間の拡散距離により決めることができる。Ｎｉ
層２７−２の膜厚を厚くすると形成工程に時間が掛かる
ということを考慮すると、このＮｉ層２７−２の膜厚は
０．１〜２μｍ、Ｐｄ層２７−３の膜厚は０．５μｍ以
下、最も好ましくは０．０５μｍ以下であることが望ま
しい。さらに膜厚を薄くする場合は、Ｎｉ層２７−２の
膜厚は０．１〜０．５μｍ、Ｐｄ層２７−３の膜厚は
０．０５μｍ以下であることが望ましい。Ｔｉ層２７−
１の厚さは例えば０．１μｍである。
【００２３】なお、この発明における多層金属層（バリ
アメタル）２７は、溶融ハンダに対する濡れ性が非常に
良いため、低融点金属で構成される突起電極２２は半導
体素子２１の電極上に形成しても良いし、実装基板２３
の電極上に形成しても良い。また、半導体素子２１と実
装基板２３の両方に形成しても良い。
アメタル）２７は、溶融ハンダに対する濡れ性が非常に
良いため、低融点金属で構成される突起電極２２は半導
体素子２１の電極上に形成しても良いし、実装基板２３
の電極上に形成しても良い。また、半導体素子２１と実
装基板２３の両方に形成しても良い。
【００２４】図３は、半導体素子２１の電極上に突起電
極２２を形成する場合の半導体素子２１の接続用電極部
の断面図である。また、図４は、半導体素子２１の電極
上に突起電極２２を形成しない場合の半導体素子２１の
接続用電極部の断面図である。
極２２を形成する場合の半導体素子２１の接続用電極部
の断面図である。また、図４は、半導体素子２１の電極
上に突起電極２２を形成しない場合の半導体素子２１の
接続用電極部の断面図である。
【００２５】次に、半導体素子２１を低融点金属により
構成された突起電極２２を介して実装基板２３にフリッ
プチップ接続する接続用電極部の製造方法を説明する。
まず、取り出し電極としての複数のＡｌ層２５を備えた
半導体素子２１が形成されているウエハーに対して、真
空中で逆スパッタリングを行い、Ａｌ層２５の表面酸化
膜を除去する。
構成された突起電極２２を介して実装基板２３にフリッ
プチップ接続する接続用電極部の製造方法を説明する。
まず、取り出し電極としての複数のＡｌ層２５を備えた
半導体素子２１が形成されているウエハーに対して、真
空中で逆スパッタリングを行い、Ａｌ層２５の表面酸化
膜を除去する。
【００２６】次に、真空装置にいれたままスパッタリン
グを行い、ウエハーの全面にＴｉ層２７−１、厚さが
０．１〜２μｍのＮｉ層２７−２、厚さが０．５μｍ以
下、より好ましくは０．０５μｍ以下のＰｄ層２７−３
を順次積層形成する。
グを行い、ウエハーの全面にＴｉ層２７−１、厚さが
０．１〜２μｍのＮｉ層２７−２、厚さが０．５μｍ以
下、より好ましくは０．０５μｍ以下のＰｄ層２７−３
を順次積層形成する。
【００２７】上記Ｐｄ層２７−３上にメッキレジスト膜
を形成し、フォトリソグラフィ工程により上記メッキレ
ジスト膜のパターニングを行う。そして、上記Ｐｄ層２
７−３上にＰｂとＳｎを主成分とする低融点金属を電解
メッキして突起電極２２を形成する。
を形成し、フォトリソグラフィ工程により上記メッキレ
ジスト膜のパターニングを行う。そして、上記Ｐｄ層２
７−３上にＰｂとＳｎを主成分とする低融点金属を電解
メッキして突起電極２２を形成する。
【００２８】その後、上記メッキレジスト膜を除去す
る。突起電極部以外のＰｄ，Ｎｉ，Ｔｉのエッチングを
行う。以上のような工程で接続用電極部を形成した半導
体素子２１を突起電極２２を介して実装基板２３に接続
する。接続におけるリフロー温度は、低融点金属が共晶
ハンダの時は２２０℃を最高温度とする。接続後はエポ
キシ等の樹脂で封止を行っても良い。
る。突起電極部以外のＰｄ，Ｎｉ，Ｔｉのエッチングを
行う。以上のような工程で接続用電極部を形成した半導
体素子２１を突起電極２２を介して実装基板２３に接続
する。接続におけるリフロー温度は、低融点金属が共晶
ハンダの時は２２０℃を最高温度とする。接続後はエポ
キシ等の樹脂で封止を行っても良い。
【００２９】なお、半導体素子２１上に突起電極２２を
形成せず、実装基板２３側のみに突起電極を形成する場
合は、スパッタリングによりウエハーの全面にＴｉ層２
７−１、厚さが０．１〜２μｍのＮｉ層２７−２、厚さ
が０．５μｍ以下、より好ましくは０．０５μｍ以下の
Ｐｄ層２７−３を順次積層形成した後、この多層金属層
２７をパターニングすれば良い。
形成せず、実装基板２３側のみに突起電極を形成する場
合は、スパッタリングによりウエハーの全面にＴｉ層２
７−１、厚さが０．１〜２μｍのＮｉ層２７−２、厚さ
が０．５μｍ以下、より好ましくは０．０５μｍ以下の
Ｐｄ層２７−３を順次積層形成した後、この多層金属層
２７をパターニングすれば良い。
【００３０】
【発明の効果】以上説明したように、この発明によれ
ば、半導体素子を低融点金属で形成された突起電極を介
してフリップチップ接続する半導体装置において、信頼
性の高い接続用電極部を備えた半導体装置及びその製造
方法が得られる。
ば、半導体素子を低融点金属で形成された突起電極を介
してフリップチップ接続する半導体装置において、信頼
性の高い接続用電極部を備えた半導体装置及びその製造
方法が得られる。
【図１】この発明の実施例に係る半導体装置について説
明するためのもので、半導体素子と実装基板との接続用
電極部の構造を拡大して示す断面図。
明するためのもので、半導体素子と実装基板との接続用
電極部の構造を拡大して示す断面図。
【図２】この発明の実施例に係る半導体装置について説
明するためのもので、半導体素子が実装基板にフリップ
チップ接続された状態を示す断面図。
明するためのもので、半導体素子が実装基板にフリップ
チップ接続された状態を示す断面図。
【図３】接続用電極部の構成例を示す断面図。
【図４】接続用電極部の他の構成例を示す断面図。
【図５】従来の半導体装置について説明するためのもの
で、半導体素子が実装基板にフリップチップ接続された
状態を示す断面図。
で、半導体素子が実装基板にフリップチップ接続された
状態を示す断面図。
【図６】図５における半導体素子と実装基板との接続用
電極部の構造を拡大して示す断面図。
電極部の構造を拡大して示す断面図。
２１…半導体素子、２２…突起電極、２３…実装基板、
２４…接続用電極部、２５…Ａｌ層、２６…絶縁体層、
２７…多層金属層（バリアメタル）、２７−１…第１層
目の金属層、２７−２…第２層目の金属層、２７−３…
第３層目の金属層。
２４…接続用電極部、２５…Ａｌ層、２６…絶縁体層、
２７…多層金属層（バリアメタル）、２７−１…第１層
目の金属層、２７−２…第２層目の金属層、２７−３…
第３層目の金属層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 隆 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 蛭田 陽一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (4)
- 【請求項１】 半導体素子をＰｂとＳｎを主成分とする
低融点金属により形成された突起電極を介して実装基板
にフリップチップ接続する半導体装置において、前記半
導体素子の接続用電極部は、取り出し電極としてのＡｌ
層と、このＡｌ層上に開口部を有する絶縁体層と、前記
Ａｌ層とその周辺の前記絶縁体層上に設けられた多層金
属層とを備え、前記多層金属層は、前記Ａｌ層上に形成
されるＴｉ層と、このＴｉ層上に形成され、膜厚が０．
１〜２μｍのＮｉ層と、このＮｉ層上に形成され、膜厚
が０．５μｍより薄いＰｄ層とを有することを特徴とす
る半導体装置。 - 【請求項２】 半導体素子を低融点金属により形成され
た突起電極を介して実装基板にフリップチップ接続する
半導体装置において、前記半導体素子の接続用電極部
は、取り出し電極としてのＡｌ層と、このＡｌ層上に開
口部を有する絶縁体層と、前記Ａｌ層とその周辺の前記
絶縁体層上に設けられた多層金属層と、この多層金属層
上に形成された突起電極とを備え、前記多層金属層は、
前記Ａｌ層上に形成されるＴｉ層と、このＴｉ層上に形
成され、膜厚が０．１〜２μｍのＮｉ層と、このＮｉ層
上に形成され、膜厚が０．５μｍより薄いＰｄ層とを有
し、前記突起電極を形成する低融点金属は、ＰｂとＳｎ
を主成分とすることを特徴とすることを特徴とする半導
体装置。 - 【請求項３】 半導体素子をＰｂとＳｎを主成分とする
低融点金属により形成された突起電極を介して実装基板
にフリップチップ接続する半導体装置の製造方法におい
て、取り出し電極としてのＡｌ層の表面の酸化膜を除去
する工程と、前記Ａｌ層上にスパッタリングによりＴｉ
層を形成する工程と、このＴｉ層上にスパッタリングに
より膜厚が０．１〜２μｍのＮｉ層を形成する工程と、
前記Ｎｉ層上にスパッタリングにより膜厚が０．５μｍ
より薄いＰｄ層を形成する工程と、前記Ｐｄ層，Ｎｉ
層，Ｔｉ層をエッチングして選択的に除去する工程とを
具備することを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体素子を低融点金属により形成され
た突起電極を介して実装基板にフリップチップ接続する
半導体装置の製造方法において、取り出し電極としての
Ａｌ層の表面の酸化膜を除去する工程と、前記Ａｌ層上
にスパッタリングによりＴｉ層を形成する工程と、この
Ｔｉ層上にスパッタリングにより膜厚が０．１〜２μｍ
のＮｉ層を形成する工程と、前記Ｎｉ層上にスパッタリ
ングにより膜厚が０．５μｍより薄いＰｄ層を形成する
工程と、前記Ｐｄ層上にメッキレジスト膜を形成し、フ
ォトリソグラフィ工程によりメッキレジスト膜のパター
ンを形成する工程と、前記Ｐｄ層上にＰｂ及びＳｎを主
成分とする低融点金属を電解メッキして突起電極を形成
する工程と、前記メッキレジスト膜を除去する工程と、
前記Ｐｄ層，Ｎｉ層，Ｔｉ層をエッチングして選択的に
除去し、前記突起電極下に残存させる工程とを具備する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6175447A JPH0845938A (ja) | 1994-07-27 | 1994-07-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6175447A JPH0845938A (ja) | 1994-07-27 | 1994-07-27 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845938A true JPH0845938A (ja) | 1996-02-16 |
Family
ID=15996242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6175447A Pending JPH0845938A (ja) | 1994-07-27 | 1994-07-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845938A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100339190B1 (ko) * | 1998-04-08 | 2002-05-31 | 포만 제프리 엘 | 씨4 범프 형성 방법 및 상호 접속 구조 |
| KR100632712B1 (ko) * | 1998-01-30 | 2006-10-13 | 프리스케일 세미컨덕터, 인크. | 반도체 다이상에 도전성 범프를 형성하는 방법 |
| US7141878B2 (en) | 2004-02-18 | 2006-11-28 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US7335988B2 (en) | 1996-05-21 | 2008-02-26 | Micron Technology, Inc. | Use of palladium in IC manufacturing with conductive polymer bump |
-
1994
- 1994-07-27 JP JP6175447A patent/JPH0845938A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335988B2 (en) | 1996-05-21 | 2008-02-26 | Micron Technology, Inc. | Use of palladium in IC manufacturing with conductive polymer bump |
| US7759240B2 (en) | 1996-05-21 | 2010-07-20 | Micron Technology, Inc. | Use of palladium in IC manufacturing with conductive polymer bump |
| KR100632712B1 (ko) * | 1998-01-30 | 2006-10-13 | 프리스케일 세미컨덕터, 인크. | 반도체 다이상에 도전성 범프를 형성하는 방법 |
| KR100339190B1 (ko) * | 1998-04-08 | 2002-05-31 | 포만 제프리 엘 | 씨4 범프 형성 방법 및 상호 접속 구조 |
| US7141878B2 (en) | 2004-02-18 | 2006-11-28 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| USRE42158E1 (en) | 2004-02-18 | 2011-02-22 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100334593B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US3663184A (en) | Solder bump metallization system using a titanium-nickel barrier layer | |
| KR100482721B1 (ko) | 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기 | |
| US7098126B2 (en) | Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints | |
| US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
| JPH0845939A (ja) | 半導体装置 | |
| JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
| TWI338344B (en) | Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same | |
| JP2008028112A (ja) | 半導体装置の製造方法 | |
| JPH09129647A (ja) | 半導体素子 | |
| JP4011214B2 (ja) | 半導体装置及び半田による接合方法 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JPH0845938A (ja) | 半導体装置及びその製造方法 | |
| JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
| JP3369665B2 (ja) | 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド | |
| JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
| JPH11145174A (ja) | 半導体装置およびその製造方法 | |
| WO2001056081A1 (en) | Flip-chip bonding arrangement | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JP2002222898A (ja) | 半導体装置及びその製造方法 | |
| JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
| JPS62234352A (ja) | ハンダバンプ電極の形成方法 | |
| JPH079908B2 (ja) | 半導体装置 |