KR100632712B1 - 반도체 다이상에 도전성 범프를 형성하는 방법 - Google Patents

반도체 다이상에 도전성 범프를 형성하는 방법 Download PDF

Info

Publication number
KR100632712B1
KR100632712B1 KR1019990002501A KR19990002501A KR100632712B1 KR 100632712 B1 KR100632712 B1 KR 100632712B1 KR 1019990002501 A KR1019990002501 A KR 1019990002501A KR 19990002501 A KR19990002501 A KR 19990002501A KR 100632712 B1 KR100632712 B1 KR 100632712B1
Authority
KR
South Korea
Prior art keywords
layer
tin
forming
eutectic
lead
Prior art date
Application number
KR1019990002501A
Other languages
English (en)
Other versions
KR19990068153A (ko
Inventor
먼로로버트에이.
그리어스튜어트이.
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR19990068153A publication Critical patent/KR19990068153A/ko
Application granted granted Critical
Publication of KR100632712B1 publication Critical patent/KR100632712B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 접속 범프 구조(32, 33)를 형성하는 방법에 관한 것이다. 크롬층(16), 구리층(36) 및 주석층(40)을 포함하는 하부 범프 금속화층(11: UBM, Under Bump Metalization)이 개시된다. 일 실시예에서는, 공융 솔더(45)가 UBM(11) 위에 형성되며, 재유동되어 접속 범프 구조를 형성한다. 다른 실시예에서는, 공융 솔더(48)가 형성되기 전에 UBM(11) 위에 납 격리부(46)가 형성된다.
반도체 소자, UBM, 공융 솔더, 범프 구조

Description

반도체 다이상에 도전성 범프를 형성하는 방법{METHOD FOR FORMING INTERCONNECT BUMPS ON A SEMICONDUCTOR DIE}
도 1은 반도체 소자 상의 하부 범프의 금속학적 구조를 도시한 단면도.
도 2는 범프 재료의 침착 이후의 도 1의 하부 범프의 금속학적 구조를 도시한 단면도.
도 3은 도 2의 범프 재료의 재유동 이후의 다이 범프를 도시한 단면도.
도 4는 하부 범프의 금속학적 구조 상에 형성된 격리부 영역을 가진 도 3의 다이 범프를 도시한 단면도.
본 발명은 반도체 장치의 패키징에 관한 것이며, 보다 자세하게는 반도체 소자 상에 접속 범프(bump)를 형성하는 방법에 관한 것이다.
직접 칩 부착법(DCA: Direct Chip Attach) 또는 플립 칩 접착법은 반도체 산업에서 세라믹 칩 캐리어 또는 유기 인쇄 회로 기판과 같은 차세대 접속 배선에 반도체 다이를 접속하는데 사용된다. C-4(Controlled Collapsed Chip Connection)로 공지된 DCA 중의 한 가지 방법은 납 함유량이 많은 솔더 범프를 반도체 다이의 습식 접착 패드들에 침착하는 것을 포함한다. 이와 같은 솔더 범프들은 이후에 PC 기판(PC Board)과 같은 다음 층의 접속층의 트레이스 또는 패드에 납땜된다.
솔더 범프를 PC 기판에 연결하기 전에, 물리적·전기적인 접속이 요구되는 PC 기판 상에 위치된 패드 상에, 예를 들어 공융 주석-납 솔더와 같은 저융점 솔더를 위치시켜서 PC 기판을 준비해야 한다. 그 후에, 소자의 솔더 범프들은 솔더 코팅된 패드 상에 정렬되고, 공융 솔더가 C-4 범프와 PC 기판 사이에 연결부를 생성하도록 가열된다. PC 기판에 직접 C-4 솔더를 접속하는 것은 330 ℃ 이상의 고온을 필요로 하며, PC 기판의 재료는 이와 같은 온도에서 견뎌내야 하는데, 이런 PC 기판은 대부분의 응용에서 지나치게 고가이다.
DCA 응용에서 C-4 기술에 관련된 문제점은 PC 기판 상의 제 2 저융점 솔더를 사용하는 것이다. C-4 다이에 부착시키기 위해서 인쇄 회로 기판 상에 공융 솔더를 위치시키는데는 추가적인 시간과 비용이 필요하다. 인쇄 회로 기판 상에 공융 솔더를 부착시키는데 필요한 추가적인 비용은 DCA 칩 당 50 센트 내지 1 달러 범위 내의 비용이 들어간다고 추정된다. 이 추가적인 비용은 일부 응용에서 너무 비쌀 수도 있다. C-4 다이 범프상에 공융체를 위치시킴으로써 회로 기판에 공융체를 적용하는 비용을 극복하고자 하는 시도가 이루어졌다. 이 방법은 공융체를 회로 기판에 적용하는 비용을 제거하기는 하였지만, 여전히 공융체를 적용하기 전에 전체 C-4 공정을 완료할 필요가 있으며, 이는 C-4 공정에서의 추가적인 단계가 된다. 하지만 C-4 구조를 사용하는 것과 관련된 다른 단점은, 증착 기술에 의한 고함량 납 재료를 형성하는 비용이다. 따라서, C-4 범프 구조의 사용이 제조 환경에서 고비용이라는 점이 증명되었다.
C-4 범프의 사용과 관련된 또 다른 오래된 문제점은 장시간에 걸친 신뢰성에 관한 것으로, 특히 고함량의 주석 솔더로 다음 층의 접속에 사용될 때 그러하다. 오래 전부터 특정 조건하에서 하부 범프 금속화층(UBM: Under bump metalization)이 공격받아서 신뢰성의 문제를 초래한다는 사실이 알려져 있다. 극단적인 경우에, UBM의 일부가 다이를 완전히 들어 올리게 되며, 범프 자체 내로 들어가게 된다. 그 결과로 고함량의 납 범프가 이후에 크롬층(16)과 직접 접촉하게 되며, 이는 더 이상 양호한 금속간 계면을 제공하지 않게 된다.
다른 형태의 DCA는 E-3(Evaporated, Extended Eutectic) 공정을 이용한다. E-3 범프 구조는 실질적으로 두꺼운 납층 바로 위에 형성된 얇은 주석층 또는 캡(cap)을 포함한다. 주석 캡을 사용하기 때문에, 범프 구조는 가열되었을 때, 증착 범프의 벌크(bulk)를 형성하는 납의 작은 부분과 반응하여 공융 액상층을 형성하게 된다. E-3 범프를 사용하면, 공융 솔더를 사용하여 PC 기판을 준비할 필요는 없게 된다. 또한, E-3 범프를 사용하면, 다음 층의 기판에 부착시키기 전에 솔더 범프를 재유동시킬 필요가 없게 된다.
E-3 범프 구조의 사용이 C-4 구조에서의 일부 문제점을 극복하지만, E-3 범프는 상대적으로 연하다(soft)는 문제점이 있다. E-3 범프는 두꺼운 납층 때문에 상대적으로 연하다. 납은 연성이 높은 원소이다. 납의 연성에는 어느 정도의 장점이 있기는 하지만, 높은 연성이 바람직하지 않은 경우도 있다. 예를 들어, 연성이 높은 범프는 소자의 패키징 및 선적 중에 발생하는 물리적인 힘에 의해 변형되기 쉽다. 일단 손상되게 되면, 후속하는 공정이 보장될 수 없다. 따라서, 일단 E-3 범프 구조가 변형되면 소자는 폐기 처분해야 한다.
DCA 산업에서 관심의 대상이 되는 성장 분야는 종래 기술에서의 문제점을 극복하기 위해서 공융 범프를 사용하는 것이다. 그러나, 공융 범프의 사용 또한 문제점이 있는 것으로 증명되었다. DCA 소자 상의 공융 범프와 관련된 한가지 문제점은 범핑된 다이가 부착되는 유기 회로 기판의 제한과 관계가 있다. 일반적으로, 특히 저비용 적용에서의 인쇄 회로 기판은 패드 접속 위치를 한정하기 위해 제조상의 여유를 넓게 갖는다. 이와 같이 허용 오차가 넓은 결과로, 실질적으로 PC 기판 상에서의 다수의 구리 접속부가 접촉 지점으로서 노출된다. 그와 같은 회로 기판에 공융 범프 다이 구조를 부착하는 중에, DCA 다이의 범프와 관련한 솔더와 PC 기판 상의 구리 접속부 사이의 젖음(wetting)은, PC 기판의 표면에서 소자의 표면까지의 거리인 격리부(standoff) 높이가 현재 이용가능한 하부 충전(underfill) 공정에서 신뢰성있게 사용될 수 있는 치수 이하로 격리부 높이를 형성하게 된다.
최소한의 격리부 높이에 대한 문제점을 해결하고자 사용된 종래 기술의 방법의 하나는 높이를 특정 거리로 제한하는, 다이에 대한 구리 격리부를 형성하는 것이다. 그러나, 구리 격리부의 사용이 갖는 문제점은 여전히 존재한다. 구리 격리부를 사용하는 것과 관련된 문제점의 하나는 대형의 구리 격리부가 다이의 활성 영역에 응력을 전이할 수 있으며, 그로 인해 신뢰성이 손상될 수도 있다는 것이다. 역으로, 소형의 구리 격리부는 이것이 주석과 반응하여 구리 격리부가 완전히 반응하게 되고 따라서 접속의 신뢰도가 낮아진다는 문제점이 있을 수 있다.
따라서, 종래 기술의 문제점을 극복하는, DCA 응용에서 사용할 수 있는 범프 구조를 제공하는 것이 필요하다.
도 1은 반도체 기판(24), 도전성 접속부(22: 범프 패드로 지칭됨), 보호층(passivation layer; 30), 및 하부 범프 금속화 층(UBM)(11)을 가지는 소자(32)를 도시하고 있다. 일 실시예에서, 반도체 기판(24)은 단결정 실리콘 기판이다. 대안적으로, 반도체 기판(24)은 실리콘-온-인슐레이터 기판 또는 실리콘-온-사파이어 기판 등이 될 수도 있다.
일 실시예에서, 도전성 접속부(22)는 소자(32)에 대해서 외부에 연결을 형성하는 물리적 접속을 제공하기 위한 금속 접속 패드이다. 금속 패드는 대부분 알루미늄 또는 구리를 포함한다. 대안으로, 도전성 접속부(22)는 알루미늄-구리 합금과 같은 복합물 또는 합금층 또는 티타늄 질화물의 덮개층을 가진 알루미늄일 수 있다.
삭제
보호층(30)은 일 실시예에서, 임의의 절연 재료로 형성될 수도 있다. 예를 들어, 보호층은 인 도핑 유리, 플라즈마 침착 실리콘 산화 질화물, 플라즈마 강화 질화물, 또는 이들의 조합이나 다른 절연 재료를 사용하여 형성될 수도 있다.
일 실시예에서, 소자(32)의 UBM(11)은 금속 패드(22) 위에 형성된 크롬층(16), 구리층(36), 및 주석층(40)을 구비한다. 추가적인 층을 UBM(11) 내에 존재할 수 있다. 예를 들어, 후속하는 공정 이전에 구리의 산화를 방지하기 위해서 크롬층과 구리층 사이의 얇은 상 영역이 존재하거나 및/또는 금 층(38: gold layer)이 구리 위에 형성될 수 있다.
일 실시예에서, 연속 범프 구조를 반도체 소자(32)에 적절히 접속함을 보장하기 위해서 증착 공정을 사용하여 주석층(40)이 형성된다. 다른 실시예에서, 주석은 스퍼터링 등에 의해 형성되며, 보다 자세하게는 주석층(40)은 구리층(36)과 후속하는 층 사이에서 접착제(bonding agent)로서 작용한다. 일반적으로, 주석층(40)의 두께는 1000 내지 12,000 옹스트롬(Å)이다. 특정 실시예에서, 본원의 발명자들은 두께가 1250 내지 1750 옹스트롬인 주석층(40)이 종래 기술에서 관찰된 신뢰성의 문제를 극복하기에 충분하다는 사실을 알 수 있었다. 주석층(40)의 상호 작용과, 본 발명의 전체적인 신뢰성을 개선하는 효과에 대해서는 이하에서 보다 상세하게 설명하기로 한다.
도 2는 UBM 구조(11) 위에 공융 재료(42)를 형성한 이후의 도 1의 구조의 일 실시예를 도시하고 있다. 반도체 소자를 사용하는 공정을 용이하게 하기 위해서 공융 재료가 사용된다. 이와 같은 공정은 대부분 인쇄 회로 기판에 소자를 부착하는 것이다. 일 실시예에서, 공융 재료는 고함량의 주석 복합물을 포함해야 한다. 그와 같은 공융 재료 중 하나는 64 % 주석 - 36 % 납 솔더이다. 다른 많은 종류의 공융 재료가 공지되어 있다. 또한, 기판에 대해 적절한 칩 부착을 허용하는 거의 공융인 재료도 본 발명에 의해 예상된다. 일반적으로, 본 발명에서 사용된 솔더는 경제적인 PC 기판 재료를 사용할 수 있도록 280 ℃ 이하의 최대 재유동 온도에서 처리되어야 한다.
공융 재료(42)는 다수의 방법 및 형태에 의해 형성될 수 있다. 도 2에 도시된 실시예에서, 공융 재료(42)는 UBM 구조(11)를 완전히 둘러싸도록 적용된다. 이렇게 함으로써, 후속하는 재유동 단계는 공융 재료(42)가 구조(11)의 에지 주위로 젖어들지 않음을 더욱 확실하게 보장한다. 그러나, 다른 실시예에서, 공융 재료(42)는 UBM을 완전하게 둘러싸지 않고 UBM 구조(11)의 상부에 주로 침착되며, 여기에서 후속하는 재유동은 에지 주위의 적절한 습윤이 계속 허용될 수 있다.
또 다른 실시예에서(도시하지 않음), UBM 구조(11)의 실제 에지는 보호막 재료(30)의 일부분에 의해서 덮여질 수 있다. 이와 같은 구조에서, 공융 재료(42)는 UBM 구조(11)의 노출된 영역 내에 형성되거나, UBM 구조(11)의 노출 경계 외에 형성된다. 공융 재료(42)는 다수의 솔더 침착법들에 의해 침착될 수 있다. 예를 들어, 솔더 제트 침착, 스텐실 또는 마스크를 사용하는 솔더의 인쇄 침착, 또는 솔더 페이스트를 적용하는 것 등을 사용할 수 있다. 또한, 실제로 침착되는 솔더(42)의 양은 원하는 최종 범프 크기의 함수일 수 있다. 즉, 대형 솔더 범프를 형성하기 위하여, 작은 범프를 형성하는데 적용하는 것 보다 더 많은 양의 솔더(42) 재료를 소자에 적용해야 한다. 솔더 재료(42)의 양을 변화시키는 것은 더 두꺼운 침착법의 사용 또는 더 큰 영역에 솔더를 적용함으로써 제어될 수 있다.
도 2의 공융 재료(42)는 재유동 공정 또는 단계에 후속하여, 도 3에서 솔더 범프(45)로 도시되어 있다. 도 3에 도시되어 있는 바와 같이, 재유동 단계에 뒤이어, 보통 공융 영역(45)에 의해 둘러싸이게 되는 UBM 구조(11)의 에지를 둘러싸는 재유동 공융 영역(45)이 형성된다. 또한, 재유동 공정은 공융 영역(45)이 인쇄 회로 기판 상으로의 추가적인 장착을 위한 바람직한 형상을 얻을 수 있도록 한다.
상술한 바와 같이, UBM의 구리 영역 위에 주석 함유 범프와 공융 솔더를 형성하는 것은 장기간에 걸친 신뢰도의 문제를 초래한다. 종래 기술에서는 과다한 주석이 신뢰도의 문제를 초래하는 것을 알 수 있었다. 본원의 발명자의 연구 및 관찰에 기초하면, 신뢰도 문제의 근원적인 원인은 과다한 주석 때문만이 아니라, 구리 주석 금속간 형성물이 UBM 층에 형성되는 방법과 관련된 불균일한 응력 때문인 것으로 사료된다. 또한, 본원의 발명자는 고함량의 주석 솔더가 종래 기술에서 220 ℃ 이상의 처리 온도를 가지고 사용되면, UBM이 매우 증가된 속도로 공격받는다는 사실을 알 수 있었다. 이는 구리 주석 금속간 형성물이 주석과 접촉하게 될 때 227 ℃에서 액화되기 때문이라고 생각된다. 마티자세빅 등(Matijasevic et al)의 구리 주석 다층 복합물 솔더(Copper Tin Multi-layer Composite Solder)를 참조하기 바란다.
C-4 기술을 사용하는 경우에, UBM의 주석층의 크래킹(cracking)은 납 주석이 용융되어 C-4 범프를 형성할 때 주석-납 범프 내의 주석의 동적인 상호 작용으로 인해 발생한다고 사료된다. 주석-납 C-4 범프는 대략 3 % 주석 - 97 % 납의 농도로 침착된다. C-4 범프를 형성하는 재유동 단계 이후에, 주석-납 C-4 범프 내에서의 관찰된 농도는 대략 2 % 주석 - 98 % 납으로 되어 있다. 손실된 1 %는 UBM의 구리층과 반응하였다. 주석이 범프 용융 중에 구리와 반응하기 때문에, 주석이 반응함에 따라서 구리층의 표면에서 불균일한 응력이 발생하는 것으로 사료된다. 비평형 응력의 결과로 인해서, 크랙이 발생하며, 이에 의해서 더 많은 구리가 주석과 반응하도록 노출된다. 그 결과, 분석에 따르면 종래 기술의 C-4 범프 내의 거의 모든 구리가 주석과 반응하게 된다는 것을 알았다. 이 결과 주석-납 범프와 크롬층(16) 사이에서 주로 물리적으로 연결된다. 이 물리적인 연결은 상술한 바와 같이 시간이 경과함에 따라서 열화되기 쉽다.
주석-납 솔더를 침착하기 전에 균일 주석층(40)이 형성되는 본 발명을 이용하는 구리층을 분석한 결과, 균일한 구리층이 솔더 범프의 재유동 이후에도 남아 있다는 사실이 증명되었다. 그러나, 균일 주석층(40)은 종래 기술의 C-4 구리층과 관련된 크래킹을 초래하지 않는 방식으로 반응한다는 예상치 못한 효과가 있다. 이 결과에 대한 예상 밖의 특성에 대해서는 과다한 가용 주석이 칩 패드를 공격한다는 것을 기술하고 있는 포웰 및 트리베디(Powell and Tribedi)의 FR-4 집적 회로 패키징 상의 플립 칩(Flip Chip on FR-4 Integrated Circuit Packaging)에 의해서 뒷받침된다.
종래 기술에 비해 또다른 장점은 공융 영역(45)의 사용이 E-3 형태의 소자에 비해 물리적인 손상에 대한 소자들의 민감성을 감소시킨다는 것이다. 감소된 민감성에 대한 한가지 이유는 심지어 손상을 입었다 할지라도, 인쇄 회로 기판에 부착하는 후속 공정 중에 공융 영역(45)이 원하는 위치로 재유동하는 경향이 있기 때문이다. 따라서, 공융 재료를 사용하면 손상에 대해서 더 큰 내구성이 있게 된다. 이는 일단 손상되면 손상된 채로 남아 있게 되는 견고한 납 영역을 가지는 E-3 구조와 대비된다. 공융 주석-납과 같은 솔더로 형성되었을 때 전체 범프가 재유동하기 때문에, E-3 구조를 사용한 경우보다 조립 공정이 더 견고해진다. 다량의 공융 주석-납 솔더를 사용하여 C-4 범프를 접속하는 경우라면, 포웰과 트리베디에 의해 언급된 바와 같이 UBM의 공격에 의해서 초래되는 신뢰성의 문제를 초래하게 된다.
도 2의 다른 실시예에서, 층(43)은 C-4 기술에서 사용된 형태의 고함량의 납 솔더이다. 대부분의 경우, 이는 97 % 납, 3 % 주석이다. 이 실시예에서, 도 3의 구조(45)는 재유동된 고함량의 납 솔더를 나타내고 있다.
도 4를 참조하면, 본 발명의 다른 실시예를 도시하고 있다. 도 4의 실시예에서, 격리부 구조(46)는 공융 부분(48)을 형성하기 전에 UBM(11) 위에 형성된다. 격리부 부분(46)은 공융 영역(45) 보다 더 높은 융융점을 가지도록 선택된다. 격리부 부분(46)은, 인쇄 회로 기판으로의 후속 부착 중에, 반도체 소자의 보호층(30)과 소자가 장착되는 인쇄 회로 기판(도시하지 않음) 사이의 공간을 규정한다. 이 격리부 영역(46)은 하부막 재료가 소자(33)와 인쇄 회로 기판(도시하지 않은) 사이에 존재하는 경우에 더 큰 정도의 유연성을 제공한다. 일반적으로, 격리부 영역(46)은 납 침착 공정을 사용하여 형성되지만, 어떠한 납 침착 공정을 사용해도 좋다. 격리부 영역(46)의 높이는 PC 기판에 장착되는 다이를 하부 충전하는데 필요한 높이에 의존한다. 일반적으로, 대략 75 μ의 보호 영역 이상의 높이가 유리하다. 격리부 영역(46)의 형성 이후에, 공융 영역(48)이 침착되고 그 후 재유동되어 도 4에 도시된 소자를 형성한다.
본 발명의 장점 중 하나는 구리층(36) 위에 형성된 주석층(40)이 균일한 주석, 구리, 금속간 형성물을 제공한다는 점이다. 금속간 형성물 영역으로 인해, 구리층은 종래 기술보다 재유동 공정 중의 손상에 더욱 잘 견뎌내게 된다. 예를 들어, 종래 기술의 C-4에서는, C-4 구조와 관련된 UBM의 구리층이 재유동 공정 중에 주석과 완전하게 반응하는 것이 관찰되었다. 그러나, 본 발명에서 형성된 균일한 표면 구조로 인해, UBM의 구리층은 불균일한 방식으로 공융 재료의 주석과 반응할 수 기회를 갖지 못한다. 그 결과, 재유동 이후, 균일한 벌크 구리층(36)이 남아있게 된다. 원 구리 계면(36)의 부분이 원 주석층(40)과 반응하여 금속간 구리 주석 혼합물을 형성하게 되는 것과 대조적으로, C-4 구조와 관련된 것과 같은 종래 기술의 방법을 사용하는 경우에는, 납 주석 범프 재료의 재유동 이후에 연속된 벌크 구리층이 전혀 남지 않게 된다. 또한, 남아있는 구리는 금속간 형성물이며, 이는 구리 주석 금속간 형성물의 개별적인 "섬(island)" 사이에 크랙과 개구가 형성되도록 반응된다. 구리 주석 금속간 형성물 사이의 갭(gap)은 하부에 위치하는 크롬이 납 범프 복합물에 노출될 수 있게 한다. 그 결과, 납과 크롬 접촉부는 접촉을 형성하기는 하지만 신뢰도가 있는 전자 접속이지는 않다.

Claims (5)

  1. 반도체 소자 상에 도전성 범프를 형성하는 방법으로서,
    복수의 범프 패드를 가지는 반도체 다이를 제공하는 단계,
    상기 복수의 범프 패드들 각각의 위에 시드층(seed layer)을 형성하는 단계,
    상기 시드층에 주석층을 형성하는 단계,
    공융층(eutectic layer)이 상기 주석층을 직접 덮도록 상기 복수의 범프 패드 각각의 위에 상기 공융층을 침착(deposit)하는 단계, 및
    상기 공융층을 침착한 후 상기 공융층을 재유동하는 단계를 포함하는, 도전성 범프 형성 방법.
  2. 반도체 소자상에 도전성 범프들을 형성하는 방법으로서,
    상호 접속 위치를 가지는 반도체 소자를 제공하는 단계,
    상기 상호 접속 위치에 시드층을 형성하는 단계,
    상기 시드층 위에 구리를 포함하는 제 1 층을 형성하는 단계,
    상기 제 1 층위에 주석을 포함하는 제 2 층을 증착법(evaporative process)을 이용하여 형성하는 단계,
    납을 포함하는 제 3 층을 증착법을 이용하여 형성하는 단계로서, 상기 납은 격리 구조(stand off structure)를 형성하는, 상기 제 3 층을 형성하는 단계,
    상기 제 3 층위에 공융 재료를 포함하는 제 4 층을 침착하는 단계,
    상기 상호 접속 위치에 공융 범프를 형성하기 위해 상기 제 4 층을 침착한 후 상기 제 4 층을 재유동하는 단계를 포함하며,
    상기 제 4 층은 재유동 이후에 상기 격리 구조를 실질적으로 둘러싸는, 도전성 범프들 형성 방법.
  3. 반도체 소자를 형성하는 방법으로서,
    반도체 다이의 도전성 상호접속 패드위에 크롬층을 형성하는 단계,
    상기 크롬층 바로 위에 구리층을 형성하는 단계,
    상기 구리층위에 주석층을 형성하는 단계,
    상기 주석층위에 주석 함유량이 많은 주석-납 공융 솔더(high tin content tin-lead eutectic solder)를 침착하는 단계, 및
    상기 주석 함유량이 많은 주석-납 공융 솔더를 침착한 후 솔더 볼(solder ball)을 형성하도록 상기 고 주석 함유 주석-납 공융 솔더를 재유동하는 단계를 포함하는, 반도체 소자 형성 방법.
  4. 반도체 소자상에 도전성 범프들을 형성하는 방법으로서,
    상호접속 위치를 가지는 반도체 소자를 제공하는 단계,
    상기 상호접속 위치위에 시드층을 형성하는 단계,
    상기 시드층위에 구리를 포함하는 제 1 층을 형성하는 단계,
    상기 제 1 층위에 주석을 포함하는 제 2 층을 증착법을 사용하여 형성하는 단계,
    납을 포함하는 제 3 층을 증착법을 사용하여 형성하는 단계,
    주석을 포함하는 제 4 층을 형성하는 단계, 및
    상기 제 2 층 바로 위에 상기 제 2 층에 접촉하여 공융 부분을 형성하도록 상기 제 3 및 제 4 층들을 재유동하는 단계를 포함하는, 도전성 범프 형성 방법.
  5. 삭제
KR1019990002501A 1998-01-30 1999-01-27 반도체 다이상에 도전성 범프를 형성하는 방법 KR100632712B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/015,956 1998-01-30
US09/015,956 US6107180A (en) 1998-01-30 1998-01-30 Method for forming interconnect bumps on a semiconductor die
US9/015,956 1998-01-30

Publications (2)

Publication Number Publication Date
KR19990068153A KR19990068153A (ko) 1999-08-25
KR100632712B1 true KR100632712B1 (ko) 2006-10-13

Family

ID=21774542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990002501A KR100632712B1 (ko) 1998-01-30 1999-01-27 반도체 다이상에 도전성 범프를 형성하는 방법

Country Status (5)

Country Link
US (1) US6107180A (ko)
JP (1) JP4334647B2 (ko)
KR (1) KR100632712B1 (ko)
CN (1) CN1154167C (ko)
TW (1) TW419805B (ko)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6342443B1 (en) * 1999-07-02 2002-01-29 Advanced Semiconductor Engineering, Inc. Method and structure for forming flip chip with collapse-controlled solder bumps on a substrate
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
KR100311975B1 (ko) * 1999-12-16 2001-10-17 윤종용 반도체소자 및 그 제조방법
DE60109339T2 (de) * 2000-03-24 2006-01-12 Texas Instruments Incorporated, Dallas Verfahren zum Drahtbonden
JP4750926B2 (ja) * 2000-06-06 2011-08-17 富士通セミコンダクター株式会社 半導体装置
TW459362B (en) * 2000-08-01 2001-10-11 Siliconware Precision Industries Co Ltd Bump structure to improve the smoothness
US6408511B1 (en) * 2000-08-21 2002-06-25 National Semiconductor, Inc. Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
US6586323B1 (en) * 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
JP2004510351A (ja) * 2000-09-29 2004-04-02 エリプシズ　リミテッド ハンダ継手用障壁層の形成方法
US6570396B1 (en) * 2000-11-24 2003-05-27 Kulicke & Soffa Investment, Inc. Interface structure for contacting probe beams
US6667230B2 (en) * 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
KR100447968B1 (ko) 2001-08-07 2004-09-10 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US6489229B1 (en) 2001-09-07 2002-12-03 Motorola, Inc. Method of forming a semiconductor device having conductive bumps without using gold
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6732908B2 (en) * 2002-01-18 2004-05-11 International Business Machines Corporation High density raised stud microjoining system and methods of fabricating the same
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
US6596619B1 (en) 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
US20030234276A1 (en) * 2002-06-20 2003-12-25 Ultratera Corporation Strengthened bonding mechanism for semiconductor package
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
KR100476301B1 (ko) * 2002-07-27 2005-03-15 한국과학기술원 전기도금법에 의한 반도체 소자의 플립칩 접속용 ｕｂｍ의형성방법
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
US6780751B2 (en) * 2002-10-09 2004-08-24 Freescale Semiconductor, Inc. Method for eliminating voiding in plated solder
JP4758614B2 (ja) * 2003-04-07 2011-08-31 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気めっき組成物および方法
CN1284207C (zh) * 2003-06-03 2006-11-08 香港科技大学 一种用于半导体封装的焊球的制备方法
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
JP4327656B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
TWI331370B (en) * 2004-06-18 2010-10-01 Megica Corp Connection between two circuitry components
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
DE102004047730B4 (de) * 2004-09-30 2017-06-22 Advanced Micro Devices, Inc. Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7282433B2 (en) * 2005-01-10 2007-10-16 Micron Technology, Inc. Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
US7321140B2 (en) * 2005-03-11 2008-01-22 Applied Materials, Inc. Magnetron sputtered metallization of a nickel silicon alloy, especially useful as solder bump barrier
TWI258176B (en) * 2005-05-12 2006-07-11 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof
CN100382291C (zh) * 2005-05-17 2008-04-16 矽品精密工业股份有限公司 半导体装置及其制法
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
CN1901162B (zh) 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
TWI281699B (en) * 2005-07-26 2007-05-21 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof
TW200709359A (en) * 2005-08-31 2007-03-01 Advanced Semiconductor Eng Wafer structure
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
TWI295498B (en) * 2005-09-30 2008-04-01 Siliconware Precision Industries Co Ltd Semiconductor element with conductive bumps and fabrication method thereof
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US20070102815A1 (en) * 2005-11-08 2007-05-10 Kaufmann Matthew V Bumping process with self-aligned A1-cap and the elimination of 2nd passivation layer
US8266152B2 (en) * 2006-03-03 2012-09-11 Perfect Search Corporation Hashed indexing
US20070238283A1 (en) * 2006-04-05 2007-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Novel under-bump metallization for bond pad soldering
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US20080003803A1 (en) * 2006-06-30 2008-01-03 Pei-Haw Tsao Semiconductor package substrate for flip chip packaging
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
TWI320588B (en) * 2006-12-27 2010-02-11 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
TWI343084B (en) * 2006-12-28 2011-06-01 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US8492263B2 (en) 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
KR101037832B1 (ko) * 2008-05-09 2011-05-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
TWI449141B (zh) * 2011-10-19 2014-08-11 Richtek Technology Corp 晶圓級晶片尺度封裝元件以及其製造方法
US9099396B2 (en) * 2011-11-08 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
DE102012102021A1 (de) * 2012-03-09 2013-09-12 Epcos Ag Mikromechanisches Messelement und Verfahren zur Herstellung eines mikromechanischen Messelements
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
DE112013003715T5 (de) * 2012-07-28 2015-06-03 Laird Technologies, Inc. Mit metallischem Film überzogener Schaumstoffkontakt
KR101440341B1 (ko) * 2012-09-27 2014-09-15 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
US10276402B2 (en) * 2016-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing process thereof
CN106356352A (zh) * 2016-10-27 2017-01-25 江苏科技大学 一种凸点下金属化层构件及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
JPH0845938A (ja) * 1994-07-27 1996-02-16 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
JPH0845938A (ja) * 1994-07-27 1996-02-16 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR19990068153A (ko) 1999-08-25
TW419805B (en) 2001-01-21
CN1224926A (zh) 1999-08-04
CN1154167C (zh) 2004-06-16
US6107180A (en) 2000-08-22
JP4334647B2 (ja) 2009-09-30
JPH11274200A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
KR100632712B1 (ko) 반도체 다이상에 도전성 범프를 형성하는 방법
US6441487B2 (en) Chip scale package using large ductile solder balls
US20090174071A1 (en) Semiconductor device including electrically conductive bump and method of manufacturing the same
US4661375A (en) Method for increasing the height of solder bumps
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US6180265B1 (en) Flip chip solder bump pad
US6077726A (en) Method and apparatus for stress relief in solder bump formation on a semiconductor device
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
US9943930B2 (en) Composition of a solder, and method of manufacturing a solder connection
JP4698125B2 (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
JP2001135775A (ja) 集積回路マルチチップモジュールパッケージ
US20080054461A1 (en) Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device
US5842626A (en) Method for coupling surface mounted capacitors to semiconductor packages
US5672913A (en) Semiconductor device having a layer of gallium amalgam on bump leads
EP1316998B1 (en) Bumpless Chip Scale Device (CSP) and board assembly
US7341949B2 (en) Process for forming lead-free bump on electronic component
US20060087039A1 (en) Ubm structure for improving reliability and performance
US20040065949A1 (en) [solder bump]
EP0068091A2 (en) Method for connecting a semiconductor chip to a substrate and such connection
KR101009192B1 (ko) 반도체 장치의 범프 구조물 및 그 제조방법
JPS63122155A (ja) 半導体チツプの接続バンプ
WO1999045590A1 (en) Flipchip assembly having rigid inner core bumps
EP1621278A1 (en) Substrate for Pre-soldering material and fabrication method thereof
GB2403173A (en) Soldering refractory metal surfaces

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee