JPS60140885A - 超電導素子集積回路 - Google Patents

超電導素子集積回路

Info

Publication number
JPS60140885A
JPS60140885A JP58245686A JP24568683A JPS60140885A JP S60140885 A JPS60140885 A JP S60140885A JP 58245686 A JP58245686 A JP 58245686A JP 24568683 A JP24568683 A JP 24568683A JP S60140885 A JPS60140885 A JP S60140885A
Authority
JP
Japan
Prior art keywords
film
resistor
superconducting
mon
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58245686A
Other languages
English (en)
Inventor
Juichi Nishino
西野 壽一
Yoshinobu Taruya
良信 樽谷
Ushio Kawabe
川辺 潮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58245686A priority Critical patent/JPS60140885A/ja
Publication of JPS60140885A publication Critical patent/JPS60140885A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は超電導素子集積回路に係り、特に高速・動作お
よび高集積化に好適な超電導素子集積回路。
の作製方法およびその構造に関する。
〔発明の背景〕15 液体ヘリウム温度で動作するジョセフソン集積。
回路用の抵抗体として、信頼性を高める観点から、従来
pb合金材料を使って作られた集積回路に一般。
的に用いられているAu■1]2化合物薄膜に替えて、
純へ40薄膜を使用することはよく知られている。2゜
しかし、この純Mo薄膜は、液体ヘリウム温度での抵抗
率が高々数μΩ−cmにすぎず、この小さな抵抗率のた
めに、集積回路中で必要な50Ω等の抵抗を作製するた
めには、大きな面積を占有し、回路の高集積化の点から
不都合であった。
まだ、従来の超電導素子集積回路、すなわちジ゛ヨセフ
ソン素子あるいは準粒子注入素子を用いた。
集積回路においては、抵抗薄膜と超電導体薄膜と。
はそれぞれ別々に製膜して微細加工を行なってい。
た。この場合、製作工程が長くなることに加えて12抵
抗体薄膜の表面に汚染あるいは変質が生じると。
とがあった。さらに、超電導体薄膜にNb、Nb N 
、。
MoNなどの材料を用い、かつこれらをエツチング。
法によって加工する際には、抵抗体の損傷を小さ。
くする目的で、絶縁物等より々る保護膜が通常は1)抵
抗体薄膜上に設けられる。この場合にも工程が。
長く々ることに加え、抵抗体の占有面積が大きく。
ガるという欠点があった。
〔発明の目的〕
本発明の目的は、信頼性が高く、かつ高集積化21゜に
好適な薄膜抵抗材料を使用することによって、。
故障が少なく、かつ集積度の高いジョセフソン集積回路
を提供し、1だ、高速動作および高集積化゛に好適外超
電導素子集積回路を提供することにあ。
る。 5 〔発明の概要〕 第1図は、MONx薄膜中のNとMoの割合による。
MONx薄膜の抵抗率の変化を示したものである。。
MONx薄膜はArとN2の混合ガスを用いたDCマ。
グネトロンスパッタリング法によって形成した。10X
の値はArとN2の混合の割合を変えることによ。
り容易に制御することができた。第1図から明ら。
かなようにXが小さいうちは、抵抗率ρはXの1゜次に
比例して増大している。このことは薄膜抵抗。
体の抵抗値を種々に変化させ、しかもこれを制御15性
良く、捷だ高い再現性で実現するためには非常。
に好都合である。このρとXとの直線関係はXが。
0.25〜0.6の付近まで続くが、Xがそれ以上の領
域では、ρはXの値によって大きく変化する。こ。
れはXが0.25以下の領域ではNがMo多結晶薄膜、
・ 6 ・ 中に主として不純物として含壕れ、この不純物原子によ
る電子の散乱が抵抗率ρの増大を与えているためである
。一方、ρが0.25以上の領域では、MOとNとの間
に外殻電子の相互作用が著るしくな゛す、化学結合が生
じてM O2Nが形成されはじめる5ためである。この
ため、材料の電子構造自体に変“化が生じ、抵抗率ρは
Xとともに大きく変化する°。
また、M O2Nは一般に4.2に以上の超電導転移温
度をもつ。このため、第2図に示したように、X”が0
.25を越えて、M O2Nが形成されはじめると、1
0薄膜の超電導転移温度は上昇し、4.2Kを越す。。
このため、液体ヘリウム温度(4,2I()で動作す。
る回路においては抵抗体としては機能しない。し。
たがって、本発明の目的を満足するようなMoNx。
におけるXの範囲は0より大きく、0.25以下で8゜
ることになり、このXの範囲にあるMONxを抵抗。
体として使用した点に本発明の特徴がある。
また、MoがNを含有する場合において、Nの量。
により、液体ヘリウム温度における導電性を超電。
導および常電導に制御できることから、同一装置、。
・ 4 ・ 内で、抵抗体薄膜と超電導体薄膜を形成した後、これを
加工して抵抗体および超電導配線の一部分とすることに
よって、工程数を減少させ、かつ抵抗体の占有面積を減
少させて、集積回路の高集積。
化を図った点に特徴がある。
〔発明の実施例〕
以下、本発明を実施例を用いて詳細に説明する≧第6図
は本発明の第1の実施例によるジョセフ゛ソン素子から
なる超電導素子集積回路の断面図で。
ある。 10 S+基板1上・に厚さ約2001mのSiOより成る。
絶縁膜2を蒸着し、さらにその上に厚さ約200゜n 
m (D M o N 膜3をDCマグネトロンスパッ
タリング。
法で形成する。ついで、4 at8%のNを不純物と。
して含んだ、厚さ約300 nmのMo−N膜と厚さ約
、51000m)MoN膜の2層膜をDCスパッタリン
グ。
法によって形成する。このときの基板温度は約 。
1 110℃であり、Ar + N2混合ガスの圧力は2X
10゜Paであった。また、MoN膜作製時の混合ガス
中。
のN2の割合は80〜100チの範囲であり、4at%
、。
のN2を含んだMo−N薄膜を作製するときのN2゜の
割合は約15%とした。このようにして作製しだ“Mo
−N薄膜は、液体ヘリウム温度(4,2I()では。
常電導状態にあり、従って、超電導集積回路にお。
いては抵抗体として使用できる。このMo−N薄膜の抵
抗率は液体ヘリウム温度で12〜14μΩ−cmであっ
た。この値は純Mo薄膜の場合の約2倍であ。
る。従って、抵抗体の小形化が図れ、不純物Nの。
量を制御することにより、同じ膜厚、同じ寸法で。
あれば2倍〜10倍大きな抵抗値を持った薄膜抵抗1)
)体を得ることができる。ついで、Arイオンビーム・
エツチングにより加工して、4 at % Nを含むM
o。
−N薄膜からなる抵抗体4とMoN薄膜からなる。
接続電極5を形成する。以上の記述から明らかな。
ように、この場合、抵抗体4の加工の際の保護膜1)は
不要であると共に抵抗体表面の汚染あるいは変、質等は
一切生じない。つぎに、全面に厚さ約400 。
nmの8i0膜を全面上に蒸着によって被着し、す。
フトオフ法によって絶縁膜6を形成する。さらに1、全
面上に厚さ約2001mのMoN膜をDCマグネト5.
ロンスパッタリング法によって形成した後、Arイオン
ビームエツチング法によって加工して下部電極7とする
。次に、接合面積を決める下部電極7に達する開孔部を
有する絶縁膜8を全面上に設。
け、前記開孔部内に露出している下部電極7上に5Mo
の酸化物からなる障壁層9と障壁層9上から。
絶縁膜8上に延びる所定パターンを有するMoN膜膜よ
り成る上部電極配線10を形成する。以上の工。
程によって本発明によるジョセフソン集積回路を。
実現することができる。第6図は第4図に示したIO集
積回路の一部分に対応する回路図であり、直結・型の論
理ゲートが構成されている。本実施例にお。
いては、製造工程において抵抗体の保護膜が不要。
になり、従って、それに伴なうプロセス工程が簡。
酪化されるとともに、回路の高集積化が可能とな15す
、かつ回路の配線長を短かくできるので、回路。
の付加的なインダクタンスを小さくし、従って、。
回路動作の高速化を実現できる利点がある。
本発明の第2の実施例を第5図〜第7図を用い。
て説明する。本実施例も、ジョセフソン素子によ2゜・
 7 ・ る超電導素子集積回路に関する。
81基板1上に厚さ約200口mのSiOより成る 。
絶縁膜2を蒸着により形成する。つぎに、その上。
に厚さ約3001mの4 at、%のNを含んだMo膜
4゜と厚さ約20[] nmのMoN膜7′とからなる
2層膜を5形成し、捷ず、この2層膜を抵抗体パターン
に従。
つて加工し、表面上に4 at、%N−Mo膜7′をも
っ。
た抵抗体4を形成する(第5図)。ついで、との。
抵抗体4上の4 at、 % N −Mo膜7′を下部
電極パタ゛−ンに従って加工し、下部電極7を形成する
(第106図)。つぎに、全面上に絶縁膜8を形成し、
と。
の絶縁膜に下部電極7に通じ、かつ接合面積を決。
める開孔を設けると同時にその不要部分を除去し。
て層間絶縁膜8を形成し、つづいて、前記開孔内。
の下部電極7上にトンネル障壁層9を設け、トンl)ネ
ル障壁層9上から層間絶縁層上に延びる上部電。
極10を第1の実施例と同様に形成するととにより、本
発明のジョセフソン素子集積回路を実現するこ。
とができる(第7図)。本実施例においては、抵。
抗体としてその抵抗値の絶対値の精度がそれほど9、。
・ 8 ・ 厳しくない用途に用いられる。ただし、抵抗体間。
の抵抗値のばらつき、あるいは分布は十分に小さ。
くすることができる。この場合、抵抗膜と下部型。
極を同一工程で形成してしまうので、工程数を減。
少させることかでき、また、抵抗体と下部電極の5界面
には汚染あるいは変質等が全く生じないので°、抵抗体
形成工程の再現性、歩留りは極めて良好で。
あった。
本発明の第6の実施例を第8図を用いて説明す・る。作
製手順は第6図に示しだ超電導素子集積回l。
路と同じであり、また同一部分は同一記号で示し。
である。この場合、MoN膜6からの信号により。
MoN膜7、トンネル障壁層9、上部電極10によ。
つて構成されるジョセフソン接合素子に準粒子が。
トンネル注入されてスイッチング動作が起る。本15実
施例においては、準粒子を発生させるだめの抵抗体4を
下部電極7の直下に容易に配量できるので、回路の入力
信号に対する感度を大きくし、かつ回路の占有面積を小
さくすることができる。
以上3つの実施例においては、抵抗体にMo −N、超
電導電極にMoNを用いたが、超電導電極゛にN1)N
を用いても同様の効果を得ることができた。
〔発明の効果〕
以」二述べたように、本発明によれば、従来技術5の欠
点を解決して、 (1)作製工程数を減少させることができる。 。
(2)抵抗体とこれに接触する超電導配線の一部。
分を連続して形成するので、抵抗体表面に汚染お゛よび
変質の生じる心配はなく、抵抗値の再現性に10優れて
いる。
(6)抵抗体の保護膜が不要に々るので、基板上。
に形成する膜の層数が低減され、かつ占有面積も。
減少して、回路の高集積化が可能になるとともに。
配線の長さが短かく々るので高速動作に好適であ1゜る
(4)抵抗体をMo−N、超電導配線をMoNある。
いはNbNで構成してあり、構成元素であるMOあ。
るいばNbは高融点金属であるため、材料が物理。
的安定性に優れており、集積度の高い回路の作製、。
が容易になる。
などの長所があるので、高速動作および高集積可。
能な超電導素子集積回路を実現できる効果がある≧
【図面の簡単な説明】
第1図はMoNX薄膜中のNとM oの割合による5M
0NX薄膜の抵抗率の変化を示す線図、第2図は。 MoNX薄膜中のNとMoの割合によるMONx薄膜の
゛超電導転移温度の変化を示す線図、第6図は不発゛明
の第1の実施例による超電導素子集積回路の一部を示す
断面図、第4図は第1の実施例によって10作製された
回路の回路図、第5図〜第7図は不発。 明の第2の実施例による超電導素子集積回路の作。 製工程を示す断面図、第8図は本発明の第5の実。 施例による超電導素子集積回路の一部を示す断面。 図である。 1゜ 図において、 1・・・81基板 2・・・絶縁膜 ろ・・・MoN膜 4・・・4 at、 % N −Mo膜からなる抵抗体
5・・MoN膜からなる接続電極 ・11 ・ 6・・・絶縁膜 7・・・MoN膜から彦る下部電極 8・・・層間絶縁膜 9・・・トンネル障壁層10・・
・MoN膜からなる上部電極 11・・・抵抗 12・・・ジョセフソン接合素子 代理人弁理士 中村純之助 。 j ・12・ ′4P 1 図 M(INχ中のN/M、の零弓令χ 4P2 図 MoNz中a>N/Moの$1后χ オ′3図 七4戸 4 図 矛5図 十6図 十7図 才8図 4

Claims (1)

  1. 【特許請求の範囲】 (1)複数の超電導素子と抵抗体とを含み、液体ヘリウ
    ム温度において動作する超電導素子集積回路において、
    前記抵抗体の一部又は全部がMoN 。 (0〈X≦0.25)なる組成をもつ材料からなるこ゛
    とを特徴とする超電導素子集積回路。 (2、特許請求の範囲第1項記載の超電導素子集積回路
    回路において、前記超電導素子の電極・配線に・用いる
    超電導材料はMoN又はNbNであることを・特徴とす
    る超電導素子集積回路。 (3)特許請求の範囲第1項又は第2項記載の超・電導
    素子集積回路において、前記超電導素子がジ1]ヨセフ
    ソン効果を用いて動作する素子又はジョセ。 フソン接合に抵抗体あるいはジョセフソン接合床。 子からの準粒子をトンネル注入することにょるそ。 の特性の変化を利用してスイッチ動作を行なう素子であ
    ることを特徴とする超電導素子集積回路。、。 (4)特許請求の範囲第1項、第2項又は第6項記載の
    超電導素子集積回路において、前記抵抗体と該抵抗体の
    少なくとも一部と接触して該抵抗体と接続される前記超
    電導素子の少なくとも一方の“電極側に接続された配線
    の一部とは、前記抵抗材料層と該抵抗材料層の上面又は
    下面に設けた前記゛超電導材料層とからなる2層膜を形
    成した後、該。 2層膜の微細加工によって作製したものであるこ。 とを特徴とする超電導素子集積回路。
JP58245686A 1983-12-28 1983-12-28 超電導素子集積回路 Pending JPS60140885A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58245686A JPS60140885A (ja) 1983-12-28 1983-12-28 超電導素子集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58245686A JPS60140885A (ja) 1983-12-28 1983-12-28 超電導素子集積回路

Publications (1)

Publication Number Publication Date
JPS60140885A true JPS60140885A (ja) 1985-07-25

Family

ID=17137302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58245686A Pending JPS60140885A (ja) 1983-12-28 1983-12-28 超電導素子集積回路

Country Status (1)

Country Link
JP (1) JPS60140885A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104179A (ja) * 1985-10-31 1987-05-14 Agency Of Ind Science & Technol 超伝導回路装置
JPS63169082A (ja) * 1987-01-05 1988-07-13 Agency Of Ind Science & Technol 超伝導回路装置とその製造方法
JPH0578595U (ja) * 1992-03-30 1993-10-26 真理子 増田 色鉛筆スタンド
WO2018136183A1 (en) * 2017-01-20 2018-07-26 Northrop Grumman Systems Corporation Method for forming a resistive element in a superconducting interconnect structure
EP3422412A3 (en) * 2009-02-27 2019-05-01 D-Wave Systems Inc. Superconducting integrated circuit
US11856871B2 (en) 2018-11-13 2023-12-26 D-Wave Systems Inc. Quantum processors
US11930721B2 (en) 2012-03-08 2024-03-12 1372934 B.C. Ltd. Systems and methods for fabrication of superconducting integrated circuits
US11957065B2 (en) 2017-02-01 2024-04-09 1372934 B.C. Ltd. Systems and methods for fabrication of superconducting integrated circuits
US12102017B2 (en) 2019-02-15 2024-09-24 D-Wave Systems Inc. Kinetic inductance for couplers and compact qubits

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104179A (ja) * 1985-10-31 1987-05-14 Agency Of Ind Science & Technol 超伝導回路装置
JPS63169082A (ja) * 1987-01-05 1988-07-13 Agency Of Ind Science & Technol 超伝導回路装置とその製造方法
JPH0578595U (ja) * 1992-03-30 1993-10-26 真理子 増田 色鉛筆スタンド
EP3422412A3 (en) * 2009-02-27 2019-05-01 D-Wave Systems Inc. Superconducting integrated circuit
US10991755B2 (en) 2009-02-27 2021-04-27 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US11930721B2 (en) 2012-03-08 2024-03-12 1372934 B.C. Ltd. Systems and methods for fabrication of superconducting integrated circuits
US10936756B2 (en) 2017-01-20 2021-03-02 Northrop Grumman Systems Corporation Methodology for forming a resistive element in a superconducting structure
JP2020504445A (ja) * 2017-01-20 2020-02-06 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation 超伝導配線構造体において抵抗素子を形成するための方法
US11783090B2 (en) 2017-01-20 2023-10-10 Northrop Grumman Systems Corporation Methodology for forming a resistive element in a superconducting structure
WO2018136183A1 (en) * 2017-01-20 2018-07-26 Northrop Grumman Systems Corporation Method for forming a resistive element in a superconducting interconnect structure
US11957065B2 (en) 2017-02-01 2024-04-09 1372934 B.C. Ltd. Systems and methods for fabrication of superconducting integrated circuits
US11856871B2 (en) 2018-11-13 2023-12-26 D-Wave Systems Inc. Quantum processors
US12102017B2 (en) 2019-02-15 2024-09-24 D-Wave Systems Inc. Kinetic inductance for couplers and compact qubits

Similar Documents

Publication Publication Date Title
JPS60140885A (ja) 超電導素子集積回路
US4366494A (en) Josephson junction and a method of making the same
JPS63226981A (ja) 超伝導集積回路装置およびその製造方法
US5147849A (en) Electrode for electrical connection to oxide superconductor and method for forming the same
JPH0444438B2 (ja)
US3816173A (en) Fabrication of variable current density josephson junctions
JPH03228384A (ja) 超電導素子
Thomasson et al. All refractory NbN integrated circuit process
US5430013A (en) Superconducting thin film formed of oxide superconductor material, superconducting current path and superconducting device utilizing the superconducting thin film
JPS5978585A (ja) ジヨセフソン集積回路
JPS6047478A (ja) ジヨセフソン接合素子
US5247189A (en) Superconducting device composed of oxide superconductor material
JP2955407B2 (ja) 超電導素子
JPS63224274A (ja) 超電導装置
JPS5853874A (ja) ジヨセフソン集積回路
JP2825374B2 (ja) 超電導素子
JPS5994481A (ja) ジヨゼフソン接合装置
JP2768276B2 (ja) 酸化物超電導接合素子
JP2680954B2 (ja) 超電導電界効果型素子
JP2966378B2 (ja) Ba−K−Bi−O系超電導薄膜の製造方法
JP2862706B2 (ja) 超電導素子
JPH03156983A (ja) 超電導素子
JPH03171683A (ja) 超電導電極
JPS61110480A (ja) 超電導デバイス
JPS6395684A (ja) ジヨセフソン素子