KR101380876B1 - 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치 - Google Patents

금속 배선, 그 형성 방법 및 이를 이용한 표시 장치

Info

Publication number
KR101380876B1
KR101380876B1 KR1020080006698A KR20080006698A KR101380876B1 KR 101380876 B1 KR101380876 B1 KR 101380876B1 KR 1020080006698 A KR1020080006698 A KR 1020080006698A KR 20080006698 A KR20080006698 A KR 20080006698A KR 101380876 B1 KR101380876 B1 KR 101380876B1
Authority
KR
South Korea
Prior art keywords
film
copper
silicon
plasma treatment
silicon nitride
Prior art date
Application number
KR1020080006698A
Other languages
English (en)
Other versions
KR20090080748A (ko
Inventor
김성렬
최용모
양성훈
오화열
윤갑수
최재호
김성훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080006698A priority Critical patent/KR101380876B1/ko
Priority to US12/332,249 priority patent/US8174660B2/en
Publication of KR20090080748A publication Critical patent/KR20090080748A/ko
Application granted granted Critical
Publication of KR101380876B1 publication Critical patent/KR101380876B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick

Abstract

본 발명은 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치에 관한 것이다.
본 발명에 의하면 CuO/Cu 적층 구조의 금속 배선의 저항 증가 및 블리스터를 방지하기 위해 예를들어 질소 함유 가스와 실리콘 함유 가스를 이용하여 플라즈마 처리하거나, 수소 또는 아르곤 가스와 실리콘 함유 가스를 이용하여 플라즈마 처리한다.
이에 따라 구리층 상부에 SiNx막 또는 Si막 등의 플라즈마 처리막이 얇게 형성되어 구리층의 저항 증가를 방지하고, CuO의 손상에 의한 블리스터의 발생을 방지할 수 있다. 따라서, 구리층을 이용한 금속 배선의 신뢰성을 향상시킬 수 있고, 이에 따라 디바이스의 신뢰성을 향상시킬 수 있다.
구리막, 블리스터, CuO, 플라즈마, 실리콘 함유 가스, SiH4

Description

금속 배선, 그 형성 방법 및 이를 이용한 표시 장치{Metal line, method of forming the same and a display using the same}
본 발명은 금속 배선에 관한 것으로, 특히 구리 배선의 저항 증가를 방지할 수 있는 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치에 관한 것이다.
평판형 표시 장치의 하나인 액정 표시 장치(Liquid Crystal Display; LCD)는 게이트 라인, 데이터 라인, 화소 전극, 박막 트랜지스터 등이 형성된 하부 기판과 공통 전극 등이 형성된 상부 기판, 그리고 이들 사이에 형성된 액정층을 포함한다. 이러한 액정 표시 장치는 화소 전극 및 공통 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 대면적 및 고해상도를 구현하기 위해 게이트 라인 등의 배선 저항을 낮추는 것이 절대적으로 요구된다. 따라서, 구리(Cu), 은(Ag) 등의 저항이 낮은 물질을 이용하여 게이트 라인 등의 금속 배선을 형성하고 있다. 구리는 박막 상태에서의 비저항(2.1∼2.3μΩcm)이 현재 널리 사용되는 알루미늄의 비저 항(3.1μΩcm)보다 30% 이상 낮고, 일렉트로마이그레이션(electromigration) 저항성이 알루미늄보다 우수하여 힐록(hillock)에 대한 내성이 뛰어난 장점을 가지고 있다. 따라서, 구리는 차세대 디바이스(device)의 배선 재료로 크게 주목받고 있다. 그러나, 일반적으로 구리는 글래스(glass)와의 접착력이 나쁘고, 실리콘과의 반응성이 좋다. 따라서, 구리를 형성하기 이전에 접착층(adhesion layer)을 형성하거나, 구리의 하부 및 상부에 접착층 및 확산 방지층(diffusion barrier layer)을 형성해야 한다. 현재까지 구리를 이용하는 액정 표시 장치의 금속 배선 구조로는 접착층을 이용하는 2중 구조로서 몰리브덴(Mo) 또는 몰리브덴 합금(Mo alloy)을 이용하여 Mo/Cu, Mo-Ti/Cu, MoW/Cu, MoCr/Cu 등의 구조가 제안되었다. 또한, 접착층과 확산 방지층을 이용하는 3중 구조로는 Mo/Cu/Mo, Mo/Cu/MoN 등이 제안되었다.
그런데, 몰리브덴 또는 몰리브덴 합금의 접착층을 형성하면 구리막 이외의 다른 막 형성 공정이 추가되기 때문에 공정 장비가 추가되고 공정 시간이 길어지게 되며, 습식 식각이 어려운 문제점이 있다. 이러한 문제점을 해결하기 위해 최근에는 CuO를 하부층으로 형성하는 CuO/Cu 적층 구조가 제안되었다. 이는 동일 장비에서 연속적으로 형성할 수 있으므로 장비의 추가 없이 공정 시간을 줄일 수 있고, 또한 습식 식각이 용이하다는 장점이 있다.
또한, 구리막 상부에 확산 방지막을 형성하면 구리막이 노출되는 것을 방지하여 구리막의 저항 증가를 방지할 수 있다. 그러나, 이 경우에도 구리 이외의 또다른 막을 형성해야 하기 때문에 공정 장비가 추가되고 공정 시간이 길어지는 문제점이 있다.
본 발명은 구리막의 저항 증가를 방지하고 결함 발생을 방지할 수 있는 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치를 제공한다.
본 발명은 실리콘 함유 가스를 첨가하여 구리막을 플라즈마 처리하여 블러스터 발생을 방지할 수 있고, 구리막 상부에 플라즈마 처리막을 형성하여 구리막의 저항 증가를 방지할 수 있는 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치를 제공한다.
본 발명의 일 양태에 따른 금속 배선은 순차 적층된 구리 산화막 및 구리막; 및 상기 구리막 상부에 실리콘 함유 가스를 포함하는 처리 가스의 플라즈마 처리에 의해 형성된 플라즈마 처리막을 포함한다.
상기 플라즈마 처리막은 실리콘 질화막 또는 실리콘막이다.
상기 실리콘 질화막은 1.70 내지 1.80의 굴절률 및 5.0 내지 6.0의 유전율을 갖고, 0.8 내지 1.4의 질소/실리콘 비율 및 30 내지 45의 N-H 본딩/Si-H 본딩 비율을 갖는다.
상기 금속 배선은 1.7 내지 2.3[μΩ㎝]의 비저항을 갖는다.
상기 구리 산화막은 상기 구리막에 비해 1/10 내지 1/30의 두께로 형성되며, 상기 플라즈마 처리막은 상기 구리 산화막에 비해 1/6 내지 1/1의 두께로 형성된 다.
본 발명의 다른 양태에 따른 금속 배선 형성 방법은 기판 상부에 구리 산화막 및 구리막을 순차적으로 형성하는 단계; 및 실리콘 함유 가스를 포함하는 처리 가스를 이용한 플라즈마 처리에 의해 상기 구리막 상부에 플라즈마 처리막을 형성하는 단계를 포함한다.
상기 구리 산화막 및 구리막은 동일 장비에서 연속적으로 형성한다.
상기 플라즈마 처리막은 실리콘 질화막 또는 실리콘막이다.
상기 실리콘 질화막은 질소 함유 가스와 실리콘 함유 가스를 이용한 플라즈마 처리에 의해 형성하며, 질소 함유 가스와 실리콘 함유 가스는 8:1 내지 40:1의 비율로 유입시킨다.
상기 실리콘막은 수소 또는 아르곤 가스와 실리콘 함유 가스를 이용한 플라즈마 처리에 의해 형성한다.
본 발명의 또다른 양태에 따른 표시 장치는 기판 상부에 일 방향으로 연장되며, 구리 산화막 및 구리막이 적층되어 형성된 복수의 게이트 라인; 상기 게이트 라인을 포함한 상기 기판 상부에 형성된 플라즈마 처리막 및 게이트 절연막; 상기 게이트 라인과 교차되는 방향으로 연장 형성된 복수의 데이터 라인; 및 상기 게이트 라인 및 데이터 라인과 전기적으로 연결되도록 형성된 화소 전극을 포함한다.
상기 플라즈마 처리막은 실리콘 질화막 또는 실리콘막이다.
상기 실리콘 질화막은 1.70 내지 1.80의 굴절률 및 5.0 내지 6.0의 유전율을 갖고, 상기 실리콘 질화막은 0.8 내지 1.4의 질소/실리콘 비율 및 30 내지 45의 N-H 본딩/Si-H 본딩 비율을 갖는다.
상기 게이트 라인은 1.7 내지 2.3[μΩ㎝]의 비저항을 갖는다.
본 발명에 의하면 구리 산화막/구리막 적층 구조의 금속 배선의 저항 증가를 방지하기 위해 실리콘 함유 가스를 첨가하여 플라즈마 처리 공정을 실시한다. 예를들어 질소 함유 가스와 실리콘 함유 가스를 이용하여 플라즈마 처리하거나, 여기에 수소 또는 아르곤 가스와 실리콘 함유 가스를 함께 사용하여 플라즈마 처리한다. 이에 따라 구리막 상부에 SiNx막 또는 Si막 등의 플라즈마 처리막이 얇게 형성되어 구리막의 저항 증가를 방지하고, 구리 산화막의 손상에 의한 블리스터의 발생을 방지할 수 있다. 따라서, 구리막을 이용한 금속 배선의 신뢰성을 향상시킬 수 있고, 이에 따라 디바이스의 신뢰성을 향상시킬 수 있다.
또한, 저저항 구리 배선을 적용하기 위해 게이트 절연막을 이중 구조로 형성하지 않아도 되므로 게이트 절연막 형성 공정을 단순화하고 공정 마진을 증가시킬 수 있으며, 생산성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 “상부에” 또는 “위에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1(a) 내지 도 1(c)는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 기판(10) 상부에 구리 산화막(CuO)(20) 및 구리막(30)이 순서적으로 형성된다. 기판(10)은 플라스틱 기판(PE, PES, PET, PEN 등), 글래스 기판 등의 절연성 기판을 이용하는 것이 바람직하다. 그리고, CuO막(20) 및 구리막(30)은 동일 장비에서 연속적으로 형성할 수 있는데, 예를들어 스퍼터링 장비를 이용하여 형성할 수 있다. 스퍼터링 장비에 고순도의 구리 타겟을 설치한 후 산소 가스를 더 유입시켜 스퍼터링 공정을 실시하여 CuO막(20)을 형성한 후 산소 가스의 유입을 중단하고 스퍼터링 공정을 실시하여 구리막(30)을 형성한다. 예를들어 아르곤 가스와 산소 가스를 유입시켜 스퍼터링 공정을 실시하여 CuO막(20)을 형성하고, 산소 가스의 유입을 중단하고 아르곤 가스만을 유입시켜 스퍼터링 공정을 실 시하여 구리막(30)을 형성한다. 여기서, CuO막(20) 및 구리막(30)은 스퍼터링 공정의 조건을 조절함으로써 그 두께를 조절할 수 있는데, CuO막(20)을 구리막(30)에 비해 약 1/5∼1/30의 두께로 형성한다. 바람직하게는 CuO막(20)을 구리막(30)에 비해 1/10의 두께로 형성하며, 더욱 바람직하게는 CuO막(20)은 300Å의 두께로 형성하고, 구리막(30)은 3000Å의 두께로 형성한다.
도 1(b)를 참조하면, CuO막(20) 및 구리막(30)이 형성된 기판(10)을 스퍼터링 장비에서 언로딩한다. 이때, 구리막(30)이 대기중에 노출되어 구리막(30) 상부에는 자연 산화막(40)이 성장된다. 자연 산화막(40)은 CuO 또는 Cu2O로 구리막(30) 상부에 성장하며, 자연 산화막(40)의 성장 두께가 두꺼울수록 구리막(30)의 저항이 증가하게 된다. 또한, 자연 산화막(40)은 구리막(30)이 대기에 노출되는 시간이 증가할수록 그 두께가 증가하기 때문에 구리막(30)의 대기 노출 시간을 가급적 줄이는 것이 바람직하다.
도 1(c)를 참조하면, 기판(10)을 플라즈마 처리 장치, 예를들어 플라즈마 증가 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)에 로딩한다. 별도의 플라즈마 처리 장치를 이용하지 않고 PECVD 장치를 이용하면, 후속 공정으로 CVD 공정을 실시할 경우 후속 공정에서 이용되는 장비를 이용하여 플라즈마 처리를 실시할 수 있기 때문에 추가 장비가 필요하지 않다. PECVD 장비는 예를들어 기판(10)이 안착되는 기판 지지대와, 고주파 전원을 공급하는 전원 공급부와, 공정 가스를 공급받고 전원 공급부로부터 고주파 전원을 공급받는 샤워헤드를 포함할 수 있다. 이러한 PECVD 장치의 온도 및 압력을 조절하고, 1.5∼2.5㎾/㎡의 전원에 의해 발생된 예를들어 13.56㎒의 고주파를 인가한다. 이와 동시에, NH3 가스 등의 질소 함유 가스와 SiH4 가스 등의 실리콘 함유 가스를 각각 유입시켜 플라즈마 처리한다. 질소 함유 가스와 실리콘 함유 가스는 8:1∼40:1의 비율로 유입되도록 한다. 이때, 실리콘 함유 가스의 함유량이 너무 많으면 비저항이 증가하게 되고, 너무 적으면 블리스터가 발생될 수 있으므로 블리스터가 발생되지 않으면서 원하는 비저항을 갖을 수 있도록 비율을 조절한다. 이렇게 외부로부터 공급되어 샤워헤드를 통해 분사된 질소 함유 가스 및 실리콘 함유 가스가 고주파 전원에 의해 플라즈마화된다. 이러한 플라즈마에 의해 구리막(30) 상부의 자연 산화막(40)이 구리막(30)으로 환원된다. 또한, 구리막(30) 상부에 질소 함유 가스와 실리콘 함유 가스에 의해 플라즈마 처리막(50)이 형성된다. 여기서, 플라즈마 처리막(50)은 실리콘 질화막(SiNx)으로 형성되며, 플라즈마 처리막(50)은 플라즈마 처리 시간, 온도, 압력 등의 공정 조건을 조절하여 50∼300Å, 바람직하게는 100Å의 두께로 형성한다. 예를들어 플라즈마 처리막(50)은 NH3 가스와 SiH4 가스를 40:1의 비율로 유입시키고 온도 및 압력을 조절하여 6.5Å/s의 증착률로 약 100Å 두께로 형성하면 막내의 N:Si=1:1.18, N-H/Si-H의 본드(bond)비는 38.5:1가 된다. 또한, 이렇게 형성된 플라즈마 처리막(50)은 1.7∼2.3[μΩ㎝]의 비저항을 갖는다.
상기에 질소 함유 가스는 NH3 가스 이외에도 질소가 함유된 다양한 가스를 이용할 수 있으며, 특히 질소(N2) 가스를 이용할 수 있다. 또한, 실리콘 함유 가스는 SiH4 가스 이외에 Si2H6 등의 실리콘이 함유된 가스, 특히 실리콘과 수소를 함유하는 가스를 이용할 수 있다.
한편, 질소 함유 가스 뿐만 아니라 다른 가스와 실리콘 함유 가스를 이용하여 플라즈마 처리할 수도 있는데, 예를들어 수소(H2) 가스와 SiH4 가스 또는 아르곤(Ar) 가스와 SiH4 가스를 이용하여 구리막을 플라즈마 처리할 수 있다. 이 경우 구리막 상부에는 실리콘(Si)막이 형성된다.
또한, 상기 실시 예에서 기판(10) 상부에 구리 산화막(20) 및 구리막(30)을 형성한 후 플라즈마 처리하여 구리막(30) 상부에 플라즈마 처리막(50)을 형성하였으나, 구리 산화막(20) 및 구리막(30)을 패터닝한 후 플라즈마 처리하여 기판(10) 전체 상부면에 플라즈마 처리막(50)을 형성할 수도 있다.
상기와 같이 질소 함유 가스와 실리콘 함유 가스를 이용하여 구리막을 플라즈마 처리함으로써 형성된 플라즈마 처리막, 즉 실리콘 질화막은 일반적으로 액정 표시 장치의 게이트 절연막으로 이용되는 실리콘 질화막을 증착하기 위해 이용되는 고주파 전원보다 1/3∼1/6 낮은 전원을 이용한다. 따라서, 플라즈마 처리에 의해 형성된 실리콘 질화막의 물성은 일반적인 증착에 의해 형성된 실리콘 질화막과 차이가 난다. 즉, 기존의 게이트 절연막은 생산성을 향상시키기 위해 높은 증착률로 제 1 실리콘 질화막을 형성한 후 박막 트랜지스터의 특성을 향상시키기 위하여 낮 은 증착률로 조밀한 막질의 제 2 실리콘 질화막을 형성한다. 여기서, 종래의 제 1 실리콘 질화막은 예를들어 약 10kW의 전원을 이용하여 형성하며, 질소 함유 가스와 실리콘 함유 가스를 약 7:1의 비율로 유입시켜 4000Å의 두께로 형성한다. 또한, 종래의 제 2 실리콘 질화막은 약 7.5kW의 전원을 이용하여 형성하며, 질소 함유 가스와 실리콘 함유 가스를 약 4:1의 비율로 유입시켜 500Å의 두께로 형성한다. 이렇게 형성된 제 1 실리콘 질화막은 질소보다 실리콘의 비율이 높은 막이 되고, 제 2 실리콘 질화막은 실리콘보다 질소의 비율이 높은 막이 된다. 이에 비해 본 발명의 플라즈마 처리막, 즉 실리콘 질화막은 1.5∼2.5kW의 전원을 이용하여 형성하며, 질소 함유 가스와 실리콘 함유 가스를 약 8:1 내지 40:1의 비율로 유입시켜 형성한다. 이렇게 형성된 종래의 제 1 및 제 2 실리콘 질화막과 본 발명에 따른 플라즈마 처리막의 특성을 [표 1]에 나타내었다.
SiNx 굴절률
(at 632㎚)		 스트레스
(E+08 dyne/㎠)		 유전율 조성
(N/Si)
제 1 SiNx(비교예) 1.85∼1.88 2.0∼3.0 5.2∼6.0 0.8∼1.0
제 2 SiNx(비교예) 1.90∼1.93 -80∼-90 6.5∼7.3 1.2∼1.4
플라즈마 처리막(실시예) 1.70∼1.80 10∼100 5.0∼6.0 0.8∼1.4
[표 1]에 나타낸 바와 같이 본 발명에 의한 플라즈마 처리막은 632㎚ 파장에서의 굴절률과 유전율이 종래의 제 1 및 제 2 실리콘 질화막보다 낮아 막질이 종래보다 치밀하지 않음을 알 수 있다. 특히, 스트레스는 10∼100[E+08dyng/㎠]의 강한 인장 응력을 나타내므로 응력 상태에서 종래의 제 1 및 제 2 실리콘 질화막과 크게 차이남을 알 수 있다. 또한, 본 발명에 따라 형성된 플라즈마 처리막은 실리콘(Si)에 대한 질소(N)의 비율이 제 1 실리콘 질화막과 제 2 실리콘 질화막 사이의 값을 갖는다.
[표 2]는 기존의 증착에 의해 형성된 제 1 및 제 2 실리콘 질화막과 본 발명의 플라즈마 처리막, 즉 실리콘 질화막의 FT-IR(Fourier Transform Infrared Spectroscopy) 분석 결과를 나타내었다. [표 2]에서 볼 수 있는 바와 같이 플라즈마 처리에 의해 형성된 실리콘 질화막은 종래의 제 1 및 제 2 실리콘 질화막보다 [N-H] 결합의 수가 높고 [Si-H] 결합의 수가 낮아서 결과적으로 [N-H]/[Si-H] 결합수의 비율이 종래의 제 1 및 제 2 실리콘 질화막보다 높게 나타난다.
SiNx [N-H] [Si-H] [N-H]/[Si-H]
제 1 SiNx(비교예) 1.5E+22∼2.0E+22 5.0E+21∼8.0E+21 1.5∼2.5
제 2 SiNx(비교예) 2.5E+22∼4.0E+22 1.0E+21∼2.0E+21 20∼40
플라즈마 처리막(실시예) 3.0E+22∼4.3E+22 0.9E+21∼1.0E+21 30∼45
[표 1] 및 [표 2]에서와 같이 NH3 가스와 SiH4 가스를 이용한 플라즈마 처리에 의해 구리막 상부에는 종래의 제 1 및 제 2 실리콘 질화막들보다 막질이 치밀하지 않으면서 질소가 실리콘보다 많이 함유된 실리콘 질화막이 형성됨을 알 수 있다.
도 2(a) 및 도 2(b)는 CuO/Cu 적층 구조에 종래의 NH3 플라즈마 처리를 실시한 경우의 평면 사진 및 단면 사진으로서, CuO막의 손상에 의해 블리스터(A)가 발생하여 구리막(B)이 들뜬 상태를 보여준다. 이에 반해, 도 3(a) 및 도 3(b)는 CuO/Cu 구조에 본 발명에 따른 NH3 가스와 SiH4 가스를 40:1의 비율로 혼합하여 플라즈마 처리한 경우의 평면 및 단면 사진으로서, 구리층 상부에 SiNx막의 캐핑층이 형성되어 CuO막이 플라즈마 처리에 의해 손상되지 않아 블리스터가 발생되지 않고, 이에 따라 구리막이 들뜨지 않음을 알 수 있다.
또한, 도 4는 액정 표시 장치의 제조 공정에서 플라즈마 처리 조건에 따른 구리 배선의 비저항을 나타낸 그래프이다. 여기서, 게이트 라인은 CuO/Cu 적층 구조로 형성하였고, 액정 표시 패널의 제조 공정에 따라 게이트 절연막, 활성층, 소오스 및 드레인 전극, 패시베이션막, 화소 전극을 형성한 후 N2 분위기에서 2시간 열처리를 실시한 후 비저항을 측정하였다. 도 4에 도시된 바와 같이 NH3 가스만으로 플라즈마 처리하는 경우(C)에 비해 NH3 가스와 SiH4 가스를 이용하여 플라즈마 처리하는 경우(D)의 비저항이 NH3/SiH4의 비율에 따라 미소하게 증가하지만, 플라즈마 처리를 실시하지 않은 경우(E)에 비해서는 비저항이 대폭 감소된다. 즉, NH3 가스만으로 플라즈마 처리하는 경우(C)의 비저항은 대략 2.1[μΩ㎝]를 나타내고, NH3 가스와 SiH4 가스를 이용하여 플라즈마 처리하는 경우(D) NH3/SiH4의 비율에 따라 비저항은 대략 2.1∼2.25[μΩ㎝]를 나타내며, 플라즈마 처리를 실시하지 않은 경우(E)의 비저항은 대략 2.89[μΩ㎝]를 나타낸다. 또한, NH3/SiH4의 비율이 증가할수록 구리의 비저항이 감소한다. 즉, NH3/SiH4의 비율이 16일 경우 비저항은 대략 2.25[μΩ㎝]이고, NH3/SiH4의 비율이 40일 경우 비저항은 대략 2.1[μΩ㎝]이다.
SiNx 게이트 절연막 형성 전 플라즈마 처리 조건 변화에 따른 구리 게이트 라인의 비저항 및 블리스터 발생 여부를 [표 3]에 나타내었다. 여기서, 본 발명에 따른 플라즈마 처리는 NH3 가스와 SiH4 가스를 40:1의 비율로 혼합하여 이용하였다.
플라즈마 처리 게이트 비저항
[μΩ㎝]		 블리스터 발생
미처리(비교예) 2.89 미발생
NH3 플라즈마 처리(비교예) 2.10 발생
NH3+SiH4 플라즈마 처리(실시예) 2.10 미발생
[표 3]에 나타낸 바와 같이 플라즈마 처리하지 않을 경우 블리스터는 발생되지 않지만 게이트 비저항은 2.89[μΩ㎝]로 높게 나타나고, NH3 가스만을 이용하는 경우 게이트 비저항은 낮았지만 블리스터가 발생되며, NH3 가스와 SiH4 가스를 이용하는 본 발명의 경우 게이트 비저항을 낮추면서 블리스터가 발생되지 않는다. 따라서, 본 발명에 따른 NH3 가스와 SiH4 가스를 이용한 플라즈마 처리에 의해 블리스터의 발생을 방지하면서 구리막의 비저항을 낮출 수 있다.
상기와 같은 CuO/Cu 적층 구조에 NH3 가스와 SiH4 가스를 이용한 플라즈마 처리에 의해 구리층 상부에 SiNx막을 형성하는 금속 배선 형성 방법은 액정 표시 장치의 게이트 라인 및 데이터 라인 중 적어도 어느 하나의 형성 공정에 적용되어 블리스터의 발생을 방지하면서 배선 저항을 낮출 수 있다. 이러한 금속 배선 형성 공정을 액정 표시 장치의 하부 기판에 적용한 경우를 설명하면 다음과 같다.
도 5는 본 발명에 따른 액정 표시 장치의 평면도이고, 도 6, 도 7 및 도 8은 각각 도 5의 Ⅰ-Ⅰ' 라인, Ⅱ-Ⅱ' 라인 및 Ⅲ-Ⅲ' 라인을 따라 절취한 상태의 단면도로서, CuO/Cu 적층 구조에 NH3 가스와 SiH4 가스를 이용한 플라즈마 처리 공정으로 게이트 라인을 형성하는 하부 기판을 포함하는 액정 표시 장치를 나타낸다.
도 5, 도 6, 도 7 및 도 8을 참조하면, 본 발명에 따른 액정 표시 장치는 게이트 라인(110), 데이터 라인(160), 보호막(170), 화소 전극(180)을 포함하는 하부 기판(100)과, 컬러 필터(230) 및 공통 전극(240)을 포함하는 상부 기판(200)과, 이들 사이에 형성된 액정층(300)을 포함한다.
하부 기판(100)은 기판(10) 상에 서로 소정 간격 이격되어 일 방향으로 연장되며 기판(10) 상부에 CuO막(20) 및 구리막(30)의 적층 구조로 형성된 복수의 게이트 라인(110), 게이트 라인(110)을 포함한 기판(10) 상부에 형성된 플라즈마 처리막(50), 서로 소정 간격 이격되어 게이트 라인(110)과 교차되는 타 방향으로 연장 형성되며 절연막(20) 및 게이트 절연막(130)에 의해 게이트 라인(110)과 절연된 복수의 데이터 라인(160), 데이터 라인(160) 상부에 형성된 보호막(170), 보호막(170) 상부에 형성된 화소 전극(180), 그리고 게이트 라인(110), 데이터 라인(160) 및 화소 전극(180)에 연결된 박막 트랜지스터(T)를 포함한다. 여기서, 데이터 라인(160) 또한 CuO막(20) 및 구리막(30)의 적층 구조로 형성될 수 있으며, 데이터 라인(160)을 포함한 게이트 절연막(130) 상부에 플라즈마 처리막(50)이 형성될 수 있다.
게이트 라인(110)은 일 방향, 예를들어 가로 방향으로 연장되어 형성되며, 게이트 라인(110)의 일부가 상부 또는 하부로 돌출되어 게이트 전극(111)이 형성된다. 또한, 게이트 라인(110)은 CuO막(20) 및 구리막(30)의 적층 구조로 형성된다. CuO막(20)은 구리막(30)에 비해 1/5∼1/30의 두께로 형성되는데, 바람직하게는 1/10의 두께로 형성된다. 예를들어 CuO막(20)은 100∼1000Å의 두께로 형성되고, 구리막(30)은 300∼10000Å의 두께로 형성되는데, 바람직하게는 CuO막(20)은 300Å의 두께로 형성되고, 구리막(30)은 3000Å의 두께로 형성된다. 또한, CuO막(20) 및 구리막(30)은 스퍼터링 공정으로 형성되며 동일 장비에서 순서적으로 형성된다. 또한, 게이트 라인(110)은 소정의 굴곡 패턴을 갖도록 형성될 수 있다.
게이트 라인(110)과 이격되어 유지 전극 라인(120)이 형성될 수 있다. 유지 전극 라인(120)은 두 게이트 라인(110) 사이에서 게이트 라인(110)과 평행하게 형성되며, 게이트 라인(110) 사이의 중앙부에 형성될 수도 있고, 일 게이트 라인(110)에 근접하게 형성될 수도 있다. 또한, 유지 전극 라인(120)은 게이트 라인(110)과 동일 공정에 동일 두께로 형성될 수 있다. 즉, 유지 전극 라인(120)은 CuO막(20) 및 구리막(30)의 적층 구조로 형성될 수 있다. 또한, 유지 전극 라인(120)은 게이트 라인(110)과 동일 폭으로 형성될 수 있으나, 다른 폭으로도 형성될 수 있다. 또한, 유지 전극 라인(120)은 게이트 절연막(130)을 사이에 두고 화소 전극(180)과 함께 유지 캐패시터를 이룬다.
플라즈마 처리막(50)은 게이트 라인(110) 및 유지 전극 라인(120)을 포함한 기판(10) 상부에 형성된다. 플라즈마 처리막(50)은 예를들어 CuO막(20)에 비해 1/6∼1/1의 두께로 형성된다. 예를들어 CuO막(20)이 100∼1000Å의 두께로 형성되고, 플라즈마 처리막(50)은 15∼1000Å의 두께로 형성된다. 또한, 플라즈마 처리막(50)은 질소 함유 가스와 실리콘 함유 가스를 이용한 플라즈마 처리에 의해 형성된다. 따라서, 플라즈마 처리막(50)은 실리콘 질화막으로 형성된다. 여기서, 질소 함유 가스는 예를들어 NH3 가스를 이용할 수 있고, 실리콘 함유 가스는 예를들어 SiH4 가스를 이용할 수 있는데, 질소 함유 가스와 실리콘 함유 가스는 예를들어 8:1∼40:1의 비율로 유입시킨다. 한편, 질소 함유 가스 뿐만 아니라 수소 가스 또는 아르곤 가스를 SiH4 가스와 혼합하여 플라즈마 처리할 수도 있다. 이 경우 플라즈마 처리막(50)으로 실리콘막이 형성된다.
게이트 절연막(130)은 플라즈마 처리막(50) 상부에 형성된다. 게이트 절연막(130)은 실리콘 산화막(SiO2) 또는 실리콘 질화막 등의 무기 절연막을 이용하여 형성할 수 있으나, 실리콘 질화막으로 형성하는 것이 바람직하며, 단일층으로 형성하는 것이 바람직하다. 또한, 게이트 절연막(130)은 CVD 방법으로 형성할 수 있는데, 예를들어 PECVD 방법을 이용하여 형성할 수 있다. 여기서, 게이트 절연막(130)을 실리콘 질화막으로 형성하는 경우 질소 함유 가스와 실리콘 함유 가스를 약 7:1의 비율로 유입시켜 형성하며, 막내에 실리콘이 질소보다 더 많이 함유된 물성을 갖는다. 이렇게 형성된 게이트 절연막(130)은 예를들어 632㎚에서 1.85∼1.88의 굴절률, 2.0∼3.0E+08[dyne/㎠]의 스트레스, 5.2∼6.0의 유전율, 0.8∼1.0의 질소/실리콘의 조성을 갖는 실리콘 질화막으로 형성될 수 있다.
게이트 전극(111) 상부의 게이트 절연막(130) 상부에는 제 1 반도체 물질로 이루어진 활성층(140)이 형성되며, 활성층(140)의 상부에는 제 2 반도체 물질로 이루어진 오믹 콘택층(150)이 형성된다. 여기서, 제 1 반도체 물질은 비정질 실리콘 등을 포함하고, 제 2 반도체 물질은 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등을 포함한다.
데이터 라인(160)은 게이트 라인(110)과 교차되는 방향, 예를들어 세로 방향으로 연장되어 형성된다. 또한, 데이터 라인(160)은 그 일부가 돌출되어 소오스 전극(161)이 형성되며, 소오스 전극(161)과 소정 간격 이격되어 드레인 전극(162)이 형성된다. 소오스 전극(161), 드레인 전극(162)을 포함한 데이터 라인(160)은 게이트 라인(110) 및 유지 전극 라인(120)을 형성하기 위해 이용하는 물질을 이용하여 형성할 수 있으며, 단일층 뿐만 아니라 다층으로 형성할 수 있다. 즉, 데이터 라인(160)은 CuO막 및 구리막을 적층하여 형성할 수 있으며, 데이터 라인(160)을 포함한 게이트 절연막(130) 상부에 플라즈마 처리에 의한 플라즈마 처리막을 형성할 수도 있다. 또한, 데이터 라인(160)은 소정의 굴곡 패턴으로 형성될 수 있다.
박막 트랜지스터(T)는 게이트 라인(110)에 공급되는 신호에 응답하여 데이터 라인(160)에 공급되는 화소 신호가 화소 전극(180)에 충전되도록 한다. 따라서, 박막 트랜지스터(T)는 게이트 라인(110)에 접속된 게이트 전극(111)과, 데이터 라인(160)에 접속된 소오스 전극(161)과, 화소 전극(180)에 접속된 드레인 전극(162)과, 게이트 전극(111)과 소오스 전극(161) 및 드레인 전극(162) 사이에 순차적으로 형성된 게이트 절연막(130), 활성층(140) 및 오믹 콘택층(150)을 포함한다. 이때, 오믹 콘택층(150)은 채널부를 제외한 게이트 절연막(130) 상에 형성될 수 있다.
박막 트랜지스터(T) 및 데이터 라인(160) 상부에는 평탄화 특성이 우수하며, 감광성을 갖는 유기 물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 저유전율 절연 물질 또는 질화 실리콘 등의 무기 물질로 이루어진 보호막(170)이 형성된다. 이때, 보호막(170)은 질화 실리콘 또는 산화 실리콘 등으로 이루어진 얇은 두께의 제 1 절연층(171)과 유기 절연 물질로 이루어진 두꺼운 두께의 제 2 절연층(172)으로 형성될 수 있다. 물론 제 2 절연층(172)을 대신하여 컬러 필터를 형성할 수 있는데, 이렇게 하여 COA(Color Filter on Array) 구조의 액정 표시 패널을 형성할 수 있다.
보호막(170)의 일부가 제거되어 드레인 전극(162)을 노출시키는 제 1 콘택홀(191)이 형성되고, 유지 전극 라인(120) 상부의 게이트 절연막(130)을 노출시키는 제 2 콘택홀(192)이 형성된다.
화소 전극(180)은 보호막(170)상에 형성되며, 제 1 콘택홀(191)을 통해 드레인 전극(162)과 연결되고, 제 2 콘택홀(192)을 통해 게이트 절연막(130)을 사이에 두고 유지 전극 라인(120)과 유지 캐패시터를 이룬다.
또한, 화소 전극(180)은 액정의 배열 방향을 조정하기 위한 도메인 규제수단으로 절개 패턴(미도시)을 가질 수도 있다. 화소 전극(180)은 액정 분자의 배향을 위한 도메인 규제수단으로 절개 패턴(미도시) 대신에 돌기를 포함할 수도 있다. 이때, 화소 전극(180)의 절개 패턴(미도시)은 후술할 공통 전극(240)의 절개 패턴(미도시)과 함께 액정층을 다수의 도메인으로 분할하기 위해 형성될 수 있다.
한편, 상부 기판(200)은 제 2 절연 기판(210) 상에 형성된 선택적으로 형성된 블랙 매트릭스(220), 블랙 매트릭스(220) 사이에 형성된 컬러 필터(230) 및 전체 상부에 형성된 공통 전극(240)을 포함한다.
블랙 매트릭스(220)는 화소 영역 사이에 형성되며, 화소 영역 이외의 영역으로 빛이 새는 것과 인접한 화소 영역들 사이의 광 간섭을 방지한다. 또한, 블랙 매트릭스(220)는 검은색 안료가 첨가된 감광성 유기 물질로 이루어진다. 검은색 안료로는 카본 블랙이나 티타늄 옥사이드 등을 이용한다. 한편, 블랙 매트릭스(220)는 Cr, CrOx 등의 금속 물질을 이용할 수도 있다.
컬러 필터(230)는 블랙 매트릭스(220)를 경계로 하여 적색(R), 녹색(G) 및 청색(B) 필터가 반복되어 형성된다. 컬러 필터(230)는 광원으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 하며, 감광성 유기 물질로 형성될 수 있다.
공통 전극(240)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 형성되며, 블랙 매트릭스(220) 및 컬러 필터(230) 상부에 형성된다. 공통 전극(240)은 하부 기판(100)의 화소 전극(180)과 함께 액정층에 전압을 인가한다. 공통 전극(240)에는 절개 패턴(미도시)이 형성될 수도 있는데, 공통 전극(240)의 절개 패턴(미도시)은 화소 전극(180)의 절개 패턴(미도시)과 함께 액정층을 다수의 도메인으로 나누는 역할을 한다.
한편, 상기 실시 예에서는 플라즈마 처리막(50)을 CuO막(20) 및 구리층(30)을 패터닝하여 게이트 라인(110)을 형성한 후 플라즈마 처리에 의해 형성하였으나, CuO막(20) 및 구리층(30)을 형성한 후 플라즈마 처리에 의해 구리층(30) 상부에 플라즈마 처리막(50)을 형성한 후 패터닝하여 게이트 라인(110)을 형성할 수도 있다.
상기 금속 배선은 LCD 이외에 다양한 표시 장치에 이용될 수 있고, 또한 반도체 소자의 제조 공정에 이용될 수 있다.
도 1(a) 내지 도 1(c)는 본 발명의 일 실시 예에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 및 도 2(b)는 CuO/Cu 적층 구조에 종래의 플라즈마 처리 후의 평면 및 단면 사진.
도 3(a) 및 도 3(b)는 CuO/Cu 적층 구조에 본 발명에 따른 플라즈마 처리 후의 평면 및 단면 사진.
도 4는 플라즈마 처리에 따른 구리 배선의 비저항의 분포를 나타낸 그래프.
도 5는 본 발명의 다른 실시 예에 따른 액정 표시 장치의 평면도.
도 6은 도 5의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도.
도 7은 도 5의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도.
도 8는 도 5의 Ⅲ-Ⅲ' 라인을 따라 절취한 상태의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 20 : CuO막
30 : 구리막 40 : 자연 산화막
50 : SiNx막 110 : 게이트 라인
120 : 유지 전극 라인 130 : 게이트 절연막
140 : 활성층 150 : 오믹 콘택층
160 : 데이터 라인 170 : 보호막
180 : 화소 전극

Claims (17)

  1. 구리막; 및
    상기 구리막 상부에 실리콘 함유 가스를 포함하는 처리 가스의 플라즈마 처리에 의해 형성된 플라즈마 처리막을 포함하되,
    상기 플라즈마 처리막의 굴절률은 632nm에서 1.8 이하인 금속 배선.
  2. 제 1 항에 있어서, 상기 플라즈마 처리막은 실리콘 질화막 또는 실리콘막인 금속 배선.
  3. 제 2 항에 있어서, 상기 실리콘 질화막은 1.70 내지 1.80의 굴절률 및 5.0 내지 6.0의 유전율을 갖는 금속 배선.
  4. 제 2 항에 있어서, 상기 실리콘 질화막은 0.8 내지 1.4의 질소/실리콘 비율 및 30 내지 45의 N-H 본딩/Si-H 본딩 비율을 갖는 금속 배선.
  5. 제 1 항에 있어서, 상기 금속 배선은 1.7 내지 2.3[μΩ㎝]의 비저항을 갖는 금속 배선.
  6. 제 1 항에 있어서, 구리 산화막을 더 포함하되, 상기 구리 산화막 및 상기 구리막은 순차 적층되고, 상기 구리 산화막은 상기 구리막에 비해 1/10 내지 1/30의 두께로 형성되며, 상기 플라즈마 처리막은 상기 구리 산화막에 비해 1/6 내지 1/1의 두께로 형성되는 금속 배선.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 기판 상부에 일 방향으로 연장되며, 구리막을 포함하는 복수의 게이트 라인;
    상기 게이트 라인을 포함한 상기 기판 상부에 형성된 플라즈마 처리막 및 게이트 절연막;
    상기 게이트 라인과 교차되는 방향으로 연장 형성된 복수의 데이터 라인; 및
    상기 게이트 라인 및 데이터 라인과 전기적으로 연결되도록 형성된 화소 전극을 포함하되,
    상기 플라즈마 처리막의 굴절률은 632nm에서 1.8 이하인 표시 장치.
  14. 제 13 항에 있어서, 상기 플라즈마 처리막은 실리콘 질화막 또는 실리콘막인 표시 장치.
  15. 제 14 항에 있어서, 상기 실리콘 질화막은 1.70 내지 1.80의 굴절률 및 5.0 내지 6.0의 유전율을 갖는 표시 장치.
  16. 제 14 항에 있어서, 상기 실리콘 질화막은 0.8 내지 1.4의 질소/실리콘 비율 및 30 내지 45의 N-H 본딩/Si-H 본딩 비율을 갖는 표시 장치.
  17. 제 14 항에 있어서, 상기 게이트 라인은 1.7 내지 2.3[μΩ㎝]의 비저항을 갖는 표시 장치.
KR1020080006698A 2008-01-22 2008-01-22 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치 KR101380876B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080006698A KR101380876B1 (ko) 2008-01-22 2008-01-22 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치
US12/332,249 US8174660B2 (en) 2008-01-22 2008-12-10 Metal line, method of forming the same, and a display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080006698A KR101380876B1 (ko) 2008-01-22 2008-01-22 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치

Publications (2)

Publication Number Publication Date
KR20090080748A KR20090080748A (ko) 2009-07-27
KR101380876B1 true KR101380876B1 (ko) 2014-04-10

Family

ID=40876206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080006698A KR101380876B1 (ko) 2008-01-22 2008-01-22 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치

Country Status (2)

Country Link
US (1) US8174660B2 (ko)
KR (1) KR101380876B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102029986B1 (ko) * 2012-12-13 2019-10-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102023937B1 (ko) * 2012-12-21 2019-09-23 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
CN104716201A (zh) * 2015-04-03 2015-06-17 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示设备
CN207183274U (zh) 2017-10-13 2018-04-03 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN109616418B (zh) * 2018-12-06 2021-11-09 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
KR20050057950A (ko) * 2003-12-11 2005-06-16 주식회사 하이닉스반도체 산화막-산화막-질화막 적층 스페이서를 구비하는 반도체소자 및 그 제조 방법
KR20060023697A (ko) * 2004-09-10 2006-03-15 삼성전자주식회사 박막트랜지스터 표시판 및 그 제조 방법
KR20070068185A (ko) * 2005-12-26 2007-06-29 삼성전자주식회사 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼 표면을가공하는 반도체 소자 제조장치 및 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831283A (en) * 1995-11-30 1998-11-03 International Business Machines Corporation Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
JP4243401B2 (ja) 1999-12-21 2009-03-25 エルジー ディスプレイ カンパニー リミテッド 銅配線基板およびその製造方法ならびに液晶表示装置
JP4238956B2 (ja) 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
KR100379566B1 (ko) 2000-08-30 2003-04-10 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
TWI251349B (en) * 2004-11-22 2006-03-11 Au Optronics Corp Method of forming thin film transistor
JP4425167B2 (ja) * 2005-03-22 2010-03-03 富士フイルム株式会社 ガスバリア性フィルム、基材フィルムおよび有機エレクトロルミネッセンス素子
JP4663381B2 (ja) * 2005-04-12 2011-04-06 富士フイルム株式会社 ガスバリア性フィルム、基材フィルムおよび有機エレクトロルミネッセンス素子
CN101861642B (zh) * 2007-11-15 2013-04-17 夏普株式会社 薄膜晶体管、薄膜晶体管的制作方法以及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
KR20050057950A (ko) * 2003-12-11 2005-06-16 주식회사 하이닉스반도체 산화막-산화막-질화막 적층 스페이서를 구비하는 반도체소자 및 그 제조 방법
KR20060023697A (ko) * 2004-09-10 2006-03-15 삼성전자주식회사 박막트랜지스터 표시판 및 그 제조 방법
KR20070068185A (ko) * 2005-12-26 2007-06-29 삼성전자주식회사 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼 표면을가공하는 반도체 소자 제조장치 및 제조방법

Also Published As

Publication number Publication date
KR20090080748A (ko) 2009-07-27
US20090185126A1 (en) 2009-07-23
US8174660B2 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
KR101224377B1 (ko) 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법
US6420282B1 (en) Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
JP4332263B2 (ja) 薄膜トランジスタの製造方法
CN103064222B (zh) 液晶显示装置
CN102007586B (zh) 薄膜晶体管及其制造方法
CN101097854B (zh) 具有增强的薄膜半导体层的柔性显示装置及其制造方法
KR20090024092A (ko) 박막 트랜지스터의 제작 방법, 및 표시 장치의 제작 방법
JP2008028395A (ja) アレイ基板、これを有する表示装置及びその製造方法
KR101380876B1 (ko) 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치
CN105513960A (zh) 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法
JP4693759B2 (ja) 薄膜成膜装置
KR20080082775A (ko) 액정표시장치와 그 제조방법
US9136354B2 (en) Methods for manufacturing passivation layer and thin film transistor array substrate
US6858548B2 (en) Application of carbon doped silicon oxide film to flat panel industry
KR20070109162A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JP2009103769A (ja) 表示装置
KR20190001279A (ko) 고 이동도 반도체 물질을 구비한 박막 트랜지스터 기판 및 그 제조 방법
JP2000349292A (ja) 薄膜トランジスタ
KR20070082924A (ko) 표시기판 및 이를 갖는 표시패널
JP2005327836A (ja) 成膜方法
KR20080105322A (ko) 박막 트랜지스터 기판 제조 방법 및 이를 이용한액정표시패널 제조 방법
JP2012114246A (ja) 薄膜トランジスタおよび表示装置用電極基板の製造方法
US20160223872A1 (en) Liquid crystal display device
KR101884796B1 (ko) 박막 트랜지스터 및 이를 포함한 액정표시장치와 이들의 제조방법
JPH04122073A (ja) 半導体装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee