CN101097854B - 具有增强的薄膜半导体层的柔性显示装置及其制造方法 - Google Patents

具有增强的薄膜半导体层的柔性显示装置及其制造方法 Download PDF

Info

Publication number
CN101097854B
CN101097854B CN2007101292308A CN200710129230A CN101097854B CN 101097854 B CN101097854 B CN 101097854B CN 2007101292308 A CN2007101292308 A CN 2007101292308A CN 200710129230 A CN200710129230 A CN 200710129230A CN 101097854 B CN101097854 B CN 101097854B
Authority
CN
China
Prior art keywords
barrier layer
thermal treatment
amorphous silicon
rapid thermal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101292308A
Other languages
English (en)
Other versions
CN101097854A (zh
Inventor
金秉濬
梁成勋
崔在镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101097854A publication Critical patent/CN101097854A/zh
Application granted granted Critical
Publication of CN101097854B publication Critical patent/CN101097854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W48/00—Access restriction; Network selection; Access point selection
    • H04W48/02—Access restriction performed under specific conditions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/04—Key management, e.g. using generic bootstrapping architecture [GBA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/06—Authentication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W48/00—Access restriction; Network selection; Access point selection
    • H04W48/08—Access restriction or access information delivery, e.g. discovery data delivery
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及具有增强的薄膜半导体层的柔性显示装置及其制造方法，包括通过RF溅射在柔性塑料基板上形成阻挡层，在塑料基板上形成非晶硅层，以及使非晶硅层经受快速热处理从而改善非晶硅层的电特性和/或均一性。

Description

具有增强的薄膜半导体层的柔性显示装置及其制造方法
技术领域
本发明涉及一种例如使用柔性塑料基板的柔性平板显示装置及其制造方法。 
背景技术
早期的平板显示器使用刚性的和脆性的玻璃作为用于薄膜层的主要支承体，该薄膜层位于主要支承体的上面。这种方法的缺点是该显示器一点也不能弯曲并且该显示器不能安全地下落而不用担心摔坏。同时传统的厚的玻璃基板相对比较沉重。考虑到这一点，开发出使用例如主要由塑料构成的柔性基板的柔性平板显示器以便提供一种具有较轻重量、抗冲击性和柔韧性的平板显示器。 
柔性平板显示器可包括那些液晶显示器(LCD)类型、有机发光显示器(OLED)类型和电泳粒子类型等等。该柔性平板显示器包括用于提供耐冲击和低生产成本的塑料支承层基板。 
然而，这种基板中的塑料材料通常具有较大的热膨胀系数(COTE)并且因此由于制造的过程中的高温而容易膨胀。为了减小膨胀的问题，将层叠在该塑料基板上并用于显示图像的不同薄膜形成在各自的塑料基板上，同时将处理温度限制在不大于180℃或者更低。然而，这种在工艺温度过程上的限制会防碍具有期望纯度或其它与高质量显示装置相关的特性的薄膜的制造。 
此处在这个相关技术部分中公开的一些信息是为了对本发明的特性提供更清楚的理解并且对于所属领域的技术人员来说它可能包括不构成现有技术的公开。 
发明内容
依照一个实施例的制造方法包括步骤：(a)通过使用RF溅射在柔性的且透明的塑料基板上形成由氧化物构成的薄且柔性的阻挡层，(b)利用例如 使用硅烷的分解反应在阻挡层上形成非晶硅层，使形成的非晶硅层的表面经受快速热处理，该热处理可改善由经处理的非晶硅层形成的晶体管的电特性。 
该方法可进一步包括在沉积阻挡层之前在塑料基板上形成不透气的缓冲层。 
在一个实施例当中，在加工期间将柔性塑料基板支承在基本较厚和较硬的虚设(dummy)玻璃基板上并且随后移除该虚设(牺牲性)玻璃基板以便提供基本柔性平板显示装置。 
在一个实施例当中，阻挡层包括氮氧化硅(SixOyNz)，其中氧对非硅原子的相对浓度y/(y+z)具有大约是0.35至0.85的O/(N+O)值。 
该方法可进一步包括在阻挡层形成后，从塑料基板移除虚设玻璃基板，将塑料基板固定至附加的虚设玻璃基板以便使阻挡层附着于附加的虚设玻璃基板，并在塑料基板的另一表面上形成附加阻挡层。预定的薄膜图案可形成在附加阻挡层上。 
在一个实施例当中，缓冲层形成在塑料基板和阻挡层之间，并且附加缓冲层进一步形成在塑料基板与附加阻挡层之间。 
在一个实施例当中，塑料基板是透明的，由一种或多种有机聚合物构成，并具有约100μm至约300μm的厚度，而每个阻挡层和附加阻挡层具有约10nm至30nm的厚度，并且阻挡层的RF溅射通过使用包含Si3N4的溅射靶来执行。 
射频(RF)溅射可在约10MHz到约15MHz的射频下执行，可使用氧气(O2)和氩气(Ar)作为供应的反应/轰击气体来执行，并且可在温度约100℃或以下来执行。 
附图说明
图1是依照一个实施例的液晶显示器的截面图； 
图2A至图2D是图1所示的液晶显示器在其制造方法的中间步骤中的截面图； 
图3是可用于图2A-2D的制造方法中的RF溅射设备的实例的截面图； 
图4A至图4C是图1所示的液晶显示器在第二种制造方法的中间步骤中的截面图； 
图5是表示在硅烷分解反应SiH4→Si+2H2中取决于温度的反应自由能的偏差曲线图；以及 
图6是表示在具有所公开的热处理和不具有所公开的热处理下形成的薄膜晶体管的漏极电流对栅极电压的曲线图。 
具体实施方式
以下，虽然将液晶显示器作为依照所披露的内容形成的平板显示器的一个实例进行描述，但是应当理解，其它例如有机发光装置(OLED)、等离子体显示板(PDP)等的平板显示器也可以通过使用相同的基本技术形成，并且依照所披露的内容也可以生产其它柔性半导体装置例如使用非晶硅和塑料基板的太阳能电池阵列。 
在图中，为了清楚起见不同层、膜、面板、区域等的厚度可以是放大的并且因此不是全部按比例。整个说明书中相同的参考数字通常表示相同的元件。应当理解当将例如层、膜、区域或基板的元件称为位于另一元件之上的时候，它可以直接位于另一元件之上或者也可出现插入元件。相反的，当将一个元件称为直接位于另一元件之上时，不出现插入元件。 
以下，将包括柔性塑料基板的柔性液晶显示器作为依照所披露的内容制造的柔性平板显示器的一个实例来描述。 
图1是依照一个实施例的柔性液晶显示器10的主体的截面图。 
参考图1，柔性液晶显示器10包括一包括第一柔性塑料基板110的薄膜晶体管阵列支承面板、一面向该薄膜晶体管阵列支承面板并包括第二柔性塑料基板210的公共电极支承面板、以及插入在该两个面板之间的一液晶材料层300。 
基于所使用的技术(LCD或者其它)，导电材料的预定图案可形成在柔性塑料基板上用于显示图像。该预定的图案可包括互连布线(wiring)、薄膜场效应晶体管以及后面所描述的电极。 
柔性且通常透明的塑料基板110和210中的每个包括聚碳酸酯(polycarbon)、聚酰亚胺(polyimide)、聚醚砜(polyether sulfone)(PES)、多芳基化合物(polyarylate)(PAR)、聚乙烯萘酸酯(polyethylene naphthalate)(PEN)、聚乙烯对苯二酸酯(polyethylene terephthalate)(PET)和/或其它这样的材料中的一种或多种。第一塑料基板110的厚度d1可以在大约100μm 到大约300μm之间。 
第一阻挡层115置于第一塑料基板110的顶部，在它们之间插入可选的缓冲层117。该阻挡层115可包括例如Si3N4的不透气材料并且可用于防止从塑料基板110透过的气体或湿气进一步渗透而腐蚀形成在第一塑料基板110上方的一个或多个薄膜层。 
在一个实施例当中，阻挡层115由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SixOyNz)、氧化铝(AL2O3)和或其它较透明的材料中的一种或多种制成并且该阻挡层115的厚度d2可以在约10nm到约30nm之间。如果阻挡层115由氮氧化硅(SiON)制成，那么在一个实施例中非硅元素的浓度比O/(N+O)可以约为0.35到0.85。该阻挡层115可以通过可利用低温工艺(例如，在180℃或以下)执行的射频(RF)溅射过程形成在塑料基板110上。可利用化学气相淀积(CVD)或溅射来沉积由氮氧化硅(SiON)制成的阻挡层115。该溅射可以是直流(DC)溅射工艺、射频(RF)溅射工艺、磁控溅射或者化学反应溅射。在射频溅射的情况下，低氩气(Ar)压力下等离子体得以维持。 
在一个实施例当中，将缓冲层117设置于塑料基板110和阻挡层115之间。该缓冲层117被用于消除(cure)阻挡层115的缺陷(例如，小孔开口)。该缓冲层117可包括例如丙烯基树脂(acryl-based resin)、氨基甲酸乙酯基树脂(urethane-based resin)、聚酯基树脂(polyester-based resin)等可用于适当地密封阻挡层115中的小孔或者其它类似缺陷的树脂。 
如果在高于预定安全处理温度的温度下，该阻挡层115具有的热膨胀系数(COTE)与塑料基板110的COTE显著不同，那么由于不同的膨胀率，塑料基板110会显著地从所期望的平面模式变形，并且塑料基板110的这种弯曲会导致在阻挡层115出现泄漏缺陷。因此，阻挡层115不能阻挡不希望有的气体或水汽穿透基板110并腐蚀上面敏感的薄膜层。然而，有了置于塑料基板110和阻挡层115之间的缓冲层117，即便在柔性塑料基板由于不同的热膨胀系数而弯曲时，也能够密封阻挡层115的缺陷。 
参考图1，所示出的柔性液晶显示器10包括以矩阵形式形成的多个栅极线(未示出)和多个数据线(未示出)、形成在栅极线和数据线交叉部分处的多个薄膜晶体管T、以及连接至薄膜晶体管T的多个像素电极175。 
每个薄膜晶体管包括形成在栅极线层中的栅电极、形成在数据线层中的 源电极和漏电极、以及由非晶硅材料制成并位于栅极线层和数据线层之间的有源层。该非晶硅可利用低温化学气相淀积(CVD)形成，例如包括含硅物质(即，硅烷)的化学分解的CVD。 
在一个实施例当中，通过使用硅烷(SiH4)和氢气(H2)作为输入反应气体的等离子体增强化学气相淀积(PECVD)工艺来沉积非晶硅层。在处理过程中，使用氢气作为催化剂，在相对较高的温度下，硅烷中的一些被分解从而驱动有利于固体硅的形成的反应，而后该固体硅沉积在基板上从而初始地限定非晶硅层。 
栅极线(未示出)传送栅极信号并大体在横向上延伸。每个栅极线包括连接至栅极线末端的栅极焊垫(未示出)，并接收来自外部驱动电路的栅极信号且向栅极线传送栅极信号、以及多个栅极电极120。 
数据线(未示出)传送数据信号并基本在纵向上延伸。每个数据线包括连接至数据线末端并接收来自外部驱动电路的图像信号且传送该图像信号至数据线的数据焊垫(未示出)、以及多个源电极162。多个漏电极163与数据线171分离，并且与源电极162相对设置，从而限定沟道区域，该沟道区域的导电率可由施加到相应栅电极120上的电压来控制。 
每个薄膜晶体管T包括栅电极120、形成在栅电极120上方的栅极-薄膜绝缘层130、形成在栅极绝缘层130上方的半导体层140、形成在半导体层140上的欧姆接触层151和152、以及分别形成在欧姆接触层151和152上的源电极162和漏电极163。 
该栅极绝缘层130可由例如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等绝缘材料制成，其中x和y是由工艺决定的变量，其中栅极绝缘层130可选择地在阻挡层115之上延伸，甚至是在栅电极120或者其相应的栅极线(未示出)不会与另一导体短路的位置上延伸。如所看到的，包括由反应形成的非晶硅的半导体层140形成在栅极绝缘层130之上，此处后者被置于栅电极120上从而产生栅电极和半导体层140之间的电容耦合。欧姆接触层151和152可由重掺杂n型杂质的n+氢化非晶硅制成从而提供与更轻掺杂的半导体层140的非整流接触。此处，该欧姆接触层151和152彼此分离且相对于对应的栅电极120彼此相对设置。 
源电极162和漏电极163由导电材料形成，该导电材料电连接至且布置在相应的欧姆接触层151和152上。 
钝化层170形成在包括源电极162和漏电极163的数据线上。该钝化层170可以包括通过PECVD或者其它适当的沉积技术沉积的氮化硅(SiNx)、a-Si:C:O或者a-Si:C:F和/或该钝化层170可以包括基于丙烯酰基的(acryl-based)有机层等等。钝化层170具有多个暴露薄膜晶体管T的漏电极163的接触孔171。 
多个像素电极175形成在钝化层170上并且通过接触孔171延伸以便每个像素电极175通过各自的接触孔171与相应的漏电极163连接，并且因此薄膜晶体管T与像素电极175相互之间电连接。如果LCD是反射型液晶显示器，那么该像素电极175可由例如具有高反射率的铝(Al)或者银(Ag)的导电材料层制成。如果LCD是透射型液晶显示器(即，背光型)，那么该像素电极175可由例如铟锡氧化物(ITO)或者铟锌氧化物(IZO)的透明导电材料层制成。或者，在透射反射型的液晶显示器中每个像素电极175既包括透明电极区域也包括反射电极区域。 
在包括第一柔性塑料基板110的薄膜晶体管(TFT)阵列支承面板上方提供公共电极支承面板，该公共电极支承面板面向该薄膜晶体管阵列支承面板并包括第二柔性塑料基板210。该公共电极支承面板进一步包括多个形成在第二塑料基板210上的黑矩阵区域220，多个代表如红、绿和蓝三原色的滤色器230，以及形成在黑矩阵220和滤色器230下方的公共电极245。 
平坦化保护层240可形成在公共电极245与黑矩阵220和滤色器230之间。 
黑矩阵220防止滤色器230之间的区域内的光泄漏并且防止外部光传输至薄膜晶体管T从而防止影象失真。黑矩阵220可包括单层结构或者双层结构，可由铬、氧化铬、和/或氮化铬制成或者由包括黑色颜料的感光性有机材料制成。此处，黑色颜料可以是碳黑或者氧化钛。 
滤色器230基本置于由黑矩阵220包围的开孔区域内。在一个实施例当中，滤色器230由感光有机材料制成。 
保护层240保护滤色器230并且提供平坦表面。在一个实施例当中，保护层240由基于丙烯酰基的环氧材料制成。 
公共电极245由例如ITO、IZO等的透明导电材料制成。该公共电极245与像素电极175配合，向液晶材料层300的各个区域施加所需要的电压信号。 
如果像素电极175和公共电极245之间产生电位差，则通过液晶层300 产生电场，其中的液晶分子的取向确定为所生成的电场的函数。 
使用间隔密封剂250将分别包括第一和第二柔性塑料基板110和210的第一和第二支承显示面板彼此装配在一起。层300的液晶材料可通过使用真空注射或点滴注射(drop injection)注入到第一和第二支承显示面板之间。密封剂250使流入两个基板110和210之间的空间内的气体或水汽最少。该密封剂250可通过光(即，UV)和/或热而硬化。 
虽然没有示出，进一步地，可将附加的阻挡层(barrier layer)布置在第二柔性塑料基板210的一侧或两侧上。 
下文中，将参考图2A至2D以及图3详细描述图1所示液晶显示器的制造方法。 
图2A至图2D是图1所示液晶显示器在制造方法的中间步骤的截面图，而图3是可用于该制造方法的RF溅射装置示例的截面图。 
参考图2A，将柔性塑料基板110附到基本更坚硬并且更厚的虚设(dummy)玻璃基板100的平坦的主表面上。通过附于牺牲性且以后被移除的玻璃板，使该柔性塑料基板110保持基本平坦的结构，从而可在不损失平面性的情况下执行随后的制造过程。换句话说，该虚设玻璃基板100支承塑料基板110，从而预定的图案可形成在塑料基板110上的精确位置中，并且可在制造过程中减少塑料基板110的变形。 
该柔性的并且实质上是光可透射的塑料基板110的材料可包括聚碳酸酯(polycarbon)、聚酰亚胺(polyimide)、聚醚砜(polyether sulfone)(PES)、多芳基化合物(polyarylate)(PAR)、聚乙烯萘酸酯(polyethylene naphthalate)(PEN)、聚乙烯对苯二酸酯(polyethylene terephthalate)(PET)等中的一种或多种。依照本发明的一个实施例，该塑料基板110的厚度d1为大约100μm到大约300μm。 
在附到虚设玻璃基板100上并且被虚设玻璃基板100平坦化之后，可选择地将一缓冲层117通过涂敷、丝网印刷等形成在塑料基板110上，以便为随后增加的阻挡层(图2B中的115)提供缺陷修复，其中缓冲层117例如包括树脂，如基于丙烯酰基的树脂、基于氨基甲酸乙酯的树脂或者基于聚酯的树脂等。缓冲层117的形成也可以省略。 
接下来，如图2B所示，例如一包括氮氧化硅(SiON)的阻挡层115形成在塑料基板110上。阻挡层115的形成可在大约90℃到大约200℃进行。 该阻挡层115可具有大约10nm到大约30nm的厚度d2。该阻挡层115可具有约0.35到约0.85的氧与其它非硅元素的浓度比(O/(N+O))。该阻挡层115防止气体、潮气或其它蒸汽通过基板110渗透而导致腐蚀通过后续工序形成于塑料基板110顶部的多个可能的敏感层。该阻挡层115还有助于防止在随后工序中塑料基板110的变形。 
该阻挡层115可通过以相对较低温度的工艺执行的RF溅射而形成。由氮氧化硅(SiON)制成的阻挡层115可使用化学气相淀积(CVD)或者溅射来沉积。在RF溅射的情况下，可在低氩气(Ar)压力下维持反应等离子体，其中该等离子体氧化和/或氮化从溅射靶提供的含硅材料。 
在一个实施例当中，如图3所示使用RF溅射装置300形成阻挡层115。 
RF溅射装置300包括限定了反应空间的真空室310、位于真空室310上侧的上电极320、固定在上电极320上的靶330、位于真空室310下侧并面对上电极320的下电极340、向上电极320提供电源的RF电源装置350、以及位于RF电源装置350和上电极320之间的阻抗匹配单元360。该真空室310具有进口370和出口380。诸如反应气体(即，O2或NO2或NO)和氩气(Ar)的气体通过进口370流入真空室310。出口380连接至真空泵(未示出)从而使真空室内保持低压力(真空)状态。 
将由玻璃基板100支承的塑料基板110安装在下电极340(基座)上。此处，上电极320连接至射频电源装置350并且下电极340接地。靶330可包括Si3N4。向上电极320提供射频电源，于是通过上电极320和下电极340之间的电压差产生等离子体。 
等离子体使输入的氩气流变成电离的，并且该电离的氩气轰击靶330。因此，由于电离的氩气与靶300的碰撞，靶的Si3N4的粒子被溅射出来并电离，并且电离的Si和N原子与从反应气体中释放出的氧原子结合被沉积在塑料基板110上。该射频电源可具有约10MHz至约15MHz的射频，并且该射频电源可特别具有约13.56MHz的射频。此处，沉积可在大约90℃到200℃下执行，并且更具体地可以在大约100℃或更低的温度下执行。 
接下来，如图2C所示，用于显示图像的例如导电材料的预定图案形成在阻挡层115上。 
该预定图案可包括如上所述的多条互连线、多个薄膜晶体管T、以及多个电极。 
现在，将详细描述用于限定薄膜晶体管T的半导体层的形成方法。该薄膜晶体管T的半导体层包括非晶硅。然而，非晶硅可具有与其它材料混合的不同分布，这是显而易见的。 
首先，基于例如硅烷(SiH4)的含硅材料的分解，通过低温化学气相沉积(CVD)将非晶硅层沉积。非晶硅层可在约90℃到约200℃下，并且更具体地在一个实施例中在约100℃到约180℃下以该工艺沉积。 
接下来，依照本公开，CVD形成的非晶硅层经受快速热处理以提高该非晶硅层的电特性和纯度特性。此处，热处理可以在非晶硅层被图案化之前或者之后执行，或者在例如电极层或者钝化层的其它层形成在半导体层上之后执行。此处，该快速热处理可在塑料基板基本没有发生变形的方式下执行。 
该快速热处理可通过使用烘箱(oven)、例如氙灯或者卤素灯的灯，以及激光来执行。此处，该快速热处理可通过约0.5℃/秒至约200℃/秒的升温及约0.5℃/分到约10℃/分的降温来执行，并且可优选通过约1.5℃/秒至约3℃/秒向上的升温及约1.5℃/分到约3℃/分的降温来执行。 
在一个实施例当中，首先使用烘箱在约1分钟到约5分钟的过程中将非晶硅层的温度从室温增加到约180℃至约300℃。一旦获得预定的高温，该非晶硅层就被冷却回至室温，例如通过将其从烘箱取出并暴露在环境温度下。 
在另一个实施例当中，该具有非晶硅层的塑料基板110可在约几秒至约几十秒的过程中穿过已经使用氙RTP灯或卤素RTP灯预先加热到约500℃至约800℃的高温的任意空间。在另一个实施例当中，使用点激光(spot laser)执行快速热处理，该具有非晶硅层的塑料基板110经受具有约280nm至约320nm的波长和大约190mJ/cm2至约240mJ/cm2的能量密度的激光束。 
如上所述，依照所披露的实施例，在该柔性液晶装置的制造方法中，非晶硅层经受时间短暂但充分的快速热处理以便CVD形成步骤剩下的多余的氢的主要部分从非晶硅层逐出且/或悬硅键(dangling silicon bonds)被处理从而产生更均匀分布的化学计量的非晶硅。从图5可以看出，去除多余的氢有助于提高由热处理的非晶硅层形成的晶体管的电特性。对快速热处理步骤的时间和热预算(thermal budget)进行控制以便防止下面的塑料基板110实质上变形。 
参考图2D，将具有多个层的第二柔性塑料基板210与具有多个层的第 一柔性塑料基板110对准以便这两个基板彼此面对，而后使用密封剂250将两个相对的塑料基板110和210组装起来。 
最后，将虚设玻璃基板100从塑料基板110上移除以最终形成该柔性液晶显示器10。在一个实施例当中，虚设玻璃基板100足够厚以便在快速热处理的过程中充当散热器，从而有助于防止实质上较薄的柔性塑料基板110变形或者损坏。 
下面将参考图4A至图4C详细说明依照另一个实施例的图1所示液晶显示器的制造方法。 
图4A到图4C是依照另一实施例的图1所示液晶显示器在制造方法的中间步骤的截面图。 
对于该第二实施例，仅描述相对于上述实施例有区别的特征并且省略相似的特征。被省略的特征与上面描述的特征相对应。 
参考图4A，阻挡层115形成在塑料基板110的一个表面上，而后者则附着到第一虚设玻璃基板100上。 
如图4B所示，将塑料基板110从第一虚设玻璃基板100上移除，然后将阻挡层115附着到另一虚设玻璃基板105上。 
参考图4C，附加阻挡层116形成在被固定到第二虚设玻璃基板105的塑料基板110的另一个表面上。而后，如图4C所示，在阻挡层116上形成用于显示图像的预定图案(包括非晶硅层)。 
此处，该预定图案可包括如上所述的多个布线、多个薄膜晶体管、以及多个电极。 
特别地，在一个实施例中，薄膜晶体管半导体层的形成方法包括通过低温化学气相沉积(例如硅烷的分解)沉积非晶硅层并对该沉积的非晶硅层执行快速热处理从而提高该非晶硅层的电特性。 
如上所述，可将该非晶硅层在约90℃至约200℃下沉积，并且更具体地可在约100℃至约180℃下沉积。 
该快速热处理可在约180℃至约800℃下执行。 
如果该快速热处理在高于约800℃的温度执行，非晶硅层会结晶。因此，用于包括非晶硅层的装置的快速热处理应当在低于约800℃下执行。 
现在参考图5和图6详细描述该薄膜晶体管的半导体层的电特性。 
在一个实施例当中，将硅烷(SiH4)作为用于CVD生成的硅的原材料。 图5是表示基于SiH4→Si+2H2的分解反应期间所维持温度的反应自由能量的偏差图(在吉布斯(Gibbs)能量上的变化)，图6是表示由上述使用快速热处理和不使用快速热处理的制造方法形成的薄膜晶体管漏极电流与栅极电压的特性图。 
参考图5，用于在使用CVD的非晶硅层的沉积期间发生的硅烷分解反应的吉布斯自由能量随着温度的升高而减少并且因此当温度升高时反应更加向右进行。 
SiH4(g)→Si(s)+2H2(g)↑ 
因此，在高温下上述分解反应更活泼而在相对较低的温度下通常不那么活泼或者不活跃。因此，在低温下SiH4气体不能被完全分解，因而通过低温化学气相沉积而沉积的非晶硅层可包括没有完全去除氢原子的硅原子和/或具有悬键(dangling bonds)的硅原子。硅可以是多孔固态结构，其中孔充满氢化的硅而不是基本上仅仅是硅(这不包括CVD工艺中可引入的任何P型或者N型导电掺杂剂)。 
然而，如图6的例子所示，在依照以上实施例的柔性液晶装置的制造方法中，CVD形成的非晶硅层经受短时间的快速热处理，以便至少大部分多余的氢从非晶硅层逐出和/或修复悬硅键，从而增强由非晶硅层形成的晶体管的电特性。 
现在，参考图6，详细描述依照所公开的实施例的实验实例的薄膜晶体管的工作特性的变化。 
在一个实验实例当中，为了比较测量快速热处理对CVD形成的非晶硅层的影响，在约100℃下使用低温CVD(LTCVD)将非晶硅层沉积，并且对一组这样的晶体管不执行快速热处理(表示为正常的LTCVD)，而对第二组这样的晶体管在约250℃(表示为在250℃的RTA)的高温下执行快速热处理，并且对第三组这样的晶体管在约300℃(表示为在300℃的RTA)的高温下执行快速热处理，并且随后分别测量具有这些经过不同处理的非晶硅层的薄膜晶体管的Ids对Vgs的性能。此处，除了进行快速热处理的场所之外其它的条件都相同，对快速热处理进行控制以便不发生塑料基板实质上的变形。 
参考图6，在快速热处理(在250℃下的RTA和在300℃下的RTA)下的薄膜晶体管比那些不使用快速热处理(普通的LTCVD)的晶体管显示出 更好的电流特性(例如更高的正向电流和/或较小的反向偏置泄漏电流)。因此，经过热处理的晶体管具有更适合需要的用于液晶或者其它平板显示器的漏极电流对栅极电压的特性。 
因此，在柔性液晶平板显示器的制造方法中或在具有柔性塑料基板和在较低温度下沉积的非晶硅层的其它类型平板显示器的制造中，非晶硅层至少在形成晶体管的位置经受短时间的快速热处理，以便将多余的氢从非晶硅层去除和/或修复悬硅键，从而提高由非晶硅层形成的晶体管的电特性，同时防止下面的塑料基板实质的变形。 
如上所述，快速热处理可使用烘箱、例如氙灯或卤素灯的RTP灯、以及激光来进行。 
当使用烘箱时，在从室温到约180℃至约300℃高温的温度范围将非晶硅层加热1分钟至5分钟。一旦获得预定温度，就将非晶硅层冷却。 
当使用氙灯或卤素灯时，具有非晶硅层的塑料基板110可在几秒至几十秒内穿过已经加热到温度约500℃至约800℃的任何空间。 
当使用激光执行快速热处理时，具有非晶硅层的塑料基板110经受具有约280nm至约320nm的波长和大约190mJ/cm2至约240mJ/cm2的能量密度的激光束。 
虽然上面描述了一些实际的和示范性的实施例，但是应当理解本公开不限于上面公开的平板显示器的实施例，相反的，本发明希望覆盖包括在本公开精神和范围内的不同变换和等价的结构，包括薄膜晶体管形成在热敏基板(即塑料基板)上的其它应用，其中热敏基板受长时间暴露在相对较高的温度下的不利影响。 

Claims (22)

1.一种用于柔性平板显示装置的制造方法，包括：
通过化学气相沉积工艺在塑料基板之上沉积非晶硅层；以及
使至少非晶硅层的区域经受快速热处理从而加强大部分剩余的氢和/或其它不希望有的元素的移除，同时不实质上使塑料基板变形，
其中，通过0.5℃/秒至200℃/秒的升温以及0.5℃/分至10℃/分的降温来执行所述快速热处理。
2.如权利要求1所述的方法，进一步包括：
在沉积所述非晶硅层之前在所述塑料基板上形成阻挡层，其中所述阻挡层基本不能渗透预定一种或更多种气体或蒸汽。
3.如权利要求2所述的方法，其中该阻挡层包括氮氧化硅SixOyNz，x、y和z是预定的数。
4.如权利要求1所述的方法，其中所述化学气相沉积在100℃至180℃下执行。
5.如权利要求1所述的方法，其中所述快速热处理包括用烘箱在1分钟至5分钟的过程中从室温升温到180℃至300℃的高温。
6.如权利要求1所述的方法，其中通过1.5℃/秒至3℃/秒的升温以及1.5℃/分至3℃/分的降温来执行所述快速热处理。
7.如权利要求1所述的方法，其中在使用氙灯或卤素灯预先加热到500℃至800℃的任何空间中，执行所述快速热处理几秒至几十秒。
8.如权利要求7所述的方法，其中通过使具有所述非晶硅层的所述塑料基板经过使用氙灯或卤素灯预先加热到500℃至800℃的任何空间几秒至几十秒来执行所述快速热处理。
9.如权利要求3所述的方法，其中该阻挡层具有0.35至0.85的氧与其它非硅元素的浓度比。
10.如权利要求3所述的方法，进一步包括：
在所述塑料基板和所述阻挡层之间形成缓冲层。
11.如权利要求10所述的方法，其中所述缓冲层构造来修复所述阻挡层中的缺陷。
12.如权利要求3所述的方法，其中所述塑料基板具有100μm至300μm的厚度。
13.如权利要求3所述的方法，其中所述阻挡层具有10nm至30nm的厚度。
14.如权利要求3所述的方法，其中使用包含Si3N4的靶通过射频RF溅射形成所述阻挡层。
15.如权利要求14所述的方法，其中所述射频溅射在10MHz至15MHz的射频下执行。
16.如权利要求14所述的方法，其中使用氧气O2和氩气(Ar)作为反应气体来执行所述射频溅射。
17.如权利要求14所述的方法，其中在100℃或100℃以下的温度下执行所述射频溅射。
18.如权利要求1所述的方法，其中所述化学沉积工艺是倾向于将仍与所述非晶硅层的硅原子结合的大部分氢原子或者其它不需要的元素留下的工艺。
19.一种用于柔性平板显示装置的制造方法，包括：
在虚设玻璃基板上固定塑料基板；
通过射频溅射在所述塑料基板上形成阻挡层；
通过化学气相沉积在所述阻挡层上沉积非晶硅层；以及
使所述非晶硅层经受快速热处理，
其中在90℃至180℃执行所述化学气相沉积，并且在180℃至800℃执行所述快速热处理，以及
其中，通过0.5℃/秒至200℃/秒的升温以及0.5℃/分至10℃/分的降温来执行所述快速热处理。
20.如权利要求19所述的方法，其中在100℃至180℃执行所述化学气相沉积，并且在500℃至800℃执行所述快速热处理。
21.如权利要求20所述的方法，其中所述阻挡层包括氮氧化硅SiON并且所述阻挡层具有0.35至0.85的O/(N+O)元素浓度比。
22.如权利要求19所述的方法，其中所述快速热处理是一种这样的热处理，其增强大部分所留下的氢和/或其它不希望有的元素的移除且同时基本不使所述塑料基板变形。
CN2007101292308A 2006-02-21 2007-02-25 具有增强的薄膜半导体层的柔性显示装置及其制造方法 Active CN101097854B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR16623/06 2006-02-21
KR1020060016623A KR101293567B1 (ko) 2006-02-21 2006-02-21 표시장치의 제조방법

Publications (2)

Publication Number Publication Date
CN101097854A CN101097854A (zh) 2008-01-02
CN101097854B true CN101097854B (zh) 2012-08-29

Family

ID=38428541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101292308A Active CN101097854B (zh) 2006-02-21 2007-02-25 具有增强的薄膜半导体层的柔性显示装置及其制造方法

Country Status (3)

Country Link
US (1) US7964250B2 (zh)
KR (1) KR101293567B1 (zh)
CN (1) CN101097854B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8465795B2 (en) * 2008-05-20 2013-06-18 Palo Alto Research Center Incorporated Annealing a buffer layer for fabricating electronic devices on compliant substrates
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
CN102650772B (zh) * 2011-11-15 2014-08-27 北京京东方光电科技有限公司 一种液晶面板及其制造方法和显示器
CN102394223A (zh) * 2011-12-08 2012-03-28 北京大学 一种塑料衬底上制备薄膜晶体管的制备方法
KR101292948B1 (ko) * 2012-03-05 2013-08-02 최도현 플라스틱 디스플레이 기판의 제조방법
US10255863B2 (en) * 2014-04-02 2019-04-09 Samsung Display Co., Ltd. Display panel having a first region, a second region, and a third region between the first and second regions and including a drive portion on the third region
CN104091535B (zh) * 2014-06-30 2016-05-11 京东方科技集团股份有限公司 一种柔性显示面板母板及柔性显示面板的制作方法
FR3037438B1 (fr) * 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
JP6921575B2 (ja) * 2016-03-30 2021-08-18 株式会社半導体エネルギー研究所 表示パネル
CN107993918A (zh) * 2017-11-09 2018-05-04 信利半导体有限公司 一种柔性显示器的制备方法
KR102299988B1 (ko) 2018-01-16 2021-09-09 주식회사 엘지에너지솔루션 이차전지용 노칭장치 및 노칭방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5738909A (en) * 1996-01-10 1998-04-14 Micron Technology, Inc. Method of forming high-integrity ultrathin oxides

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG108807A1 (en) * 1989-02-14 2005-02-28 Seiko Epson Corp A semiconductor device and its manufacturing method
CN1088002A (zh) * 1992-11-16 1994-06-15 东京电子株式会社 制造液晶显示器基板及评价半导体晶体的方法与装置
JP2000081642A (ja) 1998-07-06 2000-03-21 Hitachi Ltd 液晶表示装置およびその製造方法
JP4174862B2 (ja) 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
JP2000068518A (ja) 1998-08-26 2000-03-03 Sony Corp 薄膜トランジスタの製造方法
US7098884B2 (en) * 2000-02-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving semiconductor display device
US6429097B1 (en) * 2000-05-22 2002-08-06 Sharp Laboratories Of America, Inc. Method to sputter silicon films
JP2001332734A (ja) 2000-05-22 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
KR20020036916A (ko) 2000-11-11 2002-05-17 주승기 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자
KR100840934B1 (ko) * 2001-09-07 2008-06-24 삼성전자주식회사 휘도 강화 도광판 및 이를 적용한 액정표시장치
KR20030047571A (ko) 2001-12-11 2003-06-18 삼성에스디아이 주식회사 실리콘박막 형성방법
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004311895A (ja) 2003-04-10 2004-11-04 Advanced Display Inc 薄膜トランジスタを用いた液晶表示装置およびその製造方法
JP2004342753A (ja) 2003-05-14 2004-12-02 Canon Inc 半導体装置
KR100618614B1 (ko) 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
GB0327093D0 (en) * 2003-11-21 2003-12-24 Koninkl Philips Electronics Nv Active matrix displays and other electronic devices having plastic substrates
KR100611749B1 (ko) 2004-04-27 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5738909A (en) * 1996-01-10 1998-04-14 Micron Technology, Inc. Method of forming high-integrity ultrathin oxides

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
F.Rebib.Structural and optical investigations ofSiOxNy thin films deposited by R.F. sputtering.Surface and Coating Technology200 1-4.2005,200(1-4),330-333.
F.Rebib.Structural and optical investigations ofSiOxNy thin films deposited by R.F. sputtering.Surface and Coating Technology200 1-4.2005,200(1-4),330-333. *
JP特开2000-81642A 2000.03.21
JP特开2001-332734A 2001.11.30
JP特开2004-311895A 2004.11.04
Xiao Liu.Low-energy excitations in amorphous films ofsilicon andgermanium.Physical Review B58 14.1998,58(14),9072.
Xiao Liu.Low-energy excitations in amorphous films ofsilicon andgermanium.Physical Review B58 14.1998,58(14),9072. *

Also Published As

Publication number Publication date
KR20070083363A (ko) 2007-08-24
US7964250B2 (en) 2011-06-21
CN101097854A (zh) 2008-01-02
US20070196576A1 (en) 2007-08-23
KR101293567B1 (ko) 2013-08-06

Similar Documents

Publication Publication Date Title
CN101097854B (zh) 具有增强的薄膜半导体层的柔性显示装置及其制造方法
JP6370411B2 (ja) 半導体装置
KR101224377B1 (ko) 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법
US8258515B2 (en) Contact structure and semiconductor device
JP4785229B2 (ja) 半導体装置の作製方法
JP2019079073A (ja) 液晶表示装置
JP2017130667A (ja) トランジスタ
US11121156B2 (en) Array substrate and manufacturing method thereof
US20010053559A1 (en) Method of fabricating display device
KR100927383B1 (ko) 박막 트랜지스터, 그것을 사용한 표시장치 및 그것들의제조 방법
JP2001264804A (ja) 液晶表示装置およびその作製方法
WO2017124686A1 (zh) Tft阵列基板结构及其制作方法
CN105470195B (zh) Tft基板的制作方法
JP2001284342A (ja) 電気光学装置の作製方法
KR101380876B1 (ko) 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치
US9136354B2 (en) Methods for manufacturing passivation layer and thin film transistor array substrate
KR20070042233A (ko) 플라스틱 액정표시장치의 제조방법
JP2018021994A (ja) 表示装置およびその製造方法
JPH11354806A (ja) Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法
JP4963158B2 (ja) 表示装置の作製方法、電気光学装置の作製方法
JP2005044936A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
JP2004111618A (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
JP2009117455A (ja) 半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置および電子機器
KR20080105322A (ko) 박막 트랜지스터 기판 제조 방법 및 이를 이용한액정표시패널 제조 방법
JP2005148728A (ja) 集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121107

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121107

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.