JPH11354806A - Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法 - Google Patents

Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法

Info

Publication number
JPH11354806A
JPH11354806A JP16169698A JP16169698A JPH11354806A JP H11354806 A JPH11354806 A JP H11354806A JP 16169698 A JP16169698 A JP 16169698A JP 16169698 A JP16169698 A JP 16169698A JP H11354806 A JPH11354806 A JP H11354806A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
tft array
array substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16169698A
Other languages
English (en)
Other versions
JP4201883B2 (ja
Inventor
Munehito Kumagai
宗人 熊谷
Kazunori Inoue
和式 井上
Osamu Aoki
理 青木
Masaya Mizunuma
昌也 水沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16169698A priority Critical patent/JP4201883B2/ja
Publication of JPH11354806A publication Critical patent/JPH11354806A/ja
Application granted granted Critical
Publication of JP4201883B2 publication Critical patent/JP4201883B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 液晶注入工程の減圧時における水分、ガス及
び分解物等の発生を抑制し液晶注入不良を防止すると共
に、処理時間の短縮によるコスト低減を図る。 【解決手段】 TFT形成後の基板上に、高耐熱性、高
硬度の透明性樹脂よりなる層間絶縁膜10を形成し、ド
レイン電極8上の層間絶縁膜10にコンタクトホール1
1を形成する。続いて、ITO等の透明導電膜を成膜
し、フォトリソグラフィ法により画素電極12を形成
後、層間絶縁膜10の画素電極12に覆われていない部
分に物理的または化学的表面処理を施し、層間絶縁膜改
質部14を形成することにより、層間絶縁膜10を画素
電極12と層間絶縁膜改質部14で覆い閉じこめる。ま
た、層間絶縁膜改質部14を有色とし、可視光の透過率
を50%以下とすることにより、画素電極12周辺より
生ずる光漏れを抑制する効果も得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、TFTアレイ基板
及びこれを用いた液晶表示装置と、TFTアレイ基板の
製造方法に関する。
【0002】
【従来の技術】液晶表示装置は、CRTに代わるフラッ
トパネルディスプレイの一つとして盛んに研究開発が行
われており、特に、消費電力が小さく薄型であるという
特徴を生かして、電池駆動の小型TV、ノートブック型
パーソナルコンピュータ及びカーナビゲーション等の製
品として既に実用化されている。液晶表示装置の駆動方
法として、高品質表示の面からTFTをスイッチング素
子に用いたアクティブマトリクス型TFTアレイが主と
して用いられている。この液晶表示装置の低消費電力化
には、液晶表示パネルの画素部の有効表示面積を大きく
すること、すなわち画素の高開口率化が有効である。
【0003】液晶表示装置を構成するTFTアレイ基板
において、従来、複数のゲート配線とソース配線の各交
点に設けられたTFT部による段差に起因するラビング
不良が起こり、配向不良による光抜けの表示不良が発生
するという問題があった。そこで、上記のような表示不
良を防止し、且つ高開口率の液晶表示装置を得るため
に、透明性樹脂よりなる平坦化膜を兼ねた層間絶縁膜が
採用されていた。以下に、従来の平坦化膜を兼ねた層間
絶縁膜を採用したTFTアレイ基板及び液晶表示装置の
製造方法を説明する。透明絶縁性基板上に、ゲート電
極、ソース及びドレイン電極、半導体層よりなるTFT
を形成した後、これらを覆うように、透明性樹脂よりな
る平坦化膜を兼ねた層間絶縁膜を数μmの厚さで形成す
る。さらに、この層間絶縁膜下のゲート電極にオーバー
ラップさせるように、最上層に広い面積で画素電極を形
成し、この画素電極は、層間絶縁膜に開けられたコンタ
クトホールを介してドレイン電極と接続される。
【0004】以上のようにして作成されたTFTアレイ
基板と、カラーフィルタ及び透明電極等を有する対向電
極基板の間に、数μmのスペーサーを挟んで一定の間隔
を保持した状態で、上記2枚の基板を貼り合わせる。こ
の2枚の基板よりなるパネルを、液晶を溜めた容器と共
に真空チャンバー内に入れ、0.01〜0.001torr
まで減圧する。その後、液晶を溜めた容器に上記パネル
の一部に設けられた注入口を下向きにして浸漬し、真空
層を大気圧に戻すことにより、容器内の液晶は圧力差に
よって上記パネルの隙間に注入される。その後、注入口
を塞ぐ。
【0005】
【発明が解決しようとする課題】以上のようにして作成
された従来の液晶表示装置は、透明性樹脂よりなる平坦
化膜を兼ねた層間絶縁膜がほぼTFTアレイ基板全面に
数μm厚で存在しており、液晶注入の際に減圧すること
で、この透明性樹脂膜に吸蔵された水分、ガス及び樹脂
自体の分解物等が発生し、上記樹脂膜を使用しない場合
に比べ、液晶注入工程の排気時間に要する時間が2倍程
度必要であった。また、液晶が完全に注入されず、微小
な空洞ができる液晶注入不良が発生するという問題があ
った。
【0006】本発明は、上記のような問題点を解消する
ためになされたもので、液晶注入工程の減圧時におい
て、透明性樹脂よりなる層間絶縁膜からの水分、ガス及
び分解物等の発生を抑制し液晶注入不良を防止すると共
に、処理時間の短縮によるコスト低減が可能なTFTア
レイ基板とその製造方法を提供し、上記TFTアレイ基
板を用いた高開口率の液晶表示装置を得ることを目的と
する。
【0007】
【課題を解決するための手段】本発明に係わるTFTア
レイ基板は、透明絶縁性基板上に複数本形成されたゲー
ト電極を備えたゲート配線と、ゲート配線と交差する複
数本のソース電極を備えたソース配線と、ゲート電極上
にゲート絶縁膜を介して設けられた半導体層と、この半
導体層に接続されたソース電極及びドレイン電極よりな
る薄膜トランジスタと、薄膜トランジスタが形成された
基板上に設けられ、薄膜トランジスタに起因する段差を
無くすように表面が平坦化され、ドレイン電極上にコン
タクトホールを有する透明性樹脂よりなる層間絶縁膜
と、層間絶縁膜上に広範囲に設けられ、コンタクトホー
ルによりドレイン電極と接続される透明導電膜よりなる
画素電極と、層間絶縁膜の画素電極に覆われていない部
分に物理的または化学的表面処理を施して形成され、減
圧下における層間絶縁膜に吸蔵された水分及びガス等の
発生を抑制する機能を有する層間絶縁膜改質部を備えた
ものである。
【0008】また、層間絶縁膜改質部は、有色とするも
のである。また、層間絶縁膜改質部は、可視光の透過率
を50%以下とするものである。また、層間絶縁膜改質
部の厚さは、層間絶縁膜の最表面から最下面までの任意
の厚さとするものである。さらに、本発明に係わる液晶
表示装置は、上記のいずれかに記載のTFTアレイ基板
と、透明電極およびカラーフィルタ等を有する対向電極
基板の間に液晶が配置されているものである。
【0009】また、本発明に係わるTFTアレイ基板の
製造方法は、透明絶縁性基板上に、ゲート電極及びゲー
ト配線、ゲート絶縁膜、半導体層、ソース電極及びソー
ス配線、ドレイン電極を順次設け、薄膜トランジスタを
形成する工程と、この基板上に、高耐熱性、高硬度の透
明性樹脂よりなる層間絶縁膜を形成し、ドレイン電極上
の層間絶縁膜にコンタクトホールを形成する工程と、層
間絶縁膜上にITO等の透明導電膜を成膜し、フォトリ
ソグラフィ法により画素電極を形成する工程と、層間絶
縁膜の画素電極に覆われていない部分に物理的または化
学的表面処理を施し、減圧下における層間絶縁膜に吸蔵
された水分及びガス等の発生を抑制する機能を有する層
間絶縁膜改質部を形成する工程を含んで製造するように
したものである。
【0010】また、層間絶縁膜への物理的表面処理とし
て、酸素、窒素またはヘリウム等を用いたプラズマ処理
を施すものである。また、層間絶縁膜への化学的表面処
理として、オゾン雰囲気下でのUV照射または有機系溶
剤への浸漬処理のいずれかの処理を施すものである。さ
らに、層間絶縁膜への表面処理は、処理基板温度250
度以下で施されるものである。
【0011】また、層間絶縁膜への表面処理は、画素電
極パターニング用のレジストをマスクとして用い、処理
後、レジストを除去するものである。また、画素電極の
形成をドライエッチング法にて行った後、導入ガス種を
変えて層間絶縁膜に物理的表面処理を施し、さらに導入
ガス種を変えてレジスト除去を行う工程を、同一装置内
で連続的に行うものである。また、層間絶縁膜への表面
処理は、画素電極パターニング用のレジストを除去後
に、画素電極をマスクとして用いるものである。
【0012】
【発明の実施の形態】実施の形態1.以下に、本発明の
実施の形態を図について説明する。図1は、本発明の実
施の形態1であるTFTアレイ基板の製造方法を示す断
面図である。図において、1はガラス基板等の透明絶縁
性基板、2は透明絶縁性基板1上に複数本形成されたゲ
ート配線に備えられたゲート電極、3は共通電極であ
り、ゲート配線は後述のソース電極を備えた複数本のソ
ース配線と交差している。また、ゲート電極2上にゲー
ト絶縁膜4を介して設けられアモルファスシリコン膜
(以下、a−Si膜と称す)5及び不純物をドープした
低抵抗アモルファスシリコン膜(以下、n+−a−Si
膜と称す)6よりなる半導体層と、この半導体層に接続
されたソース電極7及びドレイン電極8より、薄膜トラ
ンジスタが構成されている。9は薄膜トランジスタのチ
ャネル部である。さらに、10は、薄膜トランジスタが
形成された基板上に設けられ、薄膜トランジスタに起因
する段差を無くすように表面が平坦化され、ドレイン電
極8上にコンタクトホール11を有する透明性樹脂より
なる層間絶縁膜、12は、層間絶縁膜10上に広範囲に
設けられ、コンタクトホール11によりドレイン電極8
と接続される透明導電膜よりなる画素電極、13は画素
電極12パターニング用のレジスト、14は層間絶縁膜
10の画素電極12に覆われていない部分に物理的また
は化学的表面処理を施して形成され、減圧下における層
間絶縁膜に吸蔵された水分及びガス等の発生を抑制する
機能を有する層間絶縁膜改質部である。なお、本実施の
形態による液晶表示装置は、上記のTFTアレイ基板
と、透明電極およびカラーフィルタ等を有する対向電極
基板(図示せず)の間に液晶が配置されているものであ
る。
【0013】本実施の形態におけるTFTアレイ基板の
製造方法を説明する。まず、透明絶縁性基板1上に、ス
パッタ法等を用いてCrを成膜し、フォトリソグラフィ
法にてゲート電極2及び共通電極3を形成する。次に、
プラズマCVD法等を用いて窒化シリコンからなるゲー
ト絶縁膜4、a−Si膜5、n+ −a−Si膜6を順次
成膜し、フォトリソグラフィ法にてa−Si膜5、n+
−a−Si膜6を島状にパターニングし、半導体層を形
成する。次に、スパッタリング法により金属膜を成膜
後、フォトリソグラフィ法により、半導体層のチャネル
部9並びにソース電極7、ドレイン電極8を形成し、T
FTを形成する。
【0014】次に、TFTによる段差を無くし表面が平
坦化されるように、高耐熱性、高硬度で感光性のあるア
クリル系透明性樹脂を塗布し、フォトリソグラフィ法に
より、ドレイン電極8上の一部にコンタクトホール11
を形成する。その後、アクリル系透明性樹脂を十分に焼
成し、層間絶縁膜10を形成する。続いて、スパッタリ
ング法等を用いて透明導電膜であるITOを1000Å
程度の膜厚に成膜し、フォトリソグラフィ法により画素
電極12を形成する(図1(a) )。次に、画素電極12
パターニング用のレジスト13を残したまま、マスクと
して用い、層間絶縁膜10の画素電極12に覆われてい
ない部分に物理的または化学的表面処理を施し、層間絶
縁膜改質部14を形成する(図1(b) )。ここで、物理
的表面処理としては、酸素、窒素、ヘリウム等を用いた
プラズマ処理や、窒素、リン、ホウ素、水素ガス使用の
イオン注入処理等が挙げられる。また、化学的表面処理
としては、オゾン雰囲気下でのUV照射、有機系溶剤へ
の浸漬処理等が挙げられる。これらの物理的及び化学的
表面処理の中から少なくとも一つの処理を施し、層間絶
縁膜改質部14を形成する。なお、層間絶縁膜改質部1
4の厚さは、図2(a) に示すように層間絶縁膜10の最
表面から、図2(b) に示すように層間絶縁膜10の最下
面までの任意の厚さとする。処理後、レジスト13を除
去し、所望のTFTアレイ基板を得る(図1(c) )。
【0015】以上のようにして作成されたTFTアレイ
基板は、透明性樹脂よりなる層間絶縁膜10のうち、T
FTアレイ基板最表面に露出している箇所には全て表面
処理を施し、層間絶縁膜改質部14を形成している。こ
のため、画素電極12と層間絶縁膜改質部14によって
層間絶縁膜10を覆い閉じこめた形となり、液晶注入時
の減圧下において、層間絶縁膜10に吸蔵された水分、
ガス及び樹脂自体の分解物等が発生するのを抑制する効
果がある。その結果、液晶注入不良を防止でき、且つ処
理時間の短縮によるコスト低減が可能となった。
【0016】また、以上の効果は、画素電極12より露
出した層間絶縁膜10の膜質を変化させることで得られ
るが、本実施の形態では、さらに、層間絶縁膜改質部1
4を有色とし、可視光の透過率を50%以下とすること
で、画素電極12周辺より生ずる光漏れを抑制する効果
を付加した。図3は、ソース配線のズレに対する輝度の
変化量を計算するための条件を示す模式図、表1は計算
結果を示している。ソース配線幅を8μm、画素電極間
を3μm、TFTをドット反転方式駆動にし、ソース配
線と画素電極の間に左右それぞれ0.5μm(全体で1
μm以下)のズレが生じた場合、4%の輝度変動が生じ
る。輝度変動が3%を越えると、画面上にショット斑と
して認識されることが定性的に分かっている。本実施の
形態では、層間絶縁膜改質部14を有色とし、画素間の
光漏れを可視域で50%以下の透過にすることで、パタ
ーンのズレ幅が2μm程度まで許容できるようになる。
露光装置の重ね合わせ精度は通常3シグマで0. 8μm
程度であり、層間絶縁膜改質部14を有色とすること
で、精度が大きく緩和され、さらにソース配線などを細
線化でき高開口率化が図られる。
【0017】
【表1】
【0018】なお、本実施の形態において層間絶縁膜1
0として用いたアクリル系透明樹脂は、約250度の高
耐熱性を有するため、ITO膜を230度程度の高温ス
パッタリングまたは常温〜200度の低温スパッタリン
グ法及び230度程度のアニールにより形成する際に変
質することはなく、ITO及び下地膜と十分な密着性を
得ている。このため、画素電極12のパターニング不良
は発生しない。さらに、層間絶縁膜10への表面処理
を、画素電極12もしくは画素電極パターニング用のレ
ジスト13をマスクとして、処理基板温度250度以下
で施すことにより、画素電極12に覆われていない部分
のみの膜質を変化させ、画素電極12下の層間絶縁膜1
0の変色を抑制することができる。このため、液晶表示
装置の開口率の低下を招くことはない。
【0019】実施の形態2.以下に、本発明の実施の形
態2におけるTFTアレイ基板の製造方法を説明する。
TFT形成後の透明絶縁性基板上に層間絶縁膜10を形
成し、さらに透明導電膜であるITOを成膜後、画素電
極12パターニング用のレジスト13を形成する工程ま
では、上記実施の形態1と同様であるので、説明を省略
する。本実施の形態では、画素電極12の形成をヨウ化
水素ガス等を用いたドライエッチング法にて行った後、
レジスト13を残したまま導入ガス種を変えて、層間絶
縁膜10に物理的表面処理を施し、層間絶縁膜改質部1
4を形成し、さらに導入ガス種を変えてレジスト13の
除去を行う。本実施の形態によれば、画素電極12とな
るITOのエッチングから、層間絶縁膜10の表面処理
及びレジスト13除去までを同一装置内で連続して行う
ことが可能であるため、製造工程が簡略化される効果が
ある。
【0020】実施の形態3.以下に、本発明の実施の形
態3におけるTFTアレイ基板の製造方法を図4を用い
て説明する。TFT形成後の透明絶縁性基板上に層間絶
縁膜10を形成し、さらに透明導電膜であるITOを成
膜後、画素電極12を形成する工程までは、上記実施の
形態1と同様であるので、説明を省略する。本実施の形
態では、画素電極12パターニング用のレジスト13を
除去後に、画素電極12をマスクとして層間絶縁膜10
の物理的処理または化学的処理のいずれかの表面処理を
行い、層間絶縁膜改質部14を形成した(図4(c) )。
このように、レジスト13を除去後に層間絶縁膜10の
表面処理を行うことにより、レジスト13の焼き付けに
よる残留を防止することができる。このため、処理温度
を250度近傍まで上げることが可能となり、プロセス
マージンを大きくとることができる。
【0021】
【発明の効果】以上のように、本発明によれば、層間絶
縁膜の画素電極に覆われていない部分に表面処理を施
し、層間絶縁膜改質部を設けたので、画素電極と層間絶
縁膜改質部によって層間絶縁膜を覆い閉じこめた形とな
り、液晶注入時の減圧下において、層間絶縁膜に吸蔵さ
れた水分、ガス及び樹脂自体の分解物等が発生するのを
抑制することができ、液晶注入不良を防止すると共に、
処理時間の短縮によるコスト低減が可能となった。その
結果、高開口率の液晶表示装置を高歩留まり及び低コス
トで製造することが可能となった。
【図面の簡単な説明】
【図1】 本発明の実施の形態1であるTFTアレイ基
板の製造方法を示す断面図である。
【図2】 本発明の実施の形態1であるTFTアレイ基
板を示す断面図である。
【図3】 液晶表示装置のソース配線のズレに対する輝
度変化量を計算するための条件を示す模式図である。
【図4】 本発明の実施の形態3であるTFTアレイ基
板の製造方法を示す断面図である。
【符号の説明】
1 透明絶縁性基板、2 ゲート電極、3 共通電極、
4 ゲート絶縁膜、5 a−Si膜、6 n+ −a−S
i膜、7 ソース電極、8 ドレイン電極、9 チャネ
ル部、10 層間絶縁膜、11 コンタクトホール、1
2 画素電極、13 レジスト、14 層間絶縁膜改質
部。
フロントページの続き (72)発明者 水沼 昌也 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 透明絶縁性基板上に複数本形成されたゲ
    ート電極を備えたゲート配線、 上記ゲート配線と交差する複数本のソース電極を備えた
    ソース配線、 上記ゲート電極上にゲート絶縁膜を介して設けられた半
    導体層と、この半導体層に接続された上記ソース電極及
    びドレイン電極よりなる薄膜トランジスタ、 上記薄膜トランジスタが形成された基板上に設けられ、
    上記薄膜トランジスタに起因する段差を無くすように表
    面が平坦化され、上記ドレイン電極上にコンタクトホー
    ルを有する透明性樹脂よりなる層間絶縁膜、 上記層間絶縁膜上に広範囲に設けられ、上記コンタクト
    ホールにより上記ドレイン電極と接続される透明導電膜
    よりなる画素電極、 上記層間絶縁膜の上記画素電極に覆われていない部分に
    物理的または化学的表面処理を施して形成され、減圧下
    における上記層間絶縁膜に吸蔵された水分及びガス等の
    発生を抑制する機能を有する層間絶縁膜改質部を備えた
    ことを特徴とするTFTアレイ基板。
  2. 【請求項2】 層間絶縁膜改質部は、有色であることを
    特徴とする請求項1記載のTFTアレイ基板。
  3. 【請求項3】 層間絶縁膜改質部は、可視光の透過率が
    50%以下であることを特徴とする請求項2に記載のT
    FTアレイ基板。
  4. 【請求項4】 層間絶縁膜改質部の厚さは、層間絶縁膜
    の最表面から最下面までの任意の厚さとすることを特徴
    とする請求項1〜請求項3のいずれか一項に記載のTF
    Tアレイ基板。
  5. 【請求項5】 請求項1〜請求項4のいずれか一項に記
    載のTFTアレイ基板と、透明電極およびカラーフィル
    タ等を有する対向電極基板の間に液晶が配置されている
    ことを特徴とする液晶表示装置。
  6. 【請求項6】 透明絶縁性基板上に、ゲート電極及びゲ
    ート配線、ゲート絶縁膜、半導体層、ソース電極及びソ
    ース配線、ドレイン電極を順次設け、薄膜トランジスタ
    を形成する工程、 上記基板上に、高耐熱性、高硬度の透明性樹脂よりなる
    層間絶縁膜を形成し、上記ドレイン電極上の上記層間絶
    縁膜にコンタクトホールを形成する工程、 上記層間絶縁膜上にITO等の透明導電膜を成膜し、レ
    ジストパターニングにより画素電極を形成する工程、 上記層間絶縁膜の上記画素電極に覆われていない部分に
    物理的または化学的表面処理を施し、減圧下における上
    記層間絶縁膜に吸蔵された水分及びガス等の発生を抑制
    する機能を有する層間絶縁膜改質部を形成する工程を備
    えたことを特徴とするTFTアレイ基板の製造方法。
  7. 【請求項7】 層間絶縁膜への物理的表面処理として、
    酸素、窒素またはヘリウム等を用いたプラズマ処理を施
    すことを特徴とする請求項6記載のTFTアレイ基板の
    製造方法。
  8. 【請求項8】 層間絶縁膜への化学的表面処理として、
    オゾン雰囲気下でのUV照射または有機系溶剤への浸漬
    処理のいずれかの処理を施すことを特徴とする請求項6
    または請求項7に記載のTFTアレイ基板の製造方法。
  9. 【請求項9】 層間絶縁膜への表面処理は、処理基板温
    度250度以下で施されることを特徴とする請求項6〜
    請求項8のいずれか一項に記載のTFTアレイ基板の製
    造方法。
  10. 【請求項10】 層間絶縁膜への表面処理は、画素電極
    パターニング用のレジストをマスクとして用い、処理
    後、上記レジストを除去することを特徴とする請求項6
    〜請求項9のいずれか一項に記載のTFTアレイ基板の
    製造方法。
  11. 【請求項11】 画素電極の形成をドライエッチング法
    にて行った後、導入ガス種を変えて層間絶縁膜に物理的
    表面処理を施し、さらに導入ガス種を変えてレジスト除
    去を行う工程を、同一装置内で連続的に行うことを特徴
    とする請求項10記載のTFTアレイ基板の製造方法。
  12. 【請求項12】 層間絶縁膜への表面処理は、画素電極
    パターニング用のレジストを除去後に、上記画素電極を
    マスクとして用いることを特徴とする請求項6〜請求項
    9のいずれか一項に記載のTFTアレイ基板。
JP16169698A 1998-06-10 1998-06-10 Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法 Expired - Fee Related JP4201883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16169698A JP4201883B2 (ja) 1998-06-10 1998-06-10 Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16169698A JP4201883B2 (ja) 1998-06-10 1998-06-10 Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法

Publications (2)

Publication Number Publication Date
JPH11354806A true JPH11354806A (ja) 1999-12-24
JP4201883B2 JP4201883B2 (ja) 2008-12-24

Family

ID=15740134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16169698A Expired - Fee Related JP4201883B2 (ja) 1998-06-10 1998-06-10 Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法

Country Status (1)

Country Link
JP (1) JP4201883B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217411A (ja) * 2000-02-04 2001-08-10 Sharp Corp 電子部品およびその製造方法
JP2006201453A (ja) * 2005-01-20 2006-08-03 Mitsubishi Electric Corp 表示装置及びその製造方法
KR100763670B1 (ko) 2005-12-28 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US8390769B2 (en) 2009-09-25 2013-03-05 Samsung Display Co., Ltd. Liquid crystal display
KR20130027207A (ko) * 2011-09-07 2013-03-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217411A (ja) * 2000-02-04 2001-08-10 Sharp Corp 電子部品およびその製造方法
JP2006201453A (ja) * 2005-01-20 2006-08-03 Mitsubishi Electric Corp 表示装置及びその製造方法
KR100763670B1 (ko) 2005-12-28 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US8390769B2 (en) 2009-09-25 2013-03-05 Samsung Display Co., Ltd. Liquid crystal display
KR20130027207A (ko) * 2011-09-07 2013-03-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법

Also Published As

Publication number Publication date
JP4201883B2 (ja) 2008-12-24

Similar Documents

Publication Publication Date Title
KR100375435B1 (ko) 박막트랜지스터의제조방법및이것을이용한액정표시장치
US5811318A (en) Method for manufacturing a liquid crystal display
KR100675631B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
JP2003167258A (ja) 液晶表示装置
JPH10239707A (ja) アクティブマトリクス型液晶表示装置
JP3774352B2 (ja) 液晶表示装置
JP2009099824A (ja) 薄膜トランジスタ装置、表示装置及びその製造方法
JP5324758B2 (ja) 薄膜トランジスタ、表示装置、およびその製造方法
JP2776360B2 (ja) 薄膜トランジスタアレイ基板の製造方法
KR20030040706A (ko) 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법
KR20040093792A (ko) 박막트랜지스터 및 그의 형성방법
JPH11354806A (ja) Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法
JP2008034853A (ja) 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル
CN110690229A (zh) 显示面板及显示面板的制作方法
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JPH0764109A (ja) 液晶表示装置
JP2002182587A (ja) アクティブマトリクス基板およびその製造方法
JP4190259B2 (ja) アクティブマトリクス基板、その製造方法および表示装置
US20090278127A1 (en) Thin-film transistor and method of manufacturing the same
JP2008218626A (ja) Tftアレイ基板及びその製造方法
JP2002026335A (ja) 薄膜トランジスタ及びその製造方法
JP2008004588A (ja) 非線形素子の製造方法、非線形素子および電気光学装置
JP4062825B2 (ja) 電気光学装置の製造方法
JP2009210681A (ja) 表示装置及びその製造方法
KR20020091313A (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees