JPWO2008081806A1 - 配線膜の形成方法、トランジスタ、及び電子装置 - Google Patents

配線膜の形成方法、トランジスタ、及び電子装置 Download PDF

Info

Publication number
JPWO2008081806A1
JPWO2008081806A1 JP2008552119A JP2008552119A JPWO2008081806A1 JP WO2008081806 A1 JPWO2008081806 A1 JP WO2008081806A1 JP 2008552119 A JP2008552119 A JP 2008552119A JP 2008552119 A JP2008552119 A JP 2008552119A JP WO2008081806 A1 JPWO2008081806 A1 JP WO2008081806A1
Authority
JP
Japan
Prior art keywords
metal film
film
sputtering
oxygen
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008552119A
Other languages
English (en)
Other versions
JP5017282B2 (ja
Inventor
悟 高澤
悟 高澤
応樹 武井
応樹 武井
高橋　明久
明久 高橋
片桐　弘明
弘明 片桐
浮島　禎之
禎之 浮島
谷　典明
典明 谷
石橋　暁
暁 石橋
忠 増田
忠 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2008552119A priority Critical patent/JP5017282B2/ja
Publication of JPWO2008081806A1 publication Critical patent/JPWO2008081806A1/ja
Application granted granted Critical
Publication of JP5017282B2 publication Critical patent/JP5017282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

密着性とバリア性に優れ、抵抗値が低い配線膜を形成する。成膜対象物２１が配置された真空槽２に酸素ガスを導入し、酸素を含む真空雰囲気中で、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素が含有されたスパッタリングターゲット１１をスパッタリングし、成膜対象物２１の表面に第一の金属膜２３を成膜した後、酸素ガスの導入を停止した状態でスパッタリングターゲット１１をスパッタリングし、第一の金属膜２３の表面に第二の金属膜２４を形成した後、第一、第二の金属膜２３、２４をエッチングして配線膜を形成する。

Description

本発明は配線膜の分野に関し、特にトランジスタ用の配線膜と、その配線膜を成膜する成膜方法に関する。
従来、電子部品用の金属配線膜には、ＡｌやＣｕなどの低抵抗材料が使用されている。たとえばＴＦＴ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）液晶ディスプレイではパネルの大型化とともに、配線電極の低抵抗化の要求が大きくなってきており、低抵抗配線としてＡｌやＣｕを用いる必要性が高まっている。
Ａｌを主成分とするＡｌ配線は、ＳｉＯ2やＩＴＯ（インジウム錫酸化物）等の酸化物と接触すると、酸化物の酸素によってヒロックが発生することがあり、また、Ａｌ配線をＴＦＴのソース、ドレイン電極として用いた場合の下地Ｓｉ層への拡散の問題、ＩＴＯからなる透明電極とのコンタクト抵抗の劣化などの問題がある。
一方、Ｃｕ配線に関しては、ＣｕはＡｌより低抵抗な材料である。ＡｌはＩＴＯ透明電極とのコンタクト抵抗の劣化が問題とされるが、酸化銅は酸化アルミニウムよりも絶縁性が低いため、コンタクト抵抗も良好である。
従って、Ｃｕを低抵抗配線膜として用いる必要性が高まっている。しかし、Ｃｕは他の配線材料と比べて、ガラスやＳｉ等の下地材料との密着性が悪いという問題や、ソースドレイン電極として用いた場合、Ｓｉ層にＣｕが拡散するという問題があるため、Ｃｕ配線と他の層との界面に密着性の向上や拡散防止のためのバリア層が必要となる。
また半導体で用いられているＣｕメッキの下地Ｃｕシード層に関しても、上記と同様に拡散の問題から、ＴｉＮやＴａＮ等の拡散防止のバリア層が必要となっている。
Ｃｕを主成分とした電子部品向け金属配線膜の関連特許としては、ＣｕにＭｏ等の元素を添加することを特徴とする技術(特開２００５−１５８８８７)や、純粋なＣｕのスパッタリングによる成膜プロセス中に窒素や酸素を導入することを特徴とする技術(特開平１０−１２１５１)が知られているが、いずれも密着性や低抵抗化及びヒロックに対する耐性に問題がある。
特開２００５−１５８８８７号公報 特開平１０−１２１５１号公報
本発明は上記課題を解決するために成されたものであり、その目的は、ガラス基板やシリコン層に対する密着性が高く、かつ、低抵抗な配線膜を提供するものである。
本発明者等は、Ｃｕを主成分とするターゲットに、Ｍｇと、Ａｌと、Ｓｉと、ＩＩａ族元素（Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａ）と、ＩＩＩｂ族元素（希土類Ｓｃ、Ｙと、ランタノイド系Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙ）とからなる群より選択される１種類以上の添加元素を含有させ、更にスパッタリング時に酸素ガスを導入して成膜した金属膜（合金膜）は、シリコンやガラスに対する密着性が高いだけでなく、シリコンへの金属拡散を防止するバリア性にも優れていることを見出した。
図７（ａ）、（ｂ）は、Ｃｕを主成分とし、上記添加元素が含有されたターゲットをスパッタリングして、基板１５表面に金属膜１４、１９を成膜した状態を示しており、図７（ａ）の符号１９はスパッタリング時に酸素を導入せずに成膜した無酸素金属膜を、図７（ｂ）の符号１４はスパッタリング時に酸素を導入して成膜した酸素含有金属膜を示している。
無酸素金属膜１９の内部では、銅結晶１７の内部に、添加元素を含む添加元素粒子１６が分散された状態になり、無酸素金属膜１９の表面及び裏面には銅結晶１７が露出するので、基板１５が直接銅結晶１７と接触することになる。そのため、無酸素金属膜１９と基板１５の密着性は低く、基板１５がシリコン基板の場合は銅の拡散が起こる。
Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、ＤｙはＣｕよりも原子半径が小さく、酸素添加により析出しやすい性質を有しているので、酸素含有金属膜１４では、成膜時に銅結晶１７外に上記添加元素及び添加元素の酸化物が析出し、銅結晶１７の界面に添加元素及び添加元素の酸化物を含む酸化膜１８が形成される。基板１５は酸化膜１８と接触し、純銅の結晶である銅結晶１７に直接接触しないので、酸素含有金属膜１４は、無酸素金属膜１９に比べて基板１５に対する密着性が高く、基板１５に銅が拡散しない。
このように、酸素と上記添加元素の両方を含有する酸素含有金属膜１４は密着性とバリア性に優れているが、無酸素金属膜１９に比べて電気抵抗が高く、そのため、配線膜としての電気的特性に劣る。
本発明者等は、酸素と添加元素の両方を含有する金属膜を基板１５表面に形成した後、その金属膜の表面に、より電気抵抗が低い金属膜を積層して配線膜を成膜することで、密着性とバリア性に優れ、かつ、電気的特性に優れた配線膜が得られることを見出し、本発明を完成するに至った。
係る知見に基づいて成された本発明は、成膜対象物のシリコン又は二酸化ケイ素が露出する表面に、配線膜を形成する配線膜の形成方法であって、前記成膜対象物が置かれた真空雰囲気に酸素ガスとスパッタガスとを導入し、酸素を含む真空雰囲気中で、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素が含有された第一のスパッタリングターゲットをスパッタリングし、前記成膜対象物の表面に第一の金属膜を成膜した後、前記成膜対象物が置かれた真空雰囲気への酸素ガスの導入を停止した状態で、銅を主成分とする第二のスパッタリングターゲットをスパッタリングし、前記第一の金属膜の表面上に第二の金属膜を形成し、前記第一、第二の金属膜をエッチングして前記配線膜を形成する配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第一、第二のスパッタリングターゲットとして、同一のターゲットを用い、前記第一の金属膜の成膜と、前記第二の金属膜の成膜は、同じ真空槽内部で行う配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第二のスパッタリングターゲットとして、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素が含有されたターゲットを用い、前記第一、第二のスパッタリングターゲットを、別々の真空槽内部に配置し、前記別々の真空槽内部で、前記第一、第二の金属膜の成膜を行う配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第二のスパッタリングターゲットとして純銅ターゲットを用い、前記第一、第二のスパッタリングターゲットを同じ真空槽内部に配置し、前記第一の金属膜の成膜と、前記第二の金属膜の成膜は、前記真空槽内部で行う配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第二のスパッタリングターゲットとして純銅ターゲットを用い、前記第一、第二のスパッタリングターゲットを別々の真空槽内部に配置し、前記別々の真空槽内部で、前記第一、第二の金属膜の成膜を行う配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第二の金属膜を形成した後、前記成膜対象物が置かれた真空雰囲気に、酸素ガスとスパッタガスを導入し、酸素を含む真空雰囲気中で、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素が含有された第三のスパッタリングターゲットをスパッタリングして、前記第二の金属膜の表面に第三の金属膜を形成した後、前記第一〜第三の金属膜をエッチングする配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第二のスパッタリングターゲットとして、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素が含有されたターゲットを用いる配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第一〜第三のスパッタリングターゲットを別々の真空槽内に配置し、前記別々の真空槽内で前記第一〜第三の金属膜を形成する配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第一、第三のスパッタリングターゲットを同じ真空槽内に配置し、前記第一、第三の金属膜を前記同じ真空槽内で形成し、前記第二のスパッタリングターゲットを前記第一、第三のスパッタリングターゲットとは異なる真空槽内に配置し、前記第二の金属膜を前記異なる真空槽内で形成する配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第二のスパッタリングターゲットとして純銅ターゲットを用いる配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第一〜第三のスパッタリングターゲットを別々の真空槽内に配置し、前記別々の真空槽内で前記第一〜第三の金属膜を形成する配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第一、第三のスパッタリングターゲットを同じ真空槽内に配置し、前記第一、第三の金属膜を前記同じ真空槽内で形成し、前記第二のスパッタリングターゲットを前記第一、第三のスパッタリングターゲットとは異なる真空槽内に配置し、前記第二の金属膜を前記異なる真空槽内で形成する配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第一のスパッタリングターゲットとして、Ａｌが０．１原子％以上１０．０原子％以下含有されたものを用い、前記真空雰囲気のスパッタガス分圧に対する酸素ガス分圧の割合が、０．１％以上２０．０％以下になるように酸素ガスを導入して、前記第一のスパッタリングターゲットをスパッタリングする配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第一のスパッタリングターゲットとして、Ｍｇが０．１原子％以上１０．０原子％以下含有されたものを用い、前記真空雰囲気の前記スパッタガス分圧に対する酸素ガス分圧の割合が、０．１％以上２０．０％以下になるように酸素ガスを導入して、前記第一のスパッタリングターゲットをスパッタリングする配線膜の形成方法である。
本発明はトランジスタであって、ゲート電極と、半導体からなるドレイン半導体層と、半導体からなるソース半導体層とを有し、前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、前記ドレイン半導体層表面と前記ソース半導体層の表面のいずれか一方又は両方には、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有された第一の金属膜が形成され、前記各第一の金属膜の表面には、銅を主成分とし、前記第一の金属膜よりも低抵抗な第二の金属膜がそれぞれ形成されたトランジスタである。
本発明はトランジスタであって、前記第一の金属膜には、酸素が０．１原子％以上含有されたトランジスタである。
本発明はトランジスタであって、前記第二の金属膜の表面には、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有された第三の金属膜が形成されたトランジスタである。
本発明は、ゲート電極と、半導体からなるドレイン半導体層と、半導体からなるソース半導体層とを有し、前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、前記ゲート電極はガラス基板に接触するトランジスタであって、前記ゲート電極は、前記ガラス基板の表面に形成された第一の金属膜と、前記第一の金属膜の表面に形成された第二の金属膜とを有し、前記第一の金属膜は、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有され、前記第二の金属膜は、銅を主成分とし、前記第一の金属膜よりも低抵抗にされたトランジスタである。
本発明はトランジスタであって、前記第一の金属膜には、酸素が０．１原子％以上含有されたトランジスタである。
本発明はトランジスタであって、前記第二の金属膜の表面には、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有された第三の金属膜が形成されたトランジスタである。
本発明は、トランジスタを有する電子装置であって、前記トランジスタは、ゲート電極と、半導体からなるドレイン半導体層と、半導体からなるソース半導体層とを有し、前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、前記ドレイン半導体層表面と前記ソース半導体層の表面のいずれか一方又は両方には、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有された第一の金属膜が形成され、前記各第一の金属膜の表面には、銅を主成分とし、前記第一の金属膜よりも低抵抗な第二の金属膜がそれぞれ形成された電子装置である。
本発明は電子装置であって、前記第一の金属膜には、酸素が０．１原子％以上含有された電子装置である。
本発明は、トランジスタを有する電子装置であって、前記トランジスタは、ゲート電極と、半導体からなるドレイン半導体層と、半導体からなるソース半導体層とを有し、前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、前記ゲート電極はガラス基板に接触し、前記ゲート電極は、前記ガラス基板の表面に形成された第一の金属膜と、前記第一の金属膜の表面に形成された第二の金属膜とを有し、前記第一の金属膜は、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有され、前記第二の金属膜は、銅を主成分とし、前記第一の金属膜よりも低抵抗にされた電子装置である。
本発明は電子装置であって、前記第一の金属膜には、酸素が０．１原子％以上含有された電子装置である。
本発明は、ガラス基板と、前記ガラス基板上に配置された透明な画素電極と、前記画素電極上に配置された液晶と、前記液晶上に配置された透明な共通電極と、前記ガラス基板に密着された蓄積電極を有し、前記画素電極と前記蓄積電極との間に形成される液晶容量に、前記蓄積電極を片側の電極とする蓄積容量が接続され、前記液晶容量の充放電で前記液晶の配向が制御される電子装置であって、前記蓄積電極は、前記ガラス基板の表面に形成された第一の金属膜と、前記第一の金属膜の表面に形成された第二の金属膜とを有し、前記第一の金属膜は、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有され、前記第二の金属膜は、銅を主成分とし、前記第一の金属膜よりも低抵抗にされた電子装置である。
本発明は電子装置であって、前記第一の金属膜には、酸素が０．１原子％以上含有された電子装置である。
尚、本発明で主成分とは、主成分とする元素を５０原子％以上含有することである。従って、「銅を主成分とする」という意味は、「銅原子を５０原子％以上含有する」ということである。
本発明には用いるターゲットには、Ｃｕと、上述した添加元素以外の元素（例えばＭｎ）が不純物として混入する場合もあるが、不純物元素の含有量は０．１原子％未満、通常は１０-4原子％未満である。そのようなターゲットを用いて成膜される本発明の配線膜は、Ｃｕと添加元素と酸素以外の不純物元素の含有量が０．１原子％未満、通常は１０-4原子％未満となる。
また、本発明で純銅とは、Ｃｕ以外の不純物元素の含有量が０．１原子％未満、通常は１０-4原子％未満のものを指す。
スパッタリングターゲット中の銅と添加元素の含有割合と、そのスパッタリングターゲットを用いて成膜された金属膜中の銅と添加元素の含有割合は、スパッタガスだけ導入された真空雰囲気で成膜した場合も、酸素ガスとスパッタガスの両方が導入された真空雰囲気で成膜した場合も同じになり、また、酸素ガスの導入量を変化させても、その含有割合は変わらない。
従って、銅と添加元素の合計量に対する添加元素の割合が０．１原子％以上１０．０原子％以下のスパッタリングターゲットをスパッタリングすると、銅と添加元素の合計量に対する添加元素の割合が０．１原子％以上１０．０原子％以下の金属膜が得られる。
本発明により成膜された配線膜は、シリコンやガラスに対する密着性が高く、シリコンへの銅拡散が起こらない上、低抵抗である。配線膜を形成する際のパターニングは、同一のエッチャントで一度にパターニングすることができるので、製造工程が簡易である。
本発明に用いるスパッタリング装置の一例を説明するための断面図 （ａ）〜（ｃ）：本発明の配線膜の形成工程の一例を説明するための断面図 本発明の液晶表示装置の一例を説明するための断面図 本発明の半導体装置の一例を説明するための断面図 （ａ）、（ｂ）：本発明の配線膜の形成工程の他の例を説明するための断面図 酸素ガス分圧の割合と、比抵抗との関係を示すグラフ（Ａｌ） （ａ）：Ｃｕを主成分とし、Ｍｇを含有する金属膜を模式的に示す断面図、（ｂ）：Ｃｕを主成分とし、Ｍｇと酸素を含有する金属膜を模式的に示す断面図 酸素ガス分圧の割合と、比抵抗との関係を示すグラフ（Ｍｇ） スパッタリング装置の第二例を説明するための断面図 スパッタリング装置の第三例を説明するための断面図
符号の説明
２……真空槽 ３……液晶表示装置 ６……半導体装置 １１……スパッタリングターゲット ３１……ガラス基板 ２３……第一の金属膜 ２４……第二の金属膜 ２５……配線膜 ３６……画素電極 ３８……蓄積電極 ４０、６０……トランジスタ（ＴＦＴ） ４１……ゲート電極 ４２……ドレイン電極 ４３……ソース電極 ４６……チャネル半導体層 ４７……ドレイン半導体層 ４８……ソース半導体層 ５５……共通電極
図１はの符号１は本発明に用いる第一例のスパッタリング装置を示しており、真空槽２を有している。
真空槽２内には、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される添加元素が１種類以上含有されたスパッタリングターゲット１１が配置されている。
真空槽２には、真空排気系９とガス導入系８が接続されており、真空排気系９によって真空槽２内を真空排気し、真空雰囲気にした状態で、成膜対象物２１を搬入し、真空槽２内に配置された基板ホルダ７に保持させる。
スパッタリングターゲット１１は真空槽２外部に配置された電源５に接続されており、ガス導入系８からスパッタリングガスと酸素ガスを導入しながら、スパッタリングターゲット１１に電源５から電圧を印加し、スパッタリングターゲット１１表面近傍にプラズマを形成し、スパッタリングターゲット１１をスパッタリングすると、スパッタリングターゲット１１を構成する物質の粒子が放出され、成膜対象物２１表面に到達し、銅を主成分とし、酸素及び上記添加元素を含有する第一の金属膜２３が形成される（図２（ａ））。
第一の金属膜２３が所定膜厚に形成されたところで、スパッタガスの導入と、真空排気を続けながら酸素ガスの導入を停止する。真空槽２内部の酸素ガス分圧を、第一の金属膜２３を成膜する時よりも低くした状態で、同じ真空槽２内で同じスパッタリングターゲット１１をスパッタすると、第一の金属膜２３の表面に、銅を主成分とし、第一の金属膜２３に含有されたものと同じ種類の添加元素を含有し、酸素含有量が第一の金属膜２３よりも少ない第二の金属膜２４が形成される。
第二の金属膜２４の成膜は、真空槽２内の酸素ガス分圧がゼロになるよう真空排気してから行うことがより好ましく、この場合、酸素を含有しない第二の金属膜２４が形成される。
第二の金属膜２４を所定膜厚に形成した後、真空槽２の外部に搬出し、第一、第二の金属膜２３、２４を同じ形状にエッチングし、本発明の第一例の配線膜を形成する。
図２(ｃ)は、上記第一例の配線膜２５の断面図であり、この配線膜２５は二層構造になっている。
本発明では、第一の金属膜２３と第二の金属膜２４は両方とも銅を主成分としており、配線膜２５を形成する際、第一、第二の金属膜２３、２４の積層膜の表面にパターニングされたレジスト層を配置し、同じ組成のエッチング液(又はエッチングガス)を使用して積層膜をエッチングすれば、第一、第二の金属膜２３、２４が同じ形状にパターニングされる。
成膜対象物２１が液晶表示装置のパネルである場合、成膜対象物２１の表面の一部又は全部には、ガラス基板の表面、又はシリコン等の半導体層の表面が露出している。成膜対象物２１が集積回路や有機ＥＬ素子等に設けられた半導体装置の場合、成膜対象物２１の表面の一部又は全部に、シリコン等の半導体基板又は半導体層の表面が露出している。即ち、成膜対象物２１の表面には、ガラスとシリコンのいずれか一方又は両方が露出している。
第一の金属膜２３は、上述した添加元素と酸素を含有しており、ガラス基板又はシリコンとの密着性が高くなっており、第一の金属膜２３と第二の金属膜２４は同じ銅を主成分とする金属膜であるから密着性が互いに高くなっている。従って、本発明により成膜された配線膜２５は成膜対象物２１に対する密着性が高い。
図３の符号３は、本発明の配線膜を有する電子装置（液晶表示装置）であり、ＴＦＴ基板３０とカラーフィルタ基板５０を有している。
この液晶表示装置３は能動型であり、ＴＦＴ基板３０は、ガラス基板３１を有しており、ガラス基板３１上にはＴＦＴ（薄膜トランジスタ）４０と、表示画素３５と、蓄積コンデンサ３９が配置されている。
ＴＦＴ４０は、ゲート電極４１と、ドレイン電極４２と、ソース電極４３を有しており、蓄積コンデンサ３９は蓄積電極３８を有しており、表示画素３５は、画素電極３６を有している。
ゲート電極４１、ドレイン電極４２、ソース電極４３、蓄積電極３８が、上記配線膜２５によって構成されている。
また、ＴＦＴ４０は、ゲート絶縁膜４４と、チャネル半導体層４６と、ドレイン半導体層４７と、ソース半導体層４８とを有している。
チャネル半導体層４６の片面にはドレイン半導体層４７とソース半導体層４８が、チャネル半導体層４６と接触して配置されている。ドレイン半導体層４７とソース半導体層４８同士は互いに離間している。
ドレイン半導体層４７とソース半導体層４８の間の位置の、チャネル半導体層４６の反対側の面には、ゲート絶縁膜４４とゲート電極４１とが配置されている。ゲート電極４１とチャネル半導体層４６の間にはゲート絶縁膜４４が位置している。
ソース半導体層４８とドレイン半導体層４７の表面には、ドレイン電極４２とソース電極４３が、それぞれ接触して配置されている。
ゲート電極４１と、ドレイン電極４２と、ソース電極４３は、ＴＦＴ４０の外部に導出され、外部電源からの電圧を印加可能になっている。
チャネル半導体層４６と、ドレイン及びソース半導体層４７、４８はアモルファスシリコンやポリシリコン等で構成されている。
ｐ型とｎ型の導電型のうち、ドレイン半導体層４７とソース半導体層４８は同じ導電型であり、チャネル半導体層４６は、ドレイン半導体層４７及びソース半導体層４８と同じ導電型か、反対の導電型である。
先ず、チャネル半導体層４６がソース及びドレイン半導体層４７、４８と同じ導電型の場合について説明する。
チャネル半導体層４６は、不純物濃度がドレイン及びソース半導体層４７、４８に比べて高く、低抵抗になっている。
ドレイン電極４２とソース電極４３の間に動作電圧を印加した状態で、チャネル半導体層４６、ドレイン及びソース半導体層４８と同極性の電荷が、チャネル半導体層４６表面に印加される電圧をゲート電極４１に印加すると、チャネル半導体層４６のゲート電極４１上の部分に低抵抗の蓄積層が形成され、該蓄積層によってドレイン半導体層４７とソース半導体層４８が接続され、ＴＦＴが導通する。ゲート電圧が印加されない間は蓄積層は形成されず、ＴＦＴ４０は遮断している。
次に、チャネル半導体層４６がソース及びドレイン電極４７、４８と異なる導電型の場合について説明すると、ドレイン電極４２とソース電極４３の間に動作電圧を印加した状態で、チャネル半導体層４６表面に、当該チャネル半導体層４６とは反対の極性の電荷が誘起される電圧をゲート電極４１に印加すると、チャネル半導体層４６のゲート電極４１上の部分に、ソース及びドレイン電極４７、４８と同じ導電型の反転層が形成され、該反転層によってドレイン半導体層４７とソース半導体層４８が接続され、ＴＦＴが導通する。ゲート電圧が印加されない間は反転層は形成されず、ＴＦＴ４０は遮断している。
ソース電極４３の一部表面には、表示画素３５から延設された画素電極３６が接触し、ソース電極４３は画素電極３６に電気的に接続されている。
画素電極３６は、蓄積コンデンサ３９が位置する部分まで延設されており、ガラス基板３１上に配置された蓄積電極３８と、絶縁膜(ゲート絶縁膜４４)を介して対向して配置され、対向した部分によって、蓄積容量が形成されている。
従って、蓄積容量のコンデンサの片側電極が蓄積電極３８であり、他の片側電極が画素電極３６であるが、他の片側電極は画素電極３６に限定されず、他の電極（例えば共通電極５５）であってもよい。
ＴＦＴ基板３０とカラーフィルタ基板５０は、一定距離だけ離間して配置されており、その間に液晶４が封入されている。
カラーフィルタ基板５０は、ＴＦＴ４０と対向する位置にブラックマトリクス５２が配置され、表示画素３５と対向する位置に、カラーフィルタ５３が配置されている。
カラーフィルタ基板５０の、少なくとも表示画素３５と対向する部分には、共通電極５５が配置されている。画素電極３６と共通電極５５は、ＩＴＯ等の透明な金属膜で構成されている。
ＴＦＴ基板３０とカラーフィルタ基板５０は、それぞれ偏光板４９、５９を有している。ＴＦＴ４０の導通と遮断によって、画素電極３６と共通電極５５の間に電圧が印加されると、表示画素３５上の液晶４の配向が変化し、液晶４を通る光の偏向方向が変更され、表示画素３５に照射される光の、液晶表示装置３の外部への透過と遮断が制御される。
蓄積容量は、画素電極３６と共通電極５５の間に形成される液晶容量に対して並列に接続されており、ＴＦＴ４０が導通し、画素電極３６と共通電極５５の間の液晶容量が、ＴＦＴ４０を介して電源電圧で充電されるとき、蓄積容量も電源電圧で充電される。
蓄積容量に蓄積された電荷によって、ＴＦＴ４０が遮断に転じ、画素電極３６が電源電圧から遮断されても、画素電極３６にＴＦＴ４０の導通時と同じ電圧が印加され、表示画素３５上の液晶４の偏向状態が維持される。この液晶容量が放電される時には、液晶４の偏向状態が変化する。
蓄積電極３８とゲート電極４１はガラス基板３１と接触しており、ドレイン電極４２とソース電極４３は半導体層(ドレイン半導体層４７、ソース半導体層４８)と接触している。
蓄積電極３８と、ゲート電極４１と、ドレイン電極４２と、ソース電極４３は、本発明の配線膜２５で構成されており、第一の金属膜２３が、ガラス基板３１又は半導体層４７、４８と接触している。従って蓄積電極３８及びゲート電極４１とガラス基板３１の間の密着性が高く、ドレイン電極４２及びソース電極４３と半導体層４７、４８の間の密着性も高い。
また、第一の金属膜２３上に配置された第二の金属膜２４には酸素は含有されておらず、低抵抗であるから、各電極膜の拡がり方向(膜厚方向と直角の方向)の抵抗は低抵抗である。
本発明の電子装置は液晶表示装置に限定されるものではない。
図４の符号６は、本発明の電子装置の他の例である半導体装置の一部であり、図４では半導体装置６のトランジスタ６０が示されている。
このトランジスタ６０は、ガラス基板上に配置されず、半導体基板（シリコン基板）６１を有する他は、上記図３に示したＴＦＴ４０と同じ部材を有しており、同じ部材には同じ符号を付して説明を省略する。
このトランジスタ６０でも、ソース半導体層４８とドレイン半導体層４７の一部表面は露出されており、露出した部分にそれぞれソース電極４３の第一の金属膜２３と、ドレイン電極４２の第一の金属膜２３とが密着している。
従って、ドレイン電極４２とソース電極４３のシリコン基板６１に対する密着性は高く、第一の金属膜２３によってシリコン基板６１への銅拡散も防止される。
尚、図４の符号６４は、ドレイン電極４２及びソース電極４３をゲート電極４１から絶縁するための絶縁膜であり、同図の符号７４は、ドレイン電極４２及びソース電極４３をシリコン基板６１のソース半導体層４８とドレイン半導体層４７以外の場所から絶縁するための絶縁膜である。
上記は、同じスパッタリングターゲット１１によって、第一、第二の金属膜２３、２４を形成する場合について説明したが、本発明はそれに限定されるものではない。
図９の符号８０は第二例のスパッタリング装置を示しており、第二例のスパッタリング装置８０は、第一の真空槽２ａと、第一の真空槽２ａに接続された第二の真空槽２ｂと、第一の真空槽２ａ内に配置された第一のスパッタリングターゲット１１ａと、第二の真空槽２ｂ内に配置された第二のスパッタリングターゲット１１ｂとを有している。
真空排気系９により、第一、第二の真空槽２ａ、２ｂ内部に真空雰囲気を形成し、該真空雰囲気を維持したまま、成膜対象物２１を第一の真空槽２ａ内部に搬入し、基板ホルダ７ａに保持させる。第一のスパッタリングターゲット１１ａは、第一例のスパッタリング装置１のスパッタリングターゲット１１と同様に、銅を主成分とし、添加元素を含有している。
上述したように、酸素ガスを含む真空雰囲気を第一の真空槽１１ａ内部に形成し、第一のスパッタリングターゲット１１ａをスパッタリングすると、第一の金属膜２３が形成される。第一の金属膜２３が形成された成膜対象物２１を第一の真空槽２ａから第二の真空槽２ｂへ搬入し、基板ホルダ７ｂに保持させる。
第二の真空槽２ａ内を真空排気しながら、スパッタガスを導入し、第一の金属膜２３を成膜する時よりも酸素ガス分圧が低い真空雰囲気を形成して、該真空雰囲気中で第二のスパッタリングターゲット１１ｂをスパッタリングし、第二の金属膜２４を形成する。
第一例のスパッタリング装置１は同じ真空槽２内部で酸素ガス分圧を変えて第一、第二の金属膜２３、２４を形成するから、一つの膜を成膜後、次の膜を成膜開始するまでの真空排気に長時間を要する。これに対し、第二例のスパッタリング装置８０は第一、第二の金属膜２３、２４を異なる真空槽で形成するから、各真空槽の真空排気に要する時間が短くてすむ。
第二のスパッタリングターゲット１１ｂが銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素が含有された場合には、銅を主成分とし、添加元素が添加され、酸素含有量が第一の金属膜２３よりも少ない第二の金属膜２４が形成される。
第二のスパッタリングターゲット１１ｂが純銅ターゲットの場合、銅を主成分とし、添加元素が添加されていない第二の金属膜２４が形成され、更に、第二のスパッタリングターゲット１１ｂをスパッタリングする時の酸素分圧をゼロにすれば、純銅からなる第二の金属膜２４が形成される。
第一、第二の金属膜２３、２４を同じ形状にパターニングすれば、図２(ｃ)の符号２５に示した配線膜と同様の構造の、第二例の配線膜が得られる。純銅は添加元素を含有する銅よりも低抵抗であるから、第二のスパッタリングターゲット１１ｂとして純銅ターゲットを用いると、配線膜はより低抵抗になる。
純銅からなるスパッタリングターゲットは、上記添加元素を含むスパッタリングターゲットと同じスパッタリング装置の真空槽内部に配置してもよい。この場合、第一の金属膜２３を成膜した後、添加元素を含むスパッタリングターゲットへの電圧印加を停止し、真空排気を続けながら酸素ガスの導入を停止する。酸素ガスが排出され、真空槽の内部圧力が所定圧力まで下がったら、真空槽の内部にスパッタガスを導入しながら、純銅からなるスパッタリングターゲットをスパッタリングして第二の金属膜を成膜する。
このように、第一、第二の金属膜２３、２４を同じ真空槽内部で連続して成膜すると、第一、第二の金属膜２３、２４が大気雰囲気と接触することがないので、配線膜の膜質が良くなる。また、本発明により成膜される配線膜は、第一、第二の金属膜２３、２４の二層構造に限定されるものではなく、第二の金属膜２４の表面上に、銅を主成分とする金属膜を１層以上形成してもよい。
例えば、第二の金属膜２４を形成した後、Ｃｕを主成分とし、上記添加元素が１種類以上が含有されたスパッタリングターゲット１１を、第二の金属膜２４を成膜した時よりも酸素ガス分圧が高い真空雰囲気中でスパッタリングする。第二の金属膜２４表面上には、Ｃｕを主成分とし、酸素と、添加元素とを含有する第三の金属膜２９が形成される（図５（ａ））。
第一〜第三の金属膜２３、２４、２９はそれぞれ銅を主成分とするので、同じ成分のエッチャント（エッチング液又はエッチングガス）を用いて一緒にパターニングして配線膜２６を成膜することができる（図５（ｂ））。
この配線膜２６の表面には、酸素と添加元素を含有する第三の金属膜２９が露出するので、配線膜２６の表面にＩＴＯやＳｉＯ2等の酸化物に密着させたときの密着性が高く、配線膜２６表面にシリコンを接触させた場合に金属拡散が起こらない。
この配線膜２６は、上述したゲート電極４１と、ドレイン電極４２と、ソース電極４３と、蓄積電極３８のいずれにも用いることができる。
特に、液晶表示装置３のソース電極４３のように、表面にＩＴＯやＺｎＯなどの金属酸化膜（画素電極３６）が密着する場合、表面に酸素を含有する第三の金属膜２９があれば、画素電極３６からソース電極４３への酸素移動が起こらず、第二の金属膜２４が酸化しないので、ソース電極４３の電気抵抗が上昇しない。
第一〜第三の金属膜２３、２４、２９は同じ真空槽内部で同じスパッタリングターゲット１１をスパッタリングして形成してもよいし、同じ真空槽内部で異なるスパッタリングターゲットをスパッタリングして形成してもよい。
また、第一〜第三の金属膜２３、２４、２９のうち、少なくとも第二の金属膜２４を第一、第三の金属膜２３、２９と異なる真空槽内部で形成してもよい。
具体的には、上述した第二例のスパッタリング装置８０を用い、第一の真空槽１１ａ内部で第一の金属膜２３を、第二の真空槽１１ｂ内部で第二の金属膜２４を形成した後、第二の真空槽１１ｂから第一の真空槽１１ａに成膜対象物２１を戻す。第一の真空槽１１ａ内部に酸素ガスとスパッタガスを導入し、第二の金属膜２４を形成する時よりも酸素ガス分圧が高い真空雰囲気を形成し、該真空雰囲気中で第一のスパッタリングターゲット１１ａをスパッタリングして第三の金属膜２９を形成する。
更に、各金属膜を別々の真空槽内部で形成してもよい。
図１０の符号９０は第三例のスパッタリング装置を示しており、このスパッタリング装置９０は、第一、第二の真空槽１１ａ、１１ｂに加え、第二の真空槽１１ｂに接続された第三の真空槽１１ｃを有している。
第二例のスパッタリング装置８０を用いた場合と同様に、第一の真空槽１１ａ内部で第一の金属膜２３を、第二の真空槽１１ｂ内部で第二の金属膜２４を形成した後、予め真空雰囲気が形成された第三の真空槽１１ｃに成膜対象物２１を搬入し、基板ホルダ７ｃに保持させる。
第三の真空槽２ｃ内部には、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素が含有された第三のスパッタリングターゲット１１ｃが配置されている。
第三の真空槽２ｃ内部を真空排気しながら、ガス導入系８からスパッタガスと酸素ガスを導入し、第二の金属膜２４を形成する時よりも酸素ガス分圧が高い真空雰囲気を形成し、第三のスパッタリングターゲット１１ｃをスパッタリングすれば、第三の金属膜２９が形成される。
同じ真空槽２内で第一〜第三の金属膜２３、２４、２９を形成するには、真空槽内に交互に酸素ガス分圧の異なる真空雰囲気を形成する必要があり、一つの膜の成膜を終了してから、次の膜を成膜するまでの真空排気に長時間を要する。これに対し、第二、第三例のスパッタリング装置８０、９０は、少なくとも第二の金属膜２４を別の真空槽で形成するため、真空排気に長時間を要しない。
また、配線膜２５、２６全体の抵抗を下げるためには、第二の金属膜２４を第一、第三の金属膜２３、２９よりも厚くする。そのため、第二の金属膜２４は、第一、第三の金属膜２３、２９よりも成膜時間が長い。第二、第三例のスパッタリング装置８０、９０のように、成膜に長時間を要するものを専用の真空槽で成膜するようにすれば、生産性があがる。
更に、第三例のスパッタリング装置９０のように、真空槽２ａ〜２ｃの数を、配線膜２５、２６を構成する銅膜の数と同じにし、各銅膜を専用の真空槽２ａ〜２ｃ内で成膜するようにすれば生産性はより向上する。
第二例のスパッタリング装置８０は、図９に示したように、第一、第二の真空槽２ａ、２ｂを直接接続してもよいし、第一、第二の真空槽２ａ、２ｂを同じ搬送室に接続し、該搬送室を介して第一、第二の真空槽２ａ、２ｂ間で成膜対象物２１を搬出入してもよい。
また、第三例のスパッタリング装置９０は、図１０に示したように、第一〜第三の真空槽２ａ〜２ｃを直列的に接続し、成膜対象物２１を第二の真空槽２ｂを介して第一の真空槽２ａから第三の真空槽２ｃへ搬送してもよい。更に、第一〜第三の真空槽２ａ〜２ｃを同じ搬送室に接続し、該搬送室を介して成膜対象物２１を第一〜第三の真空槽２ａ〜２ｃ間で搬出入してもよい。
いずれの場合も、成膜対象物２１が大気に触れずに真空槽間を移動するから、膜質の良い配線膜２５、２６が得られる。
ドレイン半導体層４７と、ソース半導体層４８と、チャネル半導体層４６は、電子装置が半導体装置６の場合には、シリコン基板６１に不純物を拡散させて形成され、電子装置が液晶表示装置の場合には、ガラス基板３１の表面上に、ＣＶＤ法等によってシリコン等の半導体を付着させて形成される。また、ゲート絶縁膜４４等の絶縁膜は窒化ケイ素等の窒化膜、酸化ケイ素等の酸化膜で構成される。
以上は、ゲート電極４１と、ドレイン電極４２と、ソース電極４３と、蓄積電極３８を、本発明により成膜された配線膜２５でそれぞれ構成する場合について説明したが、本発明はこれに限定されるものではなく、ゲート電極４１と、ドレイン電極４２と、ソース電極４３と、蓄積電極３８のいずれか１つ以上が本発明により成膜された配線膜２５で構成されればよい。しかし、上述したように、ガラス基板やシリコン基板や半導体層に直接接触する電極は、本発明により成膜された配線膜２５で構成することが望ましい。
以上は、添加元素としてＡｌだけをスパッタリングターゲット１１に含有させる場合について説明したが、本発明はこれに限定されるものではない。Ａｌ以外にもＭｇと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙからなる添加金属群のうちいずれか１種類以上の添加金属を含有させたスパッタリングターゲットを用いて成膜を行い、Ａｌ以外の添加元素を含有する金属膜を成膜してもよい。
また、同一のスパッタリングターゲットに２種類以上の添加元素を含有させ、２種類以上の添加元素を含有する金属膜を成膜してもよい。図５（ａ）、（ｂ）に示したように、金属膜を３層以上積層させる場合、第一〜第三の金属膜２３、２４、２９の成膜に用いるスパッタリングターゲットは同一であってもよいし、それぞれ別の添加元素を含有させたスパッタリングターゲットを用いてもよい。
成膜対象物２１としてガラス基板とシリコン基板を用い、スパッタリングターゲットの添加元素（Ａｌ）含有量（０．１原子％、２．０原子％、１０．０原子％）と、スパッタリング時の酸素ガス分圧のスパッタガス（Ａｒ）分圧に対する割合（ゼロ、０．１％、３．０％、１０．０％、２０．０％）と、成膜後のアニール処理の温度（アニール無し、３５０℃、４５０℃）の成膜条件を組合せ、各組合せで成膜対象物２１の表面に単層の金属膜を形成した。
尚、スパッタガスの導入量は、酸素ガスの導入量がゼロで、スパッタガス（Ａｒ）だけを導入したときに、真空槽２内部の全圧が０．４Ｐａになるよう設定した。各組合せにおいて、スパッタガスの導入量を変えず、スパッタガス分圧が一定値（０．４Ｐａ）になるようにした。酸素ガス分圧のスパッタガス分圧に対する割合は、酸素ガス分圧をスパッタガス分圧（０．４Ｐａ）で除した値に１００を乗じた値である。
＜密着性試験＞
ガラス基板表面に形成された金属膜のうち、下記表１に記載した組合せで成膜した金属膜について、先端が鋭利なカッタナイフで１ｍｍ角のマスを１０行×１０列、計１００個の刻みを入れ、粘着テープ（型番６１０のスコッチテープ）を貼り付けた後、粘着テープを剥がした時に残存する膜の個数を数えた。その結果を下記表１に記載する。
Figure 2008081806
尚、金属膜がガラス基板から全部剥離した場合は０／１００、１つも剥離しない場合は１００／１００となり、分子の数が大きい程密着性が高いことになる。
上記表１から、Ａｌ含有量が同じであっても、酸素ガスの割合が大きくなる程密着性が高く、また、酸素ガスの割合が同じであっても、Ａｌ含有量が多い程密着性が高いことがわかる。
スパッタリングターゲットのＡｌ含有量が０．１原子％と少なくても、酸素割合が１０．０％以上あれば金属膜の剥離が起こらない。従って、スパッタリングターゲットのＡｌ含有量は０．１原子％よりも少なくても、スパッタリング時に酸素ガスの導入量が１０％を超えていれば、金属膜の剥離が起こらないと推測される。
＜比抵抗測定＞
ガラス基板の表面に形成された金属膜のうち、下記表２に記載する成膜条件の組合せで成膜された金属膜の比抵抗を測定した。その測定結果を下記表２に記載する。
Figure 2008081806
図６は、測定結果から求めた、酸素ガス分圧の割合と比抵抗との関係を示すグラフであり、符号Ｌ1に示す曲線はＡｌ含有量が２．０原子％のスパッタリングターゲットを用いた場合であり、同図の符号Ｌ2に示す曲線は、添加元素含有量がゼロ（純銅）のスパッタリングターゲットを用いた場合である。
上記表２、図６から分かるように、酸素ガスを導入しない場合で、純銅とＡｌ含有金属膜との抵抗値が同等であり、ターゲットのＡｌ含有量が変わらなくても酸素ガス分圧の割合が高くなる程比抵抗が上昇している。
Ａｌの原子半径がＣｕよりも小径なため、スパッタガスのみで成膜された膜はＣｕの結晶粒界にＡｌが析出し、酸素分圧の増加に伴い、析出したＡｌが積極的に酸化されるため、酸素ガス分圧の増加と共に抵抗値が上昇する。
また、上記表２から明らかなように、酸素ガス分圧の割合が同じでも、Ａｌ含有量が増える程比抵抗が上昇している。
酸素ガス分圧がゼロ、Ａｌ含有量がゼロの組合せで成膜した金属膜の比抵抗と、酸素ガス分圧がゼロ、Ａｌが含有された場合の組合せで成膜した金属膜の比抵抗とを比べると、酸素ガス分圧がゼロであれば、Ａｌ含有量が１０原子％と多くても抵抗値は同等である。
尚、表２を見ると、スパッタリングターゲットのＡｌ含有量が１０原子％、酸素ガス分圧の割合が２０．０％の時の比抵抗（４９．７μΩｃｍ）が最大値であり、この値が上記配線膜の第一の金属膜２３として使用可能な値の上限である。
＜バリア性＞
シリコン基板の表面に形成された金属膜のうち、下記表３に示す成膜条件の組合せで成膜された金属膜について、シリコン基板の金属拡散の有無を調べた。その結果を下記表３に記載する。
Figure 2008081806
上記表３から、酸素添加無しではシリコン基板に金属拡散が確認されたが、酸素を添加することで、シリコン基板への金属拡散が防止されることがわかる。
また、シリコン基板表面に成膜された金属膜についても、Ａｌ含有量が多い程密着性が高くなる傾向があることから、Ａｌが含有されたスパッタリングターゲットを用い、かつ、酸素を導入してスパッタリングを行えば、シリコン基板に対して密着性が高く、かつ、シリコン基板に対するバリア性にも優れた金属膜が得られることが分かる。
尚、以上はＡｌについて、含有量と酸素分圧を変えて、比抵抗と、密着性とを調べたが、Ａｌ以外の添加元素についても、スパッタリングターゲット１１中の含有量が０．１原子％以上あれば金属膜の密着性が高く、スパッタリングターゲット１１中の含有量が１０原子％、酸素ガス分圧の割合が２０．０％の時に、金属膜の比抵抗が使用可能な上限値以下となる。
また、バリア性についても、Ａｌ以外の添加元素が含有されたスパッタリングターゲット１１を用いる場合には、スパッタリング時に酸素ガスが導入されていればシリコン基板の銅拡散が起こらない。
＜添加元素の種類＞
下記表４に示す添加元素が含有されたスパッタリングターゲット１１と、アニール温度（３５０℃と、４５０℃）と、酸素ガス分圧のスパッタガス分圧に対する割合（５．０％、７．５％、１０．０％）の成膜条件を組み合わせてガラス基板の表面に単層の金属膜を成膜し、各金属膜について上記「密着性試験」と「比抵抗測定」を行った。測定結果を成膜条件と共に下記表４に記載する。
Figure 2008081806
上記表４から明らかなように、Ａｌ以外の元素についても、スパッタリング時に酸素ガスが導入されていれば、金属膜がはがれず、密着性が高いことがわかる。また、各金属膜の比抵抗も配線膜の下地層として使用可能な範囲にある。
＜膜組成＞
添加元素としてＡｌと、Ｓｉと、Ｓｃと、Ｙと、Ｃｅがそれぞれ０．２原子％含有されたスパッタリングターゲット１１について、添加元素の含有量と、酸素ガス分圧のスパッタガス分圧に対する割合を下記表５〜９に記載する成膜条件の組合せで、単層の金属膜を成膜した。
成膜された各金属膜について、ＸＰＳ法（Ｘ線電子分光法）で、酸素の含有量をそれぞれ測定した。その測定結果を下記表５〜９に記載する。
Figure 2008081806
Figure 2008081806
Figure 2008081806
Figure 2008081806
Figure 2008081806
上記表５〜９から、いずれの添加元素の場合も、スパッタリング時の酸素ガス分圧が高くなる程、金属膜に含まれる酸素原子の量が多くなることが確認された。
次に、添加元素がＭｇの場合の実施例について説明する。
成膜対象物２１としてガラス基板とシリコン基板を用い、スパッタリングターゲットのＭｇ含有量（ゼロ、０．１原子％、２．０原子％、１０．０原子％）と、スパッタリング時の酸素ガス分圧のスパッタガス（Ａｒ）の分圧に対する割合と、（ゼロ、０．１％、３．０％、１０．０％、２０．０％）と、成膜後のアニール処理の温度（アニール無し、３５０℃、４５０℃）の成膜条件を組合せ、各組合せで成膜対象物２１の表面に単層の金属膜を形成した。
尚、スパッタガスの導入量は、酸素ガスの導入量がゼロで、スパッタガス（Ａｒ）だけを導入したときに、真空槽２内部の全圧が０．４Ｐａになるよう設定した。各組合せにおいて、スパッタガスの導入量を変えず、スパッタガス分圧が一定値（０．４Ｐａ）になるようにした。酸素ガス分圧のスパッタガス分圧に対する割合は、酸素ガス分圧をスパッタガス分圧（０．４Ｐａ）で除した値に１００を乗じた値である。
＜密着性試験＞
ガラス基板表面に形成された各金属膜に、先端が鋭利なカッタナイフで１ｍｍ角のマスを１０行×１０列、計１００個の刻みを入れ、粘着テープ（型番６１０のスコッチテープ）を貼り付けた後、粘着テープを剥がした時に残存する膜の個数を数えた。その結果を下記表１０に記載する。
Figure 2008081806
尚、金属膜がガラス基板から全部剥離した場合は０／１００、１つも剥離しない場合は１００／１００となり、分子の数が大きい程密着性が高いことになる。
上記表１から、Ｍｇ含有量が同じであっても、酸素ガスの割合が大きくなる程密着性が高く、また、酸素ガスの割合が同じであっても、Ｍｇ含有量が多い程密着性が高いことがわかる。
スパッタリングターゲットのＭｇ含有量が０．１原子％と少なくても、酸素割合が１０．０％以上であれば金属膜の剥離が起こらないので、スパッタリングターゲットのＭｇ含有量は０．１原子％よりも少なくても、スパッタリング時に酸素ガスの導入量が１０％を超えていれば、金属膜の剥離が起こらないと推測される。
＜比抵抗測定＞
ガラス基板の表面に形成された金属膜のうち、スパッタリングターゲットのＭｇ含有量（０．１原子％、２．０原子％、１０．０原子％）と、スパッタリング時の酸素ガス分圧のスパッタガス分圧に対する割合（ゼロ、１．０％、３．０％、１０．０％、２０．０％）、アニール温度が３５０℃の組合せについて金属膜の比抵抗を測定した。その測定結果を下記表１１に記載する。
Figure 2008081806
図８は、測定結果から求めた酸素ガス分圧の割合と、比抵抗との関係を示すグラフであり、符号Ｌ1に示す曲線はＭｇ含有量が２．０原子％のスパッタリングターゲットを用いた場合である。
尚、図８には、Ｍｇ含有量がゼロ（純銅）のスパッタリングターゲットを用いた場合の、酸素ガス分圧の割合と比抵抗との関係を、曲線Ｌ2として記載した。
上記表１１、図８から分かるように、ターゲットのＭｇ含有量が変わらなくても酸素ガス分圧の割合が高くなる程比抵抗が上昇し、上記表１１から明らかなように、酸素ガス分圧の割合が同じでも、Ｍｇ含有量が増える程比抵抗が上昇している。
酸素ガス分圧がゼロ、Ｍｇ含有量がゼロの組合せで成膜した金属膜の比抵抗は２．３μΩｃｍであり、スパッタリングターゲットにＭｇが含有された場合の測定結果と比べると、酸素ガス分圧がゼロであれば、Ｍｇ含有量が１０原子％と多くても抵抗値は同等である。
尚、表１１を見ると、スパッタリングターゲットのＭｇ含有量が１０原子％、酸素ガス分圧の割合が２０．０％の時の比抵抗（４３．８μΩｃｍ）が最大値であり、この値が上記配線膜の第一の金属膜２３として使用可能な値の上限である。
＜バリア性＞
シリコン基板の表面に形成された金属膜のうち、スパッタリングターゲットのＭｇ含有量が、ゼロ、０．１原子％、２．０原子％、１０．０原子％、スパッタリング時の酸素ガス分圧のスパッタガス分圧に対する割合がゼロ、０．１％、３．０％、１０．０％、２０．０％、アニール温度が４５０℃の組合せで成膜された金属膜について、シリコン基板の金属拡散の有無を調べた。その結果を下記表１２に記載する。
Figure 2008081806
上記表１２から、酸素添加無しではシリコン基板に金属拡散が確認されたが、酸素を添加することで、シリコン基板への金属拡散が防止されることがわかる。
また、シリコン基板表面に成膜された金属膜についても、Ｍｇ含有量が多い程密着性が高くなる傾向があることから、Ｍｇが含有されたスパッタリングターゲットを用い、かつ、酸素を導入してスパッタリングを行えば、シリコン基板に対して密着性が高く、かつ、シリコン基板に対するバリア性にも優れた金属膜が得られることが分かる。
＜膜組成＞
Ｍｇ含有量が２．０原子％のスパッタリングターゲットを用い、酸素ガス分圧のスパッタガス分圧に対する割合を、０．１％、５．０％、１０．０％、１５．０％に変えて４種類の金属膜を成膜した。
成膜された金属膜について、ＸＰＳ法（Ｘ線電子分光法）で酸素原子の含有量を測定した。その測定結果を下記表１３に記載する。
Figure 2008081806
上記表１３から、スパッタリング時の酸素ガス分圧が高くなる程、金属膜に含まれる酸素原子の量が多くなることが確認された。
酸素ガス分圧のスパッタガス分圧に対する割合が０．１％以上であると、金属膜に含まれる酸素原子の量は０．１原子％以上である。
表１に示したように、酸素ガス分圧が０．１％以上あれば、密着性、バリア性に優れた結果が得られることから、酸素の含有量が０．１原子％以上の金属膜は密着性、バリア性に優れていることが分かる。

Claims (26)

  1. 成膜対象物のシリコン又は二酸化ケイ素が露出する表面に、配線膜を形成する配線膜の形成方法であって、
    前記成膜対象物が置かれた真空雰囲気に酸素ガスとスパッタガスとを導入し、酸素を含む真空雰囲気中で、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素が含有された第一のスパッタリングターゲットをスパッタリングし、前記成膜対象物の表面に第一の金属膜を成膜した後、
    前記成膜対象物が置かれた真空雰囲気への酸素ガスの導入を停止した状態で、銅を主成分とする第二のスパッタリングターゲットをスパッタリングし、前記第一の金属膜の表面上に第二の金属膜を形成し、
    前記第一、第二の金属膜をエッチングして前記配線膜を形成する配線膜の形成方法。
  2. 前記第一、第二のスパッタリングターゲットとして、同一のターゲットを用い、
    前記第一の金属膜の成膜と、前記第二の金属膜の成膜は、同じ真空槽内部で行う請求項１記載の配線膜の形成方法。
  3. 前記第二のスパッタリングターゲットとして、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素が含有されたターゲットを用い、
    前記第一、第二のスパッタリングターゲットを、別々の真空槽内部に配置し、前記別々の真空槽内部で、前記第一、第二の金属膜の成膜を行う請求項１記載の配線膜の形成方法。
  4. 前記第二のスパッタリングターゲットとして純銅ターゲットを用い、
    前記第一、第二のスパッタリングターゲットを同じ真空槽内部に配置し、
    前記第一の金属膜の成膜と、前記第二の金属膜の成膜は、前記真空槽内部で行う請求項１記載の配線膜の形成方法。
  5. 前記第二のスパッタリングターゲットとして純銅ターゲットを用い、
    前記第一、第二のスパッタリングターゲットを別々の真空槽内部に配置し、
    前記別々の真空槽内部で、前記第一、第二の金属膜の成膜を行う請求項１記載の配線膜の形成方法。
  6. 前記第二の金属膜を形成した後、前記成膜対象物が置かれた真空雰囲気に、酸素ガスとスパッタガスを導入し、
    酸素を含む真空雰囲気中で、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素が含有された第三のスパッタリングターゲットをスパッタリングして、前記第二の金属膜の表面に第三の金属膜を形成した後、
    前記第一〜第三の金属膜をエッチングする請求項１記載の配線膜の形成方法。
  7. 前記第二のスパッタリングターゲットとして、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素が含有されたターゲットを用いる請求項６記載の配線膜の形成方法。
  8. 前記第一〜第三のスパッタリングターゲットを別々の真空槽内に配置し、
    前記別々の真空槽内で前記第一〜第三の金属膜を形成する請求項７記載の配線膜の形成方法。
  9. 前記第一、第三のスパッタリングターゲットを同じ真空槽内に配置し、前記第一、第三の金属膜を前記同じ真空槽内で形成し、
    前記第二のスパッタリングターゲットを前記第一、第三のスパッタリングターゲットとは異なる真空槽内に配置し、前記第二の金属膜を前記異なる真空槽内で形成する請求項７記載の配線膜の形成方法。
  10. 前記第二のスパッタリングターゲットとして純銅ターゲットを用いる請求項６記載の配線膜の形成方法。
  11. 前記第一〜第三のスパッタリングターゲットを別々の真空槽内に配置し、
    前記別々の真空槽内で前記第一〜第三の金属膜を形成する請求項１０記載の配線膜の形成方法。
  12. 前記第一、第三のスパッタリングターゲットを同じ真空槽内に配置し、前記第一、第三の金属膜を前記同じ真空槽内で形成し、
    前記第二のスパッタリングターゲットを前記第一、第三のスパッタリングターゲットとは異なる真空槽内に配置し、前記第二の金属膜を前記異なる真空槽内で形成する請求項１０記載の配線膜の形成方法。
  13. 前記第一のスパッタリングターゲットとして、Ａｌが０．１原子％以上１０．０原子％以下含有されたものを用い、
    前記真空雰囲気のスパッタガス分圧に対する酸素ガス分圧の割合が、０．１％以上２０．０％以下になるように酸素ガスを導入して、前記第一のスパッタリングターゲットをスパッタリングする請求項１記載の配線膜の形成方法。
  14. 前記第一のスパッタリングターゲットとして、Ｍｇが０．１原子％以上１０．０原子％以下含有されたものを用い、
    前記真空雰囲気の前記スパッタガス分圧に対する酸素ガス分圧の割合が、０．１％以上２０．０％以下になるように酸素ガスを導入して、前記第一のスパッタリングターゲットをスパッタリングする請求項１記載の配線膜の形成方法。
  15. ゲート電極と、
    半導体からなるドレイン半導体層と、
    半導体からなるソース半導体層とを有し、
    前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、
    前記ドレイン半導体層表面と前記ソース半導体層の表面のいずれか一方又は両方には、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有された第一の金属膜が形成され、
    前記各第一の金属膜の表面には、銅を主成分とし、前記第一の金属膜よりも低抵抗な第二の金属膜がそれぞれ形成されたトランジスタ。
  16. 前記第一の金属膜には、酸素が０．１原子％以上含有された請求項１５記載のトランジスタ。
  17. 前記第二の金属膜の表面には、
    銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有された第三の金属膜が形成された請求項１５記載のトランジスタ。
  18. ゲート電極と、
    半導体からなるドレイン半導体層と、
    半導体からなるソース半導体層とを有し、
    前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、
    前記ゲート電極はガラス基板に接触するトランジスタであって、
    前記ゲート電極は、前記ガラス基板の表面に形成された第一の金属膜と、前記第一の金属膜の表面に形成された第二の金属膜とを有し、
    前記第一の金属膜は、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有され、
    前記第二の金属膜は、銅を主成分とし、前記第一の金属膜よりも低抵抗にされたトランジスタ。
  19. 前記第一の金属膜には、酸素が０．１原子％以上含有された請求項１８記載のトランジスタ。
  20. 前記第二の金属膜の表面には、
    銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有された第三の金属膜が形成された請求項１８記載のトランジスタ。
  21. トランジスタを有する電子装置であって、
    前記トランジスタは、ゲート電極と、
    半導体からなるドレイン半導体層と、
    半導体からなるソース半導体層とを有し、
    前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、
    前記ドレイン半導体層表面と前記ソース半導体層の表面のいずれか一方又は両方には、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有された第一の金属膜が形成され、
    前記各第一の金属膜の表面には、銅を主成分とし、前記第一の金属膜よりも低抵抗な第二の金属膜がそれぞれ形成された電子装置。
  22. 前記第一の金属膜には、酸素が０．１原子％以上含有された請求項２１記載の電子装置。
  23. トランジスタを有する電子装置であって、
    前記トランジスタは、ゲート電極と、
    半導体からなるドレイン半導体層と、
    半導体からなるソース半導体層とを有し、
    前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、
    前記ゲート電極はガラス基板に接触し、
    前記ゲート電極は、前記ガラス基板の表面に形成された第一の金属膜と、前記第一の金属膜の表面に形成された第二の金属膜とを有し、
    前記第一の金属膜は、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有され、
    前記第二の金属膜は、銅を主成分とし、前記第一の金属膜よりも低抵抗にされた電子装置。
  24. 前記第一の金属膜には、酸素が０．１原子％以上含有された請求項２３記載の電子装置。
  25. ガラス基板と、前記ガラス基板上に配置された透明な画素電極と、前記画素電極上に配置された液晶と、前記液晶上に配置された透明な共通電極と、前記ガラス基板に密着された蓄積電極を有し、
    前記画素電極と前記蓄積電極との間に形成される液晶容量に、前記蓄積電極を片側の電極とする蓄積容量が接続され、
    前記液晶容量の充放電で前記液晶の配向が制御される電子装置であって、
    前記蓄積電極は、前記ガラス基板の表面に形成された第一の金属膜と、前記第一の金属膜の表面に形成された第二の金属膜とを有し、
    前記第一の金属膜は、銅を主成分とし、Ｍｇと、Ａｌと、Ｓｉと、Ｂｅと、Ｃａと、Ｓｒと、Ｂａと、Ｒａと、Ｓｃと、Ｙと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｐｍと、Ｓｍと、Ｅｕと、Ｇｄと、Ｔｂと、Ｄｙとからなる添加元素群より選択される少なくとも１種類の添加元素と、酸素とが含有され、
    前記第二の金属膜は、銅を主成分とし、前記第一の金属膜よりも低抵抗にされた電子装置。
  26. 前記第一の金属膜には、酸素が０．１原子％以上含有された請求項２５記載の電子装置。
JP2008552119A 2006-12-28 2007-12-26 配線膜の形成方法 Active JP5017282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008552119A JP5017282B2 (ja) 2006-12-28 2007-12-26 配線膜の形成方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006354860 2006-12-28
JP2006354859 2006-12-28
JP2006354859 2006-12-28
JP2006354860 2006-12-28
JP2008552119A JP5017282B2 (ja) 2006-12-28 2007-12-26 配線膜の形成方法
PCT/JP2007/074931 WO2008081806A1 (ja) 2006-12-28 2007-12-26 配線膜の形成方法、トランジスタ、及び電子装置

Publications (2)

Publication Number Publication Date
JPWO2008081806A1 true JPWO2008081806A1 (ja) 2010-04-30
JP5017282B2 JP5017282B2 (ja) 2012-09-05

Family

ID=39588489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008552119A Active JP5017282B2 (ja) 2006-12-28 2007-12-26 配線膜の形成方法

Country Status (7)

Country Link
US (1) US8218122B2 (ja)
EP (1) EP2096666A4 (ja)
JP (1) JP5017282B2 (ja)
KR (2) KR101135418B1 (ja)
CN (1) CN101529566B (ja)
TW (1) TWI430396B (ja)
WO (1) WO2008081806A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5234483B2 (ja) * 2007-06-12 2013-07-10 三菱マテリアル株式会社 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット
JP5315641B2 (ja) * 2007-08-07 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP5315701B2 (ja) * 2008-01-18 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP5377914B2 (ja) * 2008-02-19 2013-12-25 三菱マテリアル株式会社 薄膜トランジスター
JP2010040535A (ja) * 2008-07-31 2010-02-18 Mitsubishi Materials Corp 薄膜トランジスター
JP2010040536A (ja) * 2008-07-31 2010-02-18 Mitsubishi Materials Corp 薄膜トランジスター
JP4727702B2 (ja) * 2008-09-11 2011-07-20 株式会社 日立ディスプレイズ 液晶表示装置、及びその製造方法
JP5269533B2 (ja) * 2008-09-26 2013-08-21 三菱マテリアル株式会社 薄膜トランジスター
KR101184240B1 (ko) 2008-10-24 2012-09-21 가부시키가이샤 알박 박막 트랜지스터의 제조 방법, 박막 트랜지스터
JP5360959B2 (ja) 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
TW202115917A (zh) 2008-11-07 2021-04-16 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TW201042059A (en) * 2009-01-16 2010-12-01 Kobe Steel Ltd Cu alloy film, and display device
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP2010165955A (ja) * 2009-01-16 2010-07-29 Kobe Steel Ltd Ｃｕ合金膜および表示デバイス
JP5354781B2 (ja) * 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
WO2010143609A1 (ja) * 2009-06-12 2010-12-16 株式会社アルバック 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
JP5548396B2 (ja) 2009-06-12 2014-07-16 三菱マテリアル株式会社 薄膜トランジスタ用配線層構造及びその製造方法
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
KR101175085B1 (ko) * 2009-08-26 2012-08-21 가부시키가이샤 알박 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
JP5463801B2 (ja) * 2009-08-28 2014-04-09 三菱マテリアル株式会社 半導体装置及びその製造方法
WO2011024704A1 (ja) 2009-08-28 2011-03-03 株式会社アルバック 配線層、半導体装置、液晶表示装置
CN102576736B (zh) * 2009-10-09 2015-05-13 株式会社半导体能源研究所 半导体器件及其制造方法
JP4913267B2 (ja) * 2009-10-27 2012-04-11 株式会社アルバック 配線層、半導体装置、半導体装置を有する液晶表示装置
EP2547987A4 (en) 2010-03-14 2014-05-14 Titan Logix Corp SYSTEM AND METHOD FOR MEASURING AND DOSING A DEFROSTING LIQUID FROM A TANK WITH A REFRACTOMETER MODULE
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP6108210B2 (ja) * 2012-01-31 2017-04-05 日立金属株式会社 電子部品用積層配線膜
CN104064454A (zh) * 2014-06-11 2014-09-24 京东方科技集团股份有限公司 薄膜及阵列基板的制备方法、阵列基板
CN106910780B (zh) * 2017-05-08 2020-12-11 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
JP2002091338A (ja) * 2000-09-12 2002-03-27 Toshiba Corp アレイ基板およびその製造方法ならびに液晶表示素子
JP2006148040A (ja) * 2004-11-17 2006-06-08 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354911A (en) * 1981-08-07 1982-10-19 Western Electric Company Inc. Method of selectively depositing a metal on a surface by means of sputtering
KR100186540B1 (ko) 1996-04-25 1999-03-20 구자홍 피디피의 전극 및 그 형성방법
US5944037A (en) * 1996-10-16 1999-08-31 Samsung Electronics Co., Ltd. Water spray apparatus for tableware washing machine
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
JP4247772B2 (ja) * 1998-12-14 2009-04-02 エルジー ディスプレイ カンパニー リミテッド 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置
JP2005158887A (ja) 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
JP2002091338A (ja) * 2000-09-12 2002-03-27 Toshiba Corp アレイ基板およびその製造方法ならびに液晶表示素子
JP2006148040A (ja) * 2004-11-17 2006-06-08 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Also Published As

Publication number Publication date
CN101529566B (zh) 2011-11-16
KR20090075833A (ko) 2009-07-09
KR20110074591A (ko) 2011-06-30
KR101135418B1 (ko) 2012-04-17
CN101529566A (zh) 2009-09-09
US8218122B2 (en) 2012-07-10
KR101073421B1 (ko) 2011-10-17
EP2096666A1 (en) 2009-09-02
US20090303406A1 (en) 2009-12-10
TW200839946A (en) 2008-10-01
JP5017282B2 (ja) 2012-09-05
EP2096666A4 (en) 2015-11-18
WO2008081806A1 (ja) 2008-07-10
TWI430396B (zh) 2014-03-11

Similar Documents

Publication Publication Date Title
JP5017282B2 (ja) 配線膜の形成方法
KR101132582B1 (ko) 배선막의 형성 방법
US8119462B2 (en) Method for forming conductive film, thin-film transistor, panel with thin-film transistor, and method for manufacturing thin-film transistor
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
US20120119207A1 (en) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
WO2010013636A1 (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP2010212465A (ja) バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
JP5615442B2 (ja) 薄膜電極および薄膜スタックを堆積させる方法
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2012222166A (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2009088049A (ja) 液晶表示装置
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
US20210230718A1 (en) Cu ALLOY TARGET
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置
CN112055888A (zh) Cu合金靶材、配线膜、半导体装置、液晶显示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5017282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250