KR20110074591A - 배선막의 형성 방법, 트랜지스터, 및 전자 장치 - Google Patents

배선막의 형성 방법, 트랜지스터, 및 전자 장치 Download PDF

Info

Publication number
KR20110074591A
KR20110074591A KR1020117011099A KR20117011099A KR20110074591A KR 20110074591 A KR20110074591 A KR 20110074591A KR 1020117011099 A KR1020117011099 A KR 1020117011099A KR 20117011099 A KR20117011099 A KR 20117011099A KR 20110074591 A KR20110074591 A KR 20110074591A
Authority
KR
South Korea
Prior art keywords
metal film
film
oxygen
semiconductor layer
copper
Prior art date
Application number
KR1020117011099A
Other languages
English (en)
Other versions
KR101073421B1 (ko
Inventor
사토루 다카사와
마사키 다케이
히로히사 다카하시
히로아키 가타기리
사다유키 우키시마
노리아키 다니
사토루 이시바시
다다시 마스다
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20110074591A publication Critical patent/KR20110074591A/ko
Application granted granted Critical
Publication of KR101073421B1 publication Critical patent/KR101073421B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

밀착성과 배리어성이 우수하고, 저항값이 낮은 배선막을 형성한다. 성막 대상물 (21) 이 배치된 진공조 (2) 에 산소 가스를 도입하고, 산소를 함유하는 진공 분위기 중에서, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소가 함유된 스퍼터링 타겟 (11) 을 스퍼터링하여, 성막 대상물 (21) 의 표면에 제 1 금속막 (23) 을 성막한 후, 산소 가스의 도입을 정지한 상태에서 스퍼터링 타겟 (11) 을 스퍼터링하여, 제 1 금속막 (23) 의 표면에 제 2 금속막 (24) 을 형성한 후, 제 1, 제 2 금속막 (23, 24) 을 에칭하여 배선막을 형성한다.

Description

배선막의 형성 방법, 트랜지스터, 및 전자 장치{METHOD FOR FORMING WIRING FILM, TRANSISTOR, AND ELECTRONIC DEVICE}
본 발명은 배선막의 분야에 관한 것으로, 특히 트랜지스터용 배선막과 그 배선막을 성막하는 성막 방법에 관한 것이다.
종래, 전자 부품용 금속 배선막에는 Al 이나 Cu 등의 저저항 재료가 사용되고 있다. 예를 들어, TFT (Thin film transistor) 액정 디스플레이에서는, 패널의 대형화와 함께, 배선 전극의 저저항화의 요구가 커지고 있고, 저저항 배선으로서 Al 이나 Cu 를 사용할 필요성이 높아지고 있다.
Al 을 주성분으로 하는 Al 배선은, SiO2 나 ITO (인듐 주석 산화물) 등의 산화물과 접촉하면 산화물의 산소에 의해 힐록 (hillock) 이 발생하는 경우가 있고, 또 Al 배선을 TFT 의 소스, 드레인 전극으로서 사용한 경우의 하지 Si 층에 대한 확산의 문제, ITO 로 이루어지는 투명 전극과의 콘택트 저항의 열화 등의 문제가 있다.
한편, Cu 배선에 관해서는, Cu 는 Al 보다 저저항인 재료이다. Al 은 ITO 투명 전극과의 콘택트 저항의 열화가 문제가 되지만, 산화 구리는 산화 알루미늄보다 절연성이 낮기 때문에, 콘택트 저항도 양호하다.
*따라서, Cu 를 저저항 배선막으로서 사용할 필요성이 높아지고 있다. 그러나, Cu 는 다른 배선 재료와 비교하여, 유리나 Si 등의 하지 재료와의 밀착성이 나쁘다는 문제나, 소스 드레인 전극으로서 사용한 경우, Si 층에 Cu 가 확산된다는 문제가 있기 때문에, Cu 배선과 다른 층의 계면에 밀착성의 향상이나 확산 방지를 위한 배리어층이 필요하다.
또한, 반도체에서 사용되고 있는 Cu 도금의 하지 Cu 시드층에 관해서도, 상기와 동일하게 확산의 문제에서 TiN 이나 TaN 등의 확산 방지의 배리어층이 필요해지고 있다.
Cu 를 주성분으로 한 전자 부품용 금속 배선막의 관련 특허로는, Cu 에 Mo 등의 원소를 첨가하는 것을 특징으로 하는 기술 (일본공개특허공보 제2005-158887호) 이나, 순수한 Cu 의 스퍼터링에 의한 성막 프로세스 중에 질소나 산소를 도입하는 것을 특징으로 하는 기술 (일본공개특허공보 평10-12151호) 이 알려져 있는데, 모두 밀착성이나 저저항화 및 힐록에 대한 내성에 문제가 있다.
특허문헌 1: 일본공개특허공보 제2005-158887호
특허문헌 2: 일본공개특허공보 평10-12151호
본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로서, 그 목적은 유리 기판이나 실리콘층에 대한 밀착성이 높고, 또한 저저항인 배선막을 제공하는 것이다.
본 발명자들은, Cu 를 주성분으로 하는 타겟에, Mg 와 Al 과 Si 와 Ⅱa 족 원소 (Be 와 Ca 와 Sr 과 Ba 와 Ra) 와, Ⅲb 족 원소 (희토류 Sc, Y 와 란타노이드계 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy) 로 이루어지는 군에서 선택되는 1 종류 이상의 첨가 원소를 함유시키고, 추가로 스퍼터링 시에 산소 가스를 도입하여 성막된 금속막 (합금막) 은 실리콘이나 유리에 대한 밀착성이 높을 뿐만 아니라, 실리콘에 대한 금속 확산을 방지하는 배리어성도 우수하다는 것을 알아냈다.
도 7(a), 도 7(b) 는, Cu 를 주성분으로 하며 상기 첨가 원소가 함유된 타겟을 스퍼터링하여, 기판 (15) 표면에 금속막 (14, 19) 을 성막한 상태를 나타내고 있고, 도 7(a) 의 부호 19 는 스퍼터링 시에 산소를 도입하지 않고 성막된 무산소 금속막을, 도 7(b) 의 부호 14 는 스퍼터링 시에 산소를 도입하여 성막된 산소 함유 금속막을 나타내고 있다.
무산소 금속막 (19) 의 내부에서는, 구리 결정 (17) 의 내부에, 첨가 원소를 함유하는 첨가 원소 입자 (16) 가 분산된 상태로 되고, 무산소 금속막 (19) 의 표면 및 이면에는 구리 결정 (17) 이 노출되므로, 기판 (15) 이 직접 구리 결정 (17) 과 접촉하게 된다. 그 때문에, 무산소 금속막 (19) 과 기판 (15) 의 밀착성은 낮고, 기판 (15) 이 실리콘 기판인 경우에는 구리의 확산이 발생한다.
Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 는 Cu 보다 원자 반경이 작고, 산소 첨가에 의해 석출되기 쉬운 성질을 갖고 있으므로, 산소 함유 금속막 (14) 에서는, 성막 시에 구리 결정 (17) 외에 상기 첨가 원소 및 첨가 원소의 산화물이 석출되어, 구리 결정 (17) 의 계면에 첨가 원소 및 첨가 원소의 산화물을 함유하는 산화막 (18) 이 형성된다. 기판 (15) 은 산화막 (18) 과 접촉하고, 순동 (純銅) 의 결정인 구리 결정 (17) 에 직접 접촉하지 않기 때문에, 산소 함유 금속막 (14) 은 무산소 금속막 (19) 에 비해 기판 (15) 에 대한 밀착성이 높고, 기판 (15) 에 구리가 확산되지 않는다.
이와 같이, 산소와 상기 첨가 원소의 양방을 함유하는 산소 함유 금속막 (14) 은 밀착성과 배리어성이 우수하지만, 무산소 금속막 (19) 에 비해 전기 저항이 높고, 그 때문에 배선막으로서의 전기적 특성이 떨어진다.
본 발명자들은 산소와 첨가 원소의 양방을 함유하는 금속막을 기판 (15) 표면에 형성한 후, 그 금속막의 표면에, 보다 전기 저항이 낮은 금속막을 적층하여 배선막을 성막함으로써, 밀착성과 배리어성이 우수하고, 또한 전기적 특성이 우수한 배선막이 얻어진다는 것을 알아내어, 본 발명을 완성하기에 이르렀다.
이러한 지견에 기초하여 이루어진 본 발명은, 성막 대상물의 실리콘 또는 이산화 규소가 노출되는 표면에 배선막을 형성하는 배선막의 형성 방법으로서, 상기 성막 대상물이 놓여진 진공 분위기에 산소 가스와 스퍼터 가스를 도입하고, 산소를 함유하는 진공 분위기 중에서, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소가 함유된 제 1 스퍼터링 타겟을 스퍼터링하여, 상기 성막 대상물의 표면에 제 1 금속막을 성막한 후, 상기 성막 대상물이 놓여진 진공 분위기로의 산소 가스의 도입을 정지한 상태에서, 구리를 주성분으로 하는 제 2 스퍼터링 타겟을 스퍼터링하여, 상기 제 1 금속막의 표면 상에 제 2 금속막을 형성하고, 상기 제 1, 제 2 금속막을 에칭하여 상기 배선막을 형성하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 1, 제 2 스퍼터링 타겟으로서 동일한 타겟을 사용하고, 상기 제 1 금속막의 성막과 상기 제 2 금속막의 성막은 동일한 진공조 내부에서 실시하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 2 스퍼터링 타겟으로서, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소가 함유된 타겟을 사용하고, 상기 제 1, 제 2 스퍼터링 타겟을 각각의 진공조 내부에 배치하고, 상기 각각의 진공조 내부에서 상기 제 1, 제 2 금속막의 성막을 실시하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 2 스퍼터링 타겟으로서 순동 타겟을 사용하고, 상기 제 1, 제 2 스퍼터링 타겟을 동일한 진공조 내부에 배치하고, 상기 제 1 금속막의 성막과 상기 제 2 금속막의 성막은 상기 진공조 내부에서 실시하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 2 스퍼터링 타겟으로서 순동 타겟을 사용하고, 상기 제 1, 제 2 스퍼터링 타겟을 각각의 진공조 내부에 배치하고, 상기 각각의 진공조 내부에서 상기 제 1, 제 2 금속막의 성막을 실시하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 2 금속막을 형성한 후, 상기 성막 대상물이 놓여진 진공 분위기에 산소 가스와 스퍼터 가스를 도입하고, 산소를 함유하는 진공 분위기 중에서, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소가 함유된 제 ３ 스퍼터링 타겟을 스퍼터링하여, 상기 제 2 금속막의 표면에 제 ３ 금속막을 형성한 후, 상기 제 1 ∼ 제 ３ 금속막을 에칭하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 2 스퍼터링 타겟으로서, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소가 함유된 타겟을 사용하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 1 ∼ 제 ３ 스퍼터링 타겟을 각각의 진공조 내에 배치하여, 상기 각각의 진공조 내에서 상기 제 1 ∼ 제 ３ 금속막을 형성하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 1, 제 ３ 스퍼터링 타겟을 동일한 진공조 내에 배치하여, 상기 제 1, 제 ３ 금속막을 상기 동일한 진공조 내에서 형성하고, 상기 제 2 스퍼터링 타겟을 상기 제 1, 제 ３ 스퍼터링 타겟과는 상이한 진공조 내에 배치하여, 상기 제 2 금속막을 상기 상이한 진공조 내에서 형성하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 2 스퍼터링 타겟으로서 순동 타겟을 사용하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 1 ∼ 제 ３ 스퍼터링 타겟을 각각의 진공조 내에 배치하여, 상기 각각의 진공조 내에서 상기 제 1 ∼ 제 ３ 금속막을 형성하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 1, 제 ３ 스퍼터링 타겟을 동일한 진공조 내에 배치하여, 상기 제 1, 제 ３ 금속막을 상기 동일한 진공조 내에서 형성하고, 상기 제 2 스퍼터링 타겟을 상기 제 1, 제 ３ 스퍼터링 타겟과는 상이한 진공조 내에 배치하여, 상기 제 2 금속막을 상기 상이한 진공조 내에서 형성하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 1 스퍼터링 타겟으로서, Al 이 0.1 원자% 이상 10.0 원자% 이하 함유된 것을 사용하고, 상기 진공 분위기의 스퍼터 가스 분압에 대한 산소 가스 분압의 비율이 0.1% 이상 20.0% 이하가 되도록 산소 가스를 도입하여, 상기 제 1 스퍼터링 타겟을 스퍼터링하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 1 스퍼터링 타겟으로서, Mg 가 0.1 원자% 이상 10.0 원자% 이하 함유된 것을 사용하고, 상기 진공 분위기의 상기 스퍼터 가스 분압에 대한 산소 가스 분압의 비율이 0.1% 이상 20.0% 이하가 되도록 산소 가스를 도입하여, 상기 제 1 스퍼터링 타겟을 스퍼터링하는 배선막의 형성 방법이다.
본 발명은 트랜지스터로서, 게이트 전극과, 반도체로 이루어지는 드레인 반도체층과, 반도체로 이루어지는 소스 반도체층을 갖고, 상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고, 상기 드레인 반도체층의 표면과 상기 소스 반도체층의 표면 중 어느 일방 또는 양방에는, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소와 산소가 함유된 제 1 금속막이 형성되고, 상기 각 제 1 금속막의 표면에는, 구리를 주성분으로 하며, 상기 제 1 금속막보다 저저항인 제 2 금속막이 각각 형성된 트랜지스터이다.
본 발명은 트랜지스터로서, 상기 제 1 금속막에는, 산소가 0.1 원자% 이상 함유된 트랜지스터이다.
본 발명은 트랜지스터로서, 상기 제 2 금속막의 표면에는, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소와 산소가 함유된 제 ３ 금속막이 형성된 트랜지스터이다.
본 발명은, 게이트 전극과, 반도체로 이루어지는 드레인 반도체층과, 반도체로 이루어지는 소스 반도체층을 갖고, 상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고, 상기 게이트 전극은 유리 기판에 접촉되는 트랜지스터로서, 상기 게이트 전극은, 상기 유리 기판의 표면에 형성된 제 1 금속막과, 상기 제 1 금속막의 표면에 형성된 제 2 금속막을 갖고, 상기 제 1 금속막은, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소와 산소가 함유되고, 상기 제 2 금속막은, 구리를 주성분으로 하며, 상기 제 1 금속막보다 저저항으로 된 트랜지스터이다.
본 발명은 트랜지스터로서, 상기 제 1 금속막에는, 산소가 0.1 원자% 이상 함유된 트랜지스터이다.
본 발명은 트랜지스터로서, 상기 제 2 금속막의 표면에는, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소와 산소가 함유된 제 ３ 금속막이 형성된 트랜지스터이다.
본 발명은 트랜지스터를 갖는 전자 장치로서, 상기 트랜지스터는, 게이트 전극과, 반도체로 이루어지는 드레인 반도체층과, 반도체로 이루어지는 소스 반도체층을 갖고, 상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고, 상기 드레인 반도체층의 표면과 상기 소스 반도체층의 표면 중 어느 일방 또는 양방에는, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소와 산소가 함유된 제 1 금속막이 형성되고, 상기 각 제 1 금속막의 표면에는, 구리를 주성분으로 하며, 상기 제 1 금속막보다 저저항인 제 2 금속막이 각각 형성된 전자 장치이다.
본 발명은 전자 장치로서, 상기 제 1 금속막에는, 산소가 0.1 원자% 이상 함유된 전자 장치이다.
본 발명은 트랜지스터를 갖는 전자 장치로서, 상기 트랜지스터는, 게이트 전극과, 반도체로 이루어지는 드레인 반도체층과, 반도체로 이루어지는 소스 반도체층을 갖고, 상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고, 상기 게이트 전극은 유리 기판에 접촉되고, 상기 게이트 전극은, 상기 유리 기판의 표면에 형성된 제 1 금속막과, 상기 제 1 금속막의 표면에 형성된 제 2 금속막을 갖고, 상기 제 1 금속막은, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소와 산소가 함유되고, 상기 제 2 금속막은, 구리를 주성분으로 하며, 상기 제 1 금속막보다 저저항으로 된 전자 장치이다.
본 발명은 전자 장치로서, 상기 제 1 금속막에는, 산소가 0.1 원자% 이상 함유된 전자 장치이다.
본 발명은, 유리 기판과, 상기 유리 기판 상에 배치된 투명한 화소 전극과, 상기 화소 전극 상에 배치된 액정과, 상기 액정 상에 배치된 투명한 공통 전극과, 상기 유리 기판에 밀착된 축적 전극을 갖고, 상기 화소 전극과 상기 축적 전극 사이에 형성되는 액정 용량에, 상기 축적 전극을 편측의 전극으로 하는 축적 용량이 접속되고, 상기 액정 용량의 충방전으로 상기 액정의 배향이 제어되는 전자 장치로서, 상기 축적 전극은, 상기 유리 기판의 표면에 형성된 제 1 금속막과, 상기 제 1 금속막의 표면에 형성된 제 2 금속막을 갖고, 상기 제 1 금속막은, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소와 산소가 함유되고, 상기 제 2 금속막은, 구리를 주성분으로 하며, 상기 제 1 금속막보다 저저항으로 된 전자 장치이다.
본 발명은 전자 장치로서, 상기 제 1 금속막에는, 산소가 0.1 원자% 이상 함유된 전자 장치이다.
또한, 본 발명에서 주성분이란, 주성분으로 하는 원소를 50 원자% 이상 함유하는 것이다. 따라서, 「구리를 주성분으로 한다」라는 의미는 「구리 원자를 50 원자% 이상 함유한다」라는 것이다.
본 발명에 사용하는 타겟으로는, Cu 와, 상기 서술한 첨가 원소 이외의 원소 (예를 들어, Mn) 가 불순물로서 혼입되는 경우도 있는데, 불순물 원소의 함유량은 0.1 원자% 미만, 통상적으로는 10-4 원자% 미만이다. 그러한 타겟을 사용하여 성막되는 본 발명의 배선막은, Cu 와 첨가 원소와 산소 이외의 불순물 원소의 함유량이 0.1 원자% 미만, 통상적으로는 10-4 원자% 미만이 된다.
또, 본 발명에서 순동이란, Cu 이외의 불순물 원소의 함유량이 0.1 원자% 미만, 통상적으로는 10-4 원자% 미만인 것을 가리킨다.
스퍼터링 타겟 중의 구리와 첨가 원소의 함유 비율과, 그 스퍼터링 타겟을 사용하여 성막된 금속막 중의 구리와 첨가 원소의 함유 비율은, 스퍼터 가스만 도입된 진공 분위기에서 성막한 경우나, 산소 가스와 스퍼터 가스의 양방이 도입된 진공 분위기에서 성막한 경우나 동일해지고, 또 산소 가스의 도입량을 변화시켜도 그 함유 비율은 변함없다.
따라서, 구리와 첨가 원소의 합계량에 대한 첨가 원소의 비율이 0.1 원자% 이상 10.0 원자% 이하인 스퍼터링 타겟을 스퍼터링하면, 구리와 첨가 원소의 합계량에 대한 첨가 원소의 비율이 0.1 원자% 이상 10.0 원자% 이하인 금속막이 얻어진다.
본 발명에 의해 성막된 배선막은 실리콘이나 유리에 대한 밀착성이 높고, 실리콘에 대한 구리 확산이 발생하지 않을 뿐만 아니라, 저저항이다. 배선막을 형성할 때의 패터닝은 동일한 에천트로 한 번에 패터닝할 수 있기 때문에, 제조 공정이 간이하다.
도 1 은 본 발명에 사용하는 스퍼터링 장치의 일례를 설명하기 위한 단면도.
도 2(a) ∼ 도 2(c) 는 본 발명의 배선막 형성 공정의 일례를 설명하기 위한 단면도.
도 3 은 본 발명의 액정 표시 장치의 일례를 설명하기 위한 단면도.
도 4 는 본 발명의 반도체 장치의 일례를 설명하기 위한 단면도.
도 5(a) 및 도 5(b) 는 본 발명의 배선막 형성 공정의 다른 예를 설명하기 위한 단면도.
도 6 은 산소 가스 분압의 비율과 비저항의 관계를 나타내는 그래프 (Al).
도 7(a) 는 Cu 를 주성분으로 하며 Mg 를 함유하는 금속막을 모식적으로 나타내는 단면도이고, 도 7(b) 는 Cu 를 주성분으로 하며 Mg 와 산소를 함유하는 금속막을 모식적으로 나타내는 단면도.
도 8 은 산소 가스 분압의 비율과 비저항의 관계를 나타내는 그래프 (Mg).
도 9 는 스퍼터링 장치의 제 2 예를 설명하기 위한 단면도.
도 10 은 스퍼터링 장치의 제 3 예를 설명하기 위한 단면도.
도 1 의 부호 1 은 본 발명에 사용하는 제 1 예의 스퍼터링 장치를 나타내고 있고, 진공조 (2) 를 갖고 있다.
진공조 (2) 내에는, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 첨가 원소가 1 종류 이상 함유된 스퍼터링 타겟 (11) 이 배치되어 있다.
진공조 (2) 에는, 진공 배기계 (9) 와 가스 도입계 (8) 가 접속되어 있고, 진공 배기계 (9) 에 의해 진공조 (2) 내를 진공 배기하고, 진공 분위기로 한 상태에서 성막 대상물 (21) 을 반입하여, 진공조 (2) 내에 배치된 기판 홀더 (7) 에 유지시킨다.
스퍼터링 타겟 (11) 은 진공조 (2) 외부에 배치된 전원 (5) 에 접속되어 있고, 가스 도입계 (8) 로부터 스퍼터링 가스와 산소 가스를 도입하면서, 스퍼터링 타겟 (11) 에 전원 (5) 으로부터의 전압을 인가하고, 스퍼터링 타겟 (11) 표면 근방에 플라즈마를 형성하고, 스퍼터링 타겟 (11) 을 스퍼터링하면, 스퍼터링 타겟 (11) 을 구성하는 물질의 입자가 방출되고, 성막 대상물 (21) 표면에 도달하여, 구리를 주성분으로 하며, 산소 및 상기 첨가 원소를 함유하는 제 1 금속막 (23) 이 형성된다 (도 2(a)).
제 1 금속막 (23) 이 소정 막두께로 형성된 시점에서, 스퍼터 가스의 도입과, 진공 배기를 계속하면서 산소 가스의 도입을 정지한다. 진공조 (2) 내부의 산소 가스 분압을 제 1 금속막 (23) 을 성막할 때보다 낮춘 상태에서, 동일한 진공조 (2) 내에서 동일한 스퍼터링 타겟 (11) 을 스퍼터하면, 제 1 금속막 (23) 의 표면에, 구리를 주성분으로 하고, 제 1 금속막 (23) 에 함유된 것과 동일한 종류의 첨가 원소를 함유하며, 산소 함유량이 제 1 금속막 (23) 보다 적은 제 2 금속막 (24) 이 형성된다.
제 2 금속막 (24) 의 성막은, 진공조 (2) 내의 산소 가스 분압이 제로가 되도록 진공 배기한 후 실시하는 것이 보다 바람직하고, 이 경우 산소를 함유하지 않는 제 2 금속막 (24) 이 형성된다.
제 2 금속막 (24) 을 소정 막두께로 형성한 후, 진공조 (2) 의 외부로 반출하고, 제 1, 제 2 금속막 (23, 24) 을 동일한 형상으로 에칭하여, 본 발명의 제 1 예의 배선막을 형성한다.
도 2(c) 는 상기 제 1 예의 배선막 (25) 의 단면도이며, 이 배선막 (25) 은 2 층 구조로 되어 있다.
본 발명에서는, 제 1 금속막 (23) 과 제 2 금속막 (24) 은 양방 모두 구리를 주성분으로 하고 있고, 배선막 (25) 을 형성할 때, 제 1, 제 2 금속막 (23, 24) 의 적층막의 표면에 패터닝된 레지스트층을 배치하고, 동일한 조성의 에칭액 (또는 에칭 가스) 을 사용하여 적층막을 에칭하면, 제 1, 제 2 금속막 (23, 24) 이 동일한 형상으로 패터닝된다.
성막 대상물 (21) 이 액정 표시 장치의 패널인 경우, 성막 대상물 (21) 의 표면의 일부 또는 전부에는, 유리 기판의 표면, 또는 실리콘 등의 반도체층 표면이 노출되어 있다. 성막 대상물 (21) 이 집적 회로나 유기 EL 소자 등에 형성된 반도체 장치인 경우, 성막 대상물 (21) 의 표면의 일부 또는 전부에, 실리콘 등의 반도체 기판 또는 반도체층 표면이 노출되어 있다. 즉, 성막 대상물 (21) 의 표면에는, 유리와 실리콘 중 어느 일방 또는 양방이 노출되어 있다.
제 1 금속막 (23) 은 상기 서술한 첨가 원소와 산소를 함유하고 있어, 유리 기판 또는 실리콘과의 밀착성이 높아져 있고, 제 1 금속막 (23) 과 제 2 금속막 (24) 은 동일한 구리를 주성분으로 하는 금속막이기 때문에 밀착성이 서로 높아지고 있다. 따라서, 본 발명에 의해 성막된 배선막 (25) 은 성막 대상물 (21) 에 대한 밀착성이 높다.
도 3 의 부호 3 은 본 발명의 배선막을 갖는 전자 장치 (액정 표시 장치) 이고, TFT 기판 (30) 과 컬러 필터 기판 (50) 을 갖고 있다.
이 액정 표시 장치 (3) 는 능동형이고, TFT 기판 (30) 은 유리 기판 (31) 을 갖고 있으며, 유리 기판 (31) 상에는, TFT (박막 트랜지스터) (40) 와, 표시 화소 (35) 와, 축적 콘덴서 (39) 가 배치되어 있다.
TFT (40) 는, 게이트 전극 (41) 과, 드레인 전극 (42) 과, 소스 전극 (43) 을 갖고 있고, 축적 콘덴서 (39) 는 축적 전극 (38) 을 갖고 있으며, 표시 화소 (35) 는 화소 전극 (36) 을 갖고 있다.
게이트 전극 (41), 드레인 전극 (42), 소스 전극 (43), 축적 전극 (38) 이 상기 배선막 (25) 에 의해 구성되어 있다.
또, TFT (40) 는, 게이트 절연막 (44) 과, 채널 반도체층 (46) 과, 드레인 반도체층 (47) 과, 소스 반도체층 (48) 을 갖고 있다.
채널 반도체층 (46) 의 편면에는, 드레인 반도체층 (47) 과 소스 반도체층 (48) 이 채널 반도체층 (46) 과 접촉하여 배치되어 있다. 드레인 반도체층 (47) 과 소스 반도체층 (48) 끼리는 서로 이간되어 있다.
드레인 반도체층 (47) 과 소스 반도체층 (48) 사이의 위치의, 채널 반도체층 (46) 의 반대측 면에는, 게이트 절연막 (44) 과 게이트 전극 (41) 이 배치되어 있다. 게이트 전극 (41) 과 채널 반도체층 (46) 사이에는, 게이트 절연막 (44) 이 위치하고 있다.
소스 반도체층 (48) 과 드레인 반도체층 (47) 의 표면에는, 드레인 전극 (42) 과 소스 전극 (43) 이 각각 접촉하여 배치되어 있다.
게이트 전극 (41) 과 드레인 전극 (42) 과 소스 전극 (43) 은, TFT (40) 의 외부로 도출되어, 외부 전원으로부터의 전압을 인가할 수 있게 되어 있다.
채널 반도체층 (46) 과 드레인 및 소스 반도체층 (47, 48) 은 아모르퍼스 실리콘이나 폴리실리콘 등으로 구성되어 있다.
p 형과 n 형의 도전형 중, 드레인 반도체층 (47) 과 소스 반도체층 (48) 은 동일한 도전형이고, 채널 반도체층 (46) 은 드레인 반도체층 (47) 및 소스 반도체층 (48) 과 동일한 도전형이거나, 반대의 도전형이다.
먼저, 채널 반도체층 (46) 이 드레인 및 소스 반도체층 (47, 48) 과 동일한 도전형인 경우에 대해 설명한다.
채널 반도체층 (46) 은, 불순물 농도가 드레인 및 소스 반도체층 (47, 48) 에 비해 높고, 저저항으로 되어 있다.
드레인 전극 (42) 과 소스 전극 (43) 사이에 동작 전압을 인가한 상태에서, 드레인 및 소스 반도체층 (47, 48) 과 동극성의 전하가 채널 반도체층 (46) 표면에 유기되도록 전압을 게이트 전극 (41) 에 인가하면, 채널 반도체층 (46) 의 게이트 전극 (41) 위의 부분에 저저항의 축적층이 형성되고, 그 축적층에 의해 드레인 반도체층 (47) 과 소스 반도체층 (48) 이 접속되어, TFT 가 도통된다. 게이트 전압이 인가되지 않는 동안은 축적층은 형성되지 않고, TFT (40) 는 차단되어 있다.
다음으로, 채널 반도체층 (46) 이 드레인 및 소스 반도체층 (47, 48) 과 상이한 도전형인 경우에 대해 설명하면, 드레인 전극 (42) 과 소스 전극 (43) 사이에 동작 전압을 인가한 상태에서, 채널 반도체층 (46) 표면에 당해 채널 반도체층 (46) 과는 반대 극성의 전하가 유기되는 전압을 게이트 전극 (41) 에 인가하면, 채널 반도체층 (46) 의 게이트 전극 (41) 위의 부분에 드레인 및 소스 반도체층 (47, 48) 과 동일한 도전형의 반전층이 형성되고, 그 반전층에 의해 드레인 반도체층 (47) 과 소스 반도체층 (48) 이 접속되어, TFT 가 도통된다. 게이트 전압이 인가되지 않는 동안은 반전층은 형성되지 않고, TFT (40) 는 차단되어 있다.
소스 전극 (43) 의 일부 표면에는, 표시 화소 (35) 로부터 연장된 화소 전극 (36) 이 접촉되고, 소스 전극 (43) 은 화소 전극 (36) 에 전기적으로 접속되어 있다.
화소 전극 (36) 은, 축적 콘덴서 (39) 가 위치하는 부분까지 연장되어 있고, 유리 기판 (31) 상에 배치된 축적 전극 (38) 과, 절연막 (게이트 절연막 (44)) 을 사이에 두고 대향하여 배치되고, 대향된 부분에 의해 콘덴서 (39) 가 형성되어 있다.
따라서, 축적 용량을 갖는 콘덴서 (39) 의 편측 전극이 축적 전극 (38) 이고, 다른 편측 전극이 화소 전극 (36) 이지만, 다른 편측 전극은 화소 전극 (36) 에 한정되지 않고, 다른 전극 (예를 들어, 공통 전극 (55)) 이어도 된다.
TFT 기판 (30) 과 컬러 필터 기판 (50) 은 일정 거리만큼 이간되어 배치되어 있고, 그 사이에 액정 (4) 이 봉입되어 있다.
컬러 필터 기판 (50) 은, TFT (40) 와 대향하는 위치에 블랙 매트릭스 (52) 가 배치되고, 표시 화소 (35) 와 대향하는 위치에 컬러 필터 (53) 가 배치되어 있다.
컬러 필터 기판 (50) 의, 적어도 표시 화소 (35) 와 대향하는 부분에는, 공통 전극 (55) 이 배치되어 있다. 화소 전극 (36) 과 공통 전극 (55) 은 ITO 등의 투명한 금속막으로 구성되어 있다.
TFT 기판 (30) 과 컬러 필터 기판 (50) 은 각각 편광판 (49, 59) 을 갖고 있다. TFT (40) 의 도통과 차단에 의해, 화소 전극 (36) 과 공통 전극 (55) 사이에 전압이 인가되면, 표시 화소 (35) 상의 액정 (4) 의 배향이 변화되고, 액정 (4) 을 통과하는 광의 편향 방향이 변경되어, 표시 화소 (35) 에 조사되는 광의 액정 표시 장치 (3) 외부로의 투과와 차단이 제어된다.
*축적 용량은 화소 전극 (36) 과 공통 전극 (55) 사이에 형성되는 액정 용량 에 대해 병렬로 접속되어 있고, TFT (40) 가 도통되어, 화소 전극 (36) 과 공통 전극 (55) 사이의 액정 용량이 TFT (40) 를 통하여 전원 전압으로 충전될 때, 축적 용량도 전원 전압으로 충전된다.
TFT (40) 가 차단으로 바뀌어, 화소 전극 (36) 이 전원 전압으로부터 차단되어도, 축적 용량에 축적된 전하에 의해, 화소 전극 (36) 에 TFT (40) 의 도통 시와 동일한 전압이 인가되어, 표시 화소 (35) 상의 액정 (4) 의 편향 상태가 유지된다. 이 액정 용량이 방전될 때에는 액정 (4) 의 편향 상태가 변화된다.
축적 전극 (38) 과 게이트 전극 (41) 은 유리 기판 (31) 과 접촉되어 있고, 드레인 전극 (42) 과 소스 전극 (43) 은 반도체층 (드레인 반도체층 (47), 소스 반도체층 (48)) 과 접촉되어 있다.
축적 전극 (38) 과, 게이트 전극 (41) 과, 드레인 전극 (42) 과, 소스 전극 (43) 은 본 발명의 배선막 (25) 으로 구성되어 있고, 제 1 금속막 (23) 이 유리 기판 (31) 또는 반도체층 (47, 48) 과 접촉되어 있다. 따라서, 축적 전극 (38) 및 게이트 전극 (41) 과 유리 기판 (31) 사이의 밀착성이 높고, 드레인 전극 (42) 및 소스 전극 (43) 과 반도체층 (47, 48) 사이의 밀착성도 높다.
또, 제 1 금속막 (23) 상에 배치된 제 2 금속막 (24) 에는 산소는 함유되지 않고, 저저항이기 때문에, 각 전극막의 확장 방향 (막두께 방향과 직각의 방향) 의 저항은 저저항이다.
본 발명의 전자 장치는 액정 표시 장치에 한정되는 것은 아니다.
도 4 의 부호 6 은 본 발명의 전자 장치의 다른 예인 반도체 장치의 일부이며, 도 4 에서는 반도체 장치 (6) 의 트랜지스터 (60) 가 도시되어 있다.
이 트랜지스터 (60) 는, 유리 기판 상에 배치되지 않고, 반도체 기판 (실리콘 기판) (61) 을 갖는 것 외에는, 상기 도 3 에 나타낸 TFT (40) 와 동일한 부재를 갖고 있고, 동일한 부재에는 동일한 부호를 부여하여 설명을 생략한다.
이 트랜지스터 (60) 에서도, 소스 반도체층 (48) 과 드레인 반도체층 (47) 의 일부 표면은 노출되어 있고, 노출된 부분에 각각 소스 전극 (43) 의 제 1 금속막 (23) 과 드레인 전극 (42) 의 제 1 금속막 (23) 이 밀착되어 있다.
따라서, 드레인 전극 (42) 과 소스 전극 (43) 의 실리콘 기판 (61) 에 대한 밀착성은 높고, 제 1 금속막 (23) 에 의해 실리콘 기판 (61) 에 대한 구리 확산도 방지된다.
또한, 도 4 의 부호 64 는, 드레인 전극 (42) 및 소스 전극 (43) 을 게이트 전극 (41) 으로부터 절연하기 위한 절연막이고, 도 4 의 부호 74 는, 드레인 전극 (42) 및 소스 전극 (43) 을 실리콘 기판 (61) 의 소스 반도체층 (48) 과 드레인 반도체층 (47) 이외의 장소로부터 절연하기 위한 절연막이다.
상기는, 동일한 스퍼터링 타겟 (11) 에 의해, 제 1, 제 2 금속막 (23, 24) 을 형성하는 경우에 대해 설명했지만, 본 발명은 그것에 한정되는 것은 아니다.
도 9 의 부호 80 은 제 2 예의 스퍼터링 장치를 나타내고 있고, 제 2 예의 스퍼터링 장치 (80) 는, 제 1 진공조 (2a) 와, 제 1 진공조 (2a) 에 접속된 제 2 진공조 (2b) 와, 제 1 진공조 (2a) 내에 배치된 제 1 스퍼터링 타겟 (11a) 과, 제 2 진공조 (2b) 내에 배치된 제 2 스퍼터링 타겟 (11b) 을 갖고 있다.
진공 배기계 (9) 에 의해, 제 1, 제 2 진공조 (2a, 2b) 내부에 진공 분위기를 형성하고, 그 진공 분위기를 유지한 채로, 성막 대상물 (21) 을 제 1 진공조 (2a) 내부에 반입하여, 기판 홀더 (7a) 에 유지시킨다. 제 1 스퍼터링 타겟 (11a) 은, 제 1 예의 스퍼터링 장치 (1) 의 스퍼터링 타겟 (11) 과 동일하게, 구리를 주성분으로 하며, 첨가 원소를 함유하고 있다.
상기 서술한 바와 같이, 산소 가스를 함유하는 진공 분위기를 제 1 진공조 (2a) 내부에 형성하고, 제 1 스퍼터링 타겟 (11a) 을 스퍼터링하면, 제 1 금속막 (23) 이 형성된다. 제 1 금속막 (23) 이 형성된 성막 대상물 (21) 을 제 1 진공조 (2a) 로부터 제 2 진공조 (2b) 에 반입하여, 기판 홀더 (7b) 에 유지시킨다.
제 2 진공조 (2b) 내를 진공 배기하면서 스퍼터 가스를 도입하여, 제 1 금속막 (23) 을 성막할 때보다 산소 가스 분압이 낮은 진공 분위기를 형성하고, 그 진공 분위기 중에서 제 2 스퍼터링 타겟 (11b) 을 스퍼터링하여, 제 2 금속막 (24) 을 형성한다.
제 1 예의 스퍼터링 장치 (1) 는 동일한 진공조 (2) 내부에서 산소 가스 분압을 바꾸어 제 1, 제 2 금속막 (23, 24) 을 형성하기 때문에, 하나의 막을 성막한 후, 다음의 막을 성막 개시할 때까지의 진공 배기에 장시간을 필요로 한다. 이것에 대해, 제 2 예의 스퍼터링 장치 (80) 는 제 1, 제 2 금속막 (23, 24) 을 상이한 진공조에서 형성하기 때문에, 각 진공조의 진공 배기에 필요로 하는 시간이 짧게 걸린다.
제 2 스퍼터링 타겟 (11b) 이 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소가 함유된 경우에는, 구리를 주성분으로 하고, 첨가 원소가 첨가되며, 산소 함유량이 제 1 금속막 (23) 보다 적은 제 2 금속막 (24) 이 형성된다.
제 2 스퍼터링 타겟 (11b) 이 순동 타겟인 경우, 구리를 주성분으로 하며, 첨가 원소가 첨가되어 있지 않은 제 2 금속막 (24) 이 형성되고, 또한 제 2 스퍼터링 타겟 (11b) 을 스퍼터링할 때의 산소 분압을 제로로 하면, 순동으로 이루어지는 제 2 금속막 (24) 이 형성된다.
제 1, 제 2 금속막 (23, 24) 을 동일한 형상으로 패터닝하면, 도 2(c) 의 부호 25 에 나타낸 배선막과 동일한 구조의 제 2 예의 배선막이 얻어진다. 순동은 첨가 원소를 함유하는 구리보다 저저항이기 때문에, 제 2 스퍼터링 타겟 (11b) 으로서 순동 타겟을 사용하면, 배선막은 보다 저저항으로 된다.
순동으로 이루어지는 스퍼터링 타겟은, 상기 첨가 원소를 함유하는 스퍼터링 타겟과 동일한 스퍼터링 장치의 진공조 내부에 배치해도 된다. 이 경우, 제 1 금속막 (23) 을 성막한 후, 첨가 원소를 함유하는 스퍼터링 타겟으로의 전압 인가를 정지하고, 진공 배기를 계속하면서 산소 가스의 도입을 정지한다. 산소 가스가 배출되고, 진공조의 내부 압력이 소정 압력까지 떨어지면, 진공조의 내부에 스퍼터 가스를 도입하면서, 순동으로 이루어지는 스퍼터링 타겟을 스퍼터링하여, 제 2 금속막을 성막한다.
이와 같이, 제 1, 제 2 금속막 (23, 24) 을 동일한 진공조 내부에서 연속하여 성막하면, 제 1, 제 2 금속막 (23, 24) 이 대기 분위기와 접촉하는 경우가 없기 때문에, 배선막의 막질이 양호해진다. 또, 본 발명에 의해 성막되는 배선막은 제 1, 제 2 금속막 (23, 24) 의 2 층 구조에 한정되는 것은 아니고, 제 2 금속막 (24) 의 표면 상에, 구리를 주성분으로 하는 금속막을 1 층 이상 형성해도 된다.
예를 들어, 제 2 금속막 (24) 을 형성한 후, Cu 를 주성분으로 하며, 상기 첨가 원소가 1 종류 이상이 함유된 스퍼터링 타겟 (11) 을, 제 2 금속막 (24) 을 성막했을 때보다 산소 가스 분압이 높은 진공 분위기 중에서 스퍼터링한다. 제 2 금속막 (24) 표면 상에는, Cu 를 주성분으로 하며, 산소와 첨가 원소를 함유하는 제 ３ 금속막 (29) 이 형성된다 (도 5(a)).
제 1 ∼ 제 ３ 금속막 (23, 24, 29) 은 각각 구리를 주성분으로 하기 때문에, 동일한 성분의 에천트 (에칭액 또는 에칭 가스) 를 사용하여 함께 패터닝하여 배선막 (26) 을 성막할 수 있다 (도 5(b)).
이 배선막 (26) 의 표면에는, 산소와 첨가 원소를 함유하는 제 ３ 금속막 (29) 이 노출되므로, 배선막 (26) 표면에 ITO 나 SiO2 등의 산화물을 밀착시켰을 때의 밀착성이 높고, 배선막 (26) 표면에 실리콘을 접촉시켰을 경우에 금속 확산이 발생하지 않는다.
이 배선막 (26) 은, 상기 서술한 게이트 전극 (41) 과 드레인 전극 (42) 과 소스 전극 (43) 과 축적 전극 (38) 중 어느 것에도 사용할 수 있다.
특히, 액정 표시 장치 (3) 의 소스 전극 (43) 과 같이, 표면에 ITO 나 ZnO 등의 금속 산화막 (화소 전극 (36)) 이 밀착되는 경우, 표면에 산소를 함유하는 제 ３ 금속막 (29) 이 있으면, 화소 전극 (36) 으로부터 소스 전극 (43) 으로의 산소 이동이 발생하지 않아, 제 2 금속막 (24) 이 산화되지 않기 때문에, 소스 전극 (43) 의 전기 저항이 상승하지 않는다.
제 1 ∼ 제 ３ 금속막 (23, 24, 29) 은 동일한 진공조 내부에서 동일한 스퍼터링 타겟 (11) 을 스퍼터링하여 형성해도 되고, 동일한 진공조 내부에서 상이한 스퍼터링 타겟을 스퍼터링하여 형성해도 된다.
또, 제 1 ∼ 제 ３ 금속막 (23, 24, 29) 중, 적어도 제 2 금속막 (24) 을 제 1, 제 ３ 금속막 (23, 29) 과 상이한 진공조 내부에서 형성해도 된다.
구체적으로는, 상기 서술한 제 2 예의 스퍼터링 장치 (80) 를 사용하여, 제 1 진공조 (2a) 내부에서 제 1 금속막 (23) 을, 제 2 진공조 (2b) 내부에서 제 2 금속막 (24) 을 형성한 후, 제 2 진공조 (2b) 로부터 제 1 진공조 (2a) 로 성막 대상물 (21) 을 되돌린다. 제 1 진공조 (2a) 내부에 산소 가스와 스퍼터 가스를 도입하고, 제 2 금속막 (24) 을 형성할 때보다 산소 가스 분압이 높은 진공 분위기를 형성하고, 그 진공 분위기 중에서 제 1 스퍼터링 타겟 (11a) 을 스퍼터링하여, 제 ３ 금속막 (29) 을 형성한다.
또한, 각 금속막을 각각의 진공조 내부에서 형성해도 된다.
도 10 의 부호 90 은 제 3 예의 스퍼터링 장치를 나타내고 있고, 이 스퍼터링 장치 (90) 는, 제 1, 제 2 진공조 (2a, 2b) 에 추가로, 제 2 진공조 (2b) 에 접속된 제 3 진공조 (2c) 를 갖고 있다.
제 2 예의 스퍼터링 장치 (80) 를 사용한 경우와 동일하게, 제 1 진공조 (2a) 내부에서 제 1 금속막 (23) 을, 제 2 진공조 (2b) 내부에서 제 2 금속막 (24) 을 형성한 후, 미리 진공 분위기가 형성된 제 3 진공조 (2c) 에 성막 대상물 (21) 을 반입하여, 기판 홀더 (7c) 에 유지시킨다.
*제 ３ 진공조 (2c) 내부에는, 구리를 주성분으로 하며, Mg 와 Al 과 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 원소군에서 선택되는 적어도 1 종류의 첨가 원소가 함유된 제 ３ 스퍼터링 타겟 (11c) 이 배치되어 있다.
제 ３ 진공조 (2c) 내부를 진공 배기하면서, 가스 도입계 (8) 로부터 스퍼터 가스와 산소 가스를 도입하고, 제 2 금속막 (24) 을 형성할 때보다 산소 가스 분압이 높은 진공 분위기를 형성하고, 제 ３ 스퍼터링 타겟 (11c) 을 스퍼터링하면, 제 ３ 금속막 (29) 이 형성된다.
동일한 진공조 (2) 내에서 제 1 ∼ 제 ３ 금속막 (23, 24, 29) 을 형성하려면, 진공조 내에 교대로 산소 가스 분압이 상이한 진공 분위기를 형성할 필요가 있고, 하나의 막의 성막을 종료한 후부터 다음의 막을 성막할 때까지의 진공 배기에 장시간을 필요로 한다. 이것에 대해, 제 2, 제 3 예의 스퍼터링 장치 (80, 90) 는 적어도 제 2 금속막 (24) 을 다른 진공조에서 형성하기 때문에, 진공 배기에 장시간을 필요로 하지 않는다.
*또, 배선막 (25, 26) 전체의 저항을 낮추기 위해서는, 제 2 금속막 (24) 을 제 1, 제 ３ 금속막 (23, 29) 보다 두껍게 한다. 그 때문에, 제 2 금속막 (24) 은 제 1, 제 ３ 금속막 (23, 29) 보다 성막 시간이 길다. 제 2, 제 3 예의 스퍼터링 장치 (80, 90) 와 같이, 성막에 장시간을 필요로 하는 것을 전용 진공조에서 성막하도록 하면, 생산성이 상승한다.
또한, 제 3 예의 스퍼터링 장치 (90) 와 같이, 진공조 (2a ∼ 2c) 의 수를, 배선막 (25, 26) 을 구성하는 구리막의 수와 동일하게 하여, 각 구리막을 전용 진공조 (2a ∼ 2c) 내에서 성막하도록 하면, 생산성은 보다 향상된다.
제 2 예의 스퍼터링 장치 (80) 는, 도 9 에 나타낸 바와 같이, 제 1, 제 2 진공조 (2a, 2b) 를 직접 접속해도 되고, 제 1, 제 2 진공조 (2a, 2b) 를 동일한 반송실에 접속하고, 그 반송실을 통하여 제 1, 제 2 진공조 (2a, 2b) 사이에서 성막 대상물 (21) 을 반출입해도 된다.
또, 제 3 예의 스퍼터링 장치 (90) 는, 도 10 에 나타낸 바와 같이, 제 1 ∼ 제 ３ 진공조 (2a ∼ 2c) 를 직렬적으로 접속하고, 성막 대상물 (21) 을 제 2 진공조 (2b) 를 통하여 제 1 진공조 (2a) 로부터 제 ３ 진공조 (2c) 에 반송해도 된다. 또한, 제 1 ∼ 제 ３ 진공조 (2a ∼ 2c) 를 동일한 반송실에 접속하고, 그 반송실을 통하여 성막 대상물 (21) 을 제 1 ∼ 제 ３ 진공조 (2a ∼ 2c) 사이에서 반출입해도 된다.
어느 경우에도, 성막 대상물 (21) 이 대기에 접촉하지 않고 진공조 사이를 이동하기 때문에, 막질이 양호한 배선막 (25, 26) 이 얻어진다.
드레인 반도체층 (47) 과 소스 반도체층 (48) 과 채널 반도체층 (46) 은, 전자 장치가 반도체 장치 (6) 인 경우에는, 실리콘 기판 (61) 에 불순물을 확산시켜 형성되고, 전자 장치가 액정 표시 장치인 경우에는, 유리 기판 (31) 의 표면 상에, CVD 법 등에 의해 실리콘 등의 반도체를 부착시켜 형성된다. 또, 게이트 절연막 (44) 등의 절연막은 질화 규소 등의 질화막, 산화 규소 등의 산화막으로 구성된다.
이상은, 게이트 전극 (41) 과 드레인 전극 (42) 과 소스 전극 (43) 과 축적 전극 (38) 을 본 발명에 의해 성막된 배선막 (25) 으로 각각 구성하는 경우에 대해 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 게이트 전극 (41) 과 드레인 전극 (42) 과 소스 전극 (43) 과 축적 전극 (38) 중 어느 1 개 이상이 본 발명에 의해 성막된 배선막 (25) 으로 구성되면 된다. 그러나, 상기 서술한 바와 같이, 유리 기판이나 실리콘 기판이나 반도체층에 직접 접촉되는 전극은 본 발명에 의해 성막된 배선막 (25) 으로 구성하는 것이 바람직하다.
이상은, 첨가 원소로서 Al 만을 스퍼터링 타겟 (11) 에 함유시키는 경우에 대해 설명했지만, 본 발명은 이것에 한정되는 것은 아니다. Al 이외에도 Mg 와 Si 와 Be 와 Ca 와 Sr 과 Ba 와 Ra 와 Sc 와 Y 와 La 와 Ce 와 Pr 과 Nd 와 Pm 과 Sm 과 Eu 와 Gd 와 Tb 와 Dy 로 이루어지는 첨가 금속군 중 어느 1 종류 이상의 첨가 금속을 함유시킨 스퍼터링 타겟을 사용하여 성막을 실시하여, Al 이외의 첨가 원소를 함유하는 금속막을 성막해도 된다.
또, 동일한 스퍼터링 타겟에 2 종류 이상의 첨가 원소를 함유시켜, 2 종류 이상의 첨가 원소를 함유하는 금속막을 성막해도 된다. 도 5(a), 도 5(b) 에 나타낸 바와 같이, 금속막을 3 층 이상 적층시키는 경우, 제 1 ∼ 제 ３ 금속막 (23, 24, 29) 의 성막에 사용하는 스퍼터링 타겟은 동일해도 되고, 각각 다른 첨가 원소를 함유시킨 스퍼터링 타겟을 사용해도 된다.
실시예 1
성막 대상물 (21) 로서 유리 기판과 실리콘 기판을 사용하고, 스퍼터링 타겟의 첨가 원소 (Al) 함유량 (0.1 원자%, 2.0 원자%, 10.0 원자%) 과, 스퍼터링 시의 산소 가스 분압의 스퍼터 가스 (Ar) 분압에 대한 비율 (제로, 0.1%, 3.0%, 10.0%, 20.0%) 과, 성막한 후의 어닐 처리의 온도 (어닐 없음, 350℃, 450℃) 의 성막 조건을 조합시켜, 각 조합으로 성막 대상물 (21) 의 표면에 단층 금속막을 형성하였다.
또한, 스퍼터 가스의 도입량은, 산소 가스의 도입량이 제로이고, 스퍼터 가스 (Ar) 만을 도입했을 때에, 진공조 (2) 내부의 전체 압력이 0.4Pa 가 되도록 설정하였다. 각 조합에 있어서, 스퍼터 가스의 도입량을 바꾸지 않고, 스퍼터 가스 분압이 일정값 (0.4Pa) 이 되도록 하였다. 산소 가스 분압의 스퍼터 가스 분압에 대한 비율은, 산소 가스 분압을 스퍼터 가스 분압 (0.4Pa) 으로 나눈 값에 100 을 곱한 값이다.
<밀착성 시험>
유리 기판 표면에 형성된 금속막 중, 하기 표 1 에 기재된 조합으로 성막된 금속막에 대해, 선단이 예리한 커터 나이프로 가로 세로 1mm 의 눈금을 10 행 × 10 열, 합계 100 개를 새기고, 점착 테이프 (형 번호 610 의 스카치 테이프) 를 부착한 후, 점착 테이프를 박리했을 때에 잔존하는 막의 개수를 세었다. 그 결과를 하기 표 1 에 기재한다.
Figure pat00001
또한, 금속막이 유리 기판으로부터 전부 박리된 경우에는 0/100, 하나도 박리되지 않은 경우에는 100/100 이 되어, 분자의 수가 클수록 밀착성이 높은 것이 된다.
상기 표 1 에서, Al 함유량이 동일해도, 산소 가스의 비율이 커질수록 밀착성이 높고, 또 산소 가스의 비율이 동일해도, Al 함유량이 많을수록 밀착성이 높다는 것을 알 수 있다.
스퍼터링 타겟의 Al 함유량이 0.1 원자% 로 적더라도, 산소 비율이 10.0% 이상이면 금속막의 박리가 발생하지 않는다. 따라서, 스퍼터링 타겟의 Al 함유량은 0.1 원자% 보다 적더라도, 스퍼터링 시에 산소 가스의 도입량이 10% 를 초과하고 있으면, 금속막의 박리가 발생하지 않는 것으로 추측된다.
<비저항 측정>
유리 기판의 표면에 형성된 금속막 중, 하기 표 2 에 기재되는 성막 조건의 조합으로 성막된 금속막의 비저항을 측정하였다. 그 측정 결과를 하기 표 2 에 기재한다.
Figure pat00002
도 6 은 측정 결과로부터 구한 산소 가스 분압의 비율과 비저항의 관계를 나타내는 그래프이며, 부호 L1 에 나타내는 곡선은, Al 함유량이 2.0 원자% 인 스퍼터링 타겟을 사용한 경우이고, 도 6 의 부호 L2 에 나타내는 곡선은, 첨가 원소 함유량이 제로 (순동) 인 스퍼터링 타겟을 사용한 경우이다.
상기 표 2, 도 6 에서 알 수 있는 바와 같이, 산소 가스를 도입하지 않는 경우에는, 순동과 Al 함유 금속막의 저항값은 동등하지만, 타겟의 Al 함유량이 변함없어도, 산소 가스 분압의 비율이 높아질수록 비저항이 상승하고 있다.
Al 의 원자 반경이 Cu 보다 작기 때문에, 스퍼터 가스만으로 성막된 막은 Cu 의 결정립계에 Al 이 석출되고, 산소 분압의 증가에 수반하여, 석출된 Al 이 적극적으로 산화되기 때문에, 산소 가스 분압의 증가와 함께 저항값이 상승한다.
또한, 상기 표 2 에서 명확한 바와 같이, 산소 가스 분압의 비율이 동일해도, Al 함유량이 증가할수록 비저항이 상승하고 있다.
산소 가스 분압이 제로, Al 함유량이 제로인 조합으로 성막된 금속막의 비저항과, 산소 가스 분압이 제로, Al 이 함유된 경우의 조합으로 성막된 금속막의 비저항을 비교하면, 산소 가스 분압이 제로이면, Al 함유량이 10 원자% 로 많더라도 저항값은 동등하다.
또한, 표 2 를 보면, 스퍼터링 타겟의 Al 함유량이 10 원자%, 산소 가스 분압의 비율이 20.0% 일 때의 비저항 (49.7μΩcm) 이 최대값이며, 이 값이 상기 배선막의 제 1 금속막 (23) 으로서 사용가능한 값의 상한이다.
<배리어성>
실리콘 기판의 표면에 형성된 금속막 중, 하기 표 3 에 나타내는 성막 조건의 조합으로 성막된 금속막에 대해, 실리콘 기판의 금속 확산의 유무를 조사하였다. 그 결과를 하기 표 3 에 기재한다.
Figure pat00003
상기 표 3 에서, 산소가 첨가되지 않은 것에서는 실리콘 기판에 금속 확산이 확인되었으나, 산소를 첨가함으로써 실리콘 기판에 대한 금속 확산이 방지된다는 것을 알 수 있다.
또, 실리콘 기판 표면에 성막된 금속막에 대해서도, Al 함유량이 많을수록 밀착성이 높아지는 경향이 있다는 점에서, Al 이 함유된 스퍼터링 타겟을 사용하고, 또한 산소를 도입하여 스퍼터링을 실시하면, 실리콘 기판에 대해 밀착성이 높고, 또한 실리콘 기판에 대한 배리어성도 우수한 금속막이 얻어진다는 것을 알 수 있다.
또한, 이상은 Al 에 대해 함유량과 산소 분압을 바꾸어 비저항과 밀착성을 조사했는데, Al 이외의 첨가 원소에 대해서도, 스퍼터링 타겟 (11) 중의 함유량이 0.1 원자% 이상이면 금속막의 밀착성이 높고, 스퍼터링 타겟 (11) 중의 함유량이 10 원자%, 산소 가스 분압의 비율이 20.0% 일 때에, 금속막의 비저항이 사용가능한 상한치 이하가 된다.
또, 배리어성에 대해서도, Al 이외의 첨가 원소가 함유된 스퍼터링 타겟 (11) 을 사용하는 경우에는, 스퍼터링 시에 산소 가스가 도입되어 있으면 실리콘 기판의 구리 확산이 발생하지 않는다.
<첨가 원소의 종류>
하기 표 4 에 나타내는 첨가 원소가 함유된 스퍼터링 타겟 (11) 과, 어닐 온도 (350℃ 와 450℃) 와, 산소 가스 분압의 스퍼터 가스 분압에 대한 비율 (5.0%, 7.5%, 10.0%) 의 성막 조건을 조합시켜, 유리 기판의 표면에 단층 금속막을 성막하고, 각 금속막에 대해, 상기 「밀착성 시험」과「비저항 측정」을 실시하였다. 측정 결과를 성막 조건과 함께 하기 표 4 에 기재한다.
Figure pat00004
상기 표 4 에서 명확한 바와 같이, Al 이외의 원소에 대해서도, 스퍼터링 시에 산소 가스가 도입되어 있으면, 금속막이 박리되지 않아, 밀착성이 높다는 것을 알 수 있다. 또, 각 금속막의 비저항도 배선막의 하지층으로서 사용가능한 범위에 있다.
<막 조성>
첨가 원소로서 Al 과 Si 와 Sc 와 Y 와 Ce 가 각각 0.2 원자% 함유된 스퍼터링 타겟 (11) 에 대해, 첨가 원소의 함유량과 산소 가스 분압의 스퍼터 가스 분압에 대한 비율을 하기 표 5 ∼ 표 9 에 기재하는 성막 조건의 조합으로, 단층 금속막을 성막하였다.
성막된 각 금속막에 대해, XPS 법 (X 선 전자 분광법) 으로 산소의 함유량을 각각 측정하였다. 그 측정 결과를 하기 표 5 ∼ 표 9 에 기재한다.
Figure pat00005
Figure pat00006
Figure pat00007
Figure pat00008
Figure pat00009
상기 표 5 ∼ 표 9 에서, 어느 첨가 원소의 경우에도, 스퍼터링 시의 산소 가스 분압이 높아질수록, 금속막에 함유되는 산소 원자의 양이 많아진다는 것이 확인되었다.
다음으로, 첨가 원소가 Mg 인 경우의 실시예에 대해 설명한다.
실시예 2
성막 대상물 (21) 로서 유리 기판과 실리콘 기판을 사용하고, 스퍼터링 타겟의 Mg 함유량 (제로, 0.1 원자%, 2.0 원자%, 10.0 원자%) 과, 스퍼터링 시의 산소 가스 분압의 스퍼터 가스 (Ar) 의 분압에 대한 비율 (제로, 0.1%, 3.0%, 10.0%, 20.0%) 과, 성막 후의 어닐 처리의 온도 (어닐 없음, 350℃, 450℃) 의 성막 조건을 조합시켜, 각 조합으로 성막 대상물 (21) 의 표면에 단층 금속막을 형성하였다.
또한, 스퍼터 가스의 도입량은, 산소 가스의 도입량이 제로이고, 스퍼터 가스 (Ar) 만을 도입했을 때에, 진공조 (2) 내부의 전체 압력이 0.4Pa 가 되도록 설정하였다. 각 조합에 있어서, 스퍼터 가스의 도입량을 바꾸지 않고, 스퍼터 가스 분압이 일정값 (0.4Pa) 이 되도록 하였다. 산소 가스 분압의 스퍼터 가스 분압에 대한 비율은, 산소 가스 분압을 스퍼터 가스 분압 (0.4Pa) 으로 나눈 값에 100 을 곱한 값이다.
<밀착성 시험>
유리 기판 표면에 형성된 각 금속막에, 선단이 예리한 커터 나이프로 가로 세로 1mm 의 눈금을 10 행 × 10 열, 합계 100 개를 새기고, 점착 테이프 (형 번호 610 의 스카치 테이프) 를 부착한 후, 점착 테이프를 박리했을 때에 잔존하는 배리어막의 개수를 세었다. 그 결과를 하기 표 10 에 기재한다.
Figure pat00010
또한, 금속막이 유리 기판으로부터 전부 박리된 경우에는 0/100, 하나도 박리되지 않은 경우에는 100/100 이 되어, 분자의 수가 클수록 밀착성이 높은 것이 된다.
상기 표 10 에서, Mg 함유량이 동일해도, 산소 가스의 비율이 커질수록 밀착성이 높고, 또 산소 가스의 비율이 동일해도, Mg 함유량이 많은 밀착성이 높다는 것을 알 수 있다.
스퍼터링 타겟의 Mg 함유량이 0.1 원자% 로 적더라도, 산소 비율이 10.0% 이상이면 금속막의 박리가 발생하지 않기 때문에, 스퍼터링 타겟의 Mg 함유량은 0.1 원자% 보다 적더라도, 스퍼터링 시에 산소 가스의 도입량이 10% 를 초과하고 있으면, 금속막의 박리가 발생하지 않는 것으로 추측된다.
<비저항 측정>
유리 기판의 표면에 형성된 금속막 중, 스퍼터링 타겟의 Mg 함유량 (0.1 원자%, 2.0 원자%, 10.0 원자%) 과, 스퍼터링 시의 산소 가스 분압의 스퍼터 가스 분압에 대한 비율 (제로, 1.0%, 3.0%, 10.0%, 20.0%), 어닐 온도가 350℃ 인 조합에 대해, 금속막의 비저항을 측정하였다. 그 측정 결과를 하기 표 11 에 기재한다.
Figure pat00011
도 8 은, 측정 결과로부터 구한 산소 가스 분압의 비율과 비저항의 관계를 나타내는 그래프이며, 부호 L1 에 나타내는 곡선은, Mg 함유량이 2.0 원자% 인 스퍼터링 타겟을 사용한 경우이다.
또한, 도 8 에는, Mg 함유량이 제로 (순동) 인 스퍼터링 타겟을 사용한 경우의 산소 가스 분압의 비율과 비저항의 관계를 곡선 L2 로서 기재하였다.
상기 표 11, 도 8 에서 알 수 있는 바와 같이, 타겟의 Mg 함유량이 변함없어도, 산소 가스 분압의 비율이 높아질수록 비저항이 상승하고, 상기 표 11 에서 명확한 바와 같이, 산소 가스 분압의 비율이 동일해도, Mg 함유량이 증가할수록 비저항이 상승하고 있다.
산소 가스 분압이 제로, Mg 함유량이 제로인 조합으로 성막된 금속막의 비저항은 2.3μΩcm 이며, 스퍼터링 타겟에 Mg 가 함유된 경우의 측정 결과와 비교하면, 산소 가스 분압이 제로이면, Mg 함유량이 10 원자% 로 많더라도 저항값은 동등하다.
또한, 표 11 을 보면, 스퍼터링 타겟의 Mg 함유량이 10 원자%, 산소 가스 분압의 비율이 20.0% 일 때의 비저항 (43.8μΩcm) 이 최대값이고, 이 값이 상기 배선막의 제 1 금속막 (23) 으로서 사용가능한 값의 상한이다.
<배리어성>
실리콘 기판의 표면에 형성된 금속막 중, 스퍼터링 타겟의 Mg 함유량이 제로, 0.1 원자%, 2.0 원자%, 10.0 원자%, 스퍼터링 시의 산소 가스 분압의 스퍼터 가스 분압에 대한 비율이 제로, 0.1%, 3.0%, 10.0%, 20.0%, 어닐 온도가 450℃ 인 조합으로 성막된 금속막에 대해, 실리콘 기판의 금속 확산의 유무를 조사하였다. 그 결과를 하기 표 12 에 기재한다.
Figure pat00012
상기 표 12 에서, 산소가 첨가되지 않은 것에서는 실리콘 기판에 금속 확산이 확인되었으나, 산소를 첨가함으로써 실리콘 기판에 대한 금속 확산이 방지된다는 것을 알 수 있다.
또, 실리콘 기판 표면에 성막된 금속막에 대해서도, Mg 함유량이 많을수록 밀착성이 높아지는 경향이 있다는 점에서, Mg 가 함유된 스퍼터링 타겟을 사용하고, 또한 산소를 도입하여 스퍼터링을 실시하면, 실리콘 기판에 대해 밀착성이 높고, 또한 실리콘 기판에 대한 배리어성도 우수한 금속막이 얻어진다는 것을 알 수 있다.
<막 조성>
Mg 함유량이 2.0 원자% 인 스퍼터링 타겟을 사용하고, 산소 가스 분압의 스퍼터 가스 분압에 대한 비율을 0.1%, 5.0%, 10.0%, 15.0% 로 바꾸어 4 종류의 금속막을 성막하였다.
성막된 금속막에 대해, XPS 법 (X 선 전자 분광법) 으로 산소 원자의 함유량을 측정하였다. 그 측정 결과를 하기 표 13 에 기재한다.
Figure pat00013
상기 표 13 에서, 스퍼터링 시의 산소 가스 분압이 높아질수록, 금속막에 함유되는 산소 원자의 양이 많아진다는 것이 확인되었다.
산소 가스 분압의 스퍼터 가스 분압에 대한 비율이 0.1% 이상이면, 금속막에 함유되는 산소 원자의 양은 0.1 원자% 이상이다.
표 13 에 나타낸 바와 같이, 산소 가스 분압이 0.1% 이상이면, 밀착성, 배리어성이 우수한 결과가 얻어진다는 점에서, 산소의 함유량이 0.1 원자% 이상인 금속막은 밀착성, 배리어성이 우수하다는 것을 알 수 있다.
2 … 진공조
3 … 액정 표시 장치
6 … 반도체 장치
11 … 스퍼터링 타겟
31 … 유리 기판
23 … 제 1 금속막
24 … 제 2 금속막
25 … 배선막
36 … 화소 전극
38 … 축적 전극
40, 60 … 트랜지스터 (TFT)
41 … 게이트 전극
42 … 드레인 전극
43 … 소스 전극
46 … 채널 반도체층
47 … 드레인 반도체층
48 … 소스 반도체층
55 … 공통 전극

Claims (24)

  1. 성막 대상물의 실리콘 또는 이산화 규소가 노출되는 표면에 배선막을 형성하는 배선막의 형성 방법으로서,
    상기 성막 대상물이 놓여진 진공 분위기에 산소 가스와 스퍼터 가스를 도입하고, 산소를 함유하는 진공 분위기 중에서, 구리에 Ca 의 첨가 원소가 함유된 제 1 스퍼터링 타겟을 스퍼터링하여, 상기 성막 대상물의 표면에 제 1 금속막을 성막한 후,
    상기 성막 대상물이 놓여진 진공 분위기로의 산소 가스의 도입을 정지한 상태에서, 구리를 함유하는 제 2 스퍼터링 타겟을 스퍼터링하여, 상기 제 1 금속막의 표면 상에 제 2 금속막을 형성하고,
    상기 제 1, 제 2 금속막을 에칭하여 상기 배선막을 형성하는, 배선막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1, 제 2 스퍼터링 타겟으로서 동일한 타겟을 사용하고,
    상기 제 1 금속막의 성막과 상기 제 2 금속막의 성막은 동일한 진공조 내부에서 실시하는, 배선막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 2 스퍼터링 타겟으로서, 구리에 Ca 의 첨가 원소가 함유된 타겟을 사용하고,
    상기 제 1, 제 2 스퍼터링 타겟을 각각의 진공조 내부에 배치하고, 상기 각각의 진공조 내부에서 상기 제 1, 제 2 금속막의 성막을 실시하는, 배선막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 2 스퍼터링 타겟으로서 순동 타겟을 사용하고,
    상기 제 1, 제 2 스퍼터링 타겟을 동일한 진공조 내부에 배치하고,
    상기 제 1 금속막의 성막과 상기 제 2 금속막의 성막은 상기 진공조 내부에서 실시하는, 배선막의 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 2 스퍼터링 타겟으로서 순동 타겟을 사용하고,
    상기 제 1, 제 2 스퍼터링 타겟을 각각의 진공조 내부에 배치하고,
    상기 각각의 진공조 내부에서 상기 제 1, 제 2 금속막의 성막을 실시하는, 배선막의 형성 방법.
  6. 성막 대상물의 유리 기판이 노출되는 표면에 배선막을 형성하는 배선막의 형성 방법으로서,
    상기 성막 대상물이 놓여진 진공 분위기에 산소 가스와 스퍼터 가스를 도입하고, 산소를 함유하는 진공 분위기 중에서, 구리에 Ca 의 첨가 원소가 함유된 제 1 스퍼터링 타겟을 스퍼터링하여, 상기 성막 대상물의 표면에 제 1 금속막을 성막한 후,
    상기 성막 대상물이 놓여진 진공 분위기로의 산소 가스의 도입을 정지한 상태에서, 구리를 함유하는 제 2 스퍼터링 타겟을 스퍼터링하여, 상기 제 1 금속막의 표면 상에 제 2 금속막을 형성하고,
    상기 제 2 금속막을 형성한 후, 상기 성막 대상물이 놓여진 진공 분위기에 산소 가스와 스퍼터 가스를 도입하고,
    산소를 함유하는 진공 분위기 중에서, 구리에 Ca 의 첨가 원소가 함유된 제 ３ 스퍼터링 타겟을 스퍼터링하여, 상기 제 2 금속막의 표면에 제 ３ 금속막을 형성한 후,
    상기 제 1 ∼ 제 ３ 금속막을 에칭하는, 배선막의 형성 방법.
  7. 제 6 항에 있어서,
    상기 제 2 스퍼터링 타겟으로서, Ca 의 첨가 원소가 함유된 타겟을 사용하는, 배선막의 형성 방법.
  8. 제 7 항에 있어서,
    상기 제 1 ∼ 제 ３ 스퍼터링 타겟을 각각의 진공조 내에 배치하여,
    상기 각각의 진공조 내에서 상기 제 1 ∼ 제 ３ 금속막을 형성하는, 배선막의 형성 방법.
  9. 제 7 항에 있어서,
    상기 제 1, 제 ３ 스퍼터링 타겟을 동일한 진공조 내에 배치하여, 상기 제 1, 제 ３ 금속막을 상기 동일한 진공조 내에서 형성하고,
    상기 제 2 스퍼터링 타겟을 상기 제 1, 제 ３ 스퍼터링 타겟과는 상이한 진공조 내에 배치하여, 상기 제 2 금속막을 상기 상이한 진공조 내에서 형성하는, 배선막의 형성 방법.
  10. 제 6 항에 있어서,
    상기 제 2 스퍼터링 타겟으로서 순동 타겟을 사용하는, 배선막의 형성 방법.
  11. 제 10 항에 있어서,
    상기 제 1 ∼ 제 ３ 스퍼터링 타겟을 각각의 진공조 내에 배치하여,
    상기 각각의 진공조 내에서 상기 제 1 ∼ 제 ３ 금속막을 형성하는, 배선막의 형성 방법.
  12. 제 10 항에 있어서,
    상기 제 1, 제 ３ 스퍼터링 타겟을 동일한 진공조 내에 배치하여, 상기 제 1, 제 ３ 금속막을 상기 동일한 진공조 내에서 형성하고,
    상기 제 2 스퍼터링 타겟을 상기 제 1, 제 ３ 스퍼터링 타겟과는 상이한 진공조 내에 배치하여, 상기 제 2 금속막을 상기 상이한 진공조 내에서 형성하는, 배선막의 형성 방법.
  13. 게이트 전극과,
    반도체로 이루어지는 드레인 반도체층과,
    반도체로 이루어지는 소스 반도체층을 갖고,
    상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고,
    상기 드레인 반도체층의 표면과 상기 소스 반도체층의 표면 중 어느 일방 또는 양방에는, 구리에 Ca 의 첨가 원소와 산소가 함유된 제 1 금속막이 형성되고,
    상기 각 제 1 금속막의 표면에는, 구리를 함유하며, 상기 제 1 금속막보다 저저항인 제 2 금속막이 각각 형성된, 트랜지스터.
  14. 제 13 항에 있어서,
    상기 제 1 금속막에는, 산소가 0.1 원자% 이상 함유된, 트랜지스터.
  15. 제 13 항에 있어서,
    상기 제 2 금속막의 표면에는,
    구리에 Ca 의 첨가 원소와 산소가 함유된 제 ３ 금속막이 형성된, 트랜지스터.
  16. 게이트 전극과,
    반도체로 이루어지는 드레인 반도체층과,
    반도체로 이루어지는 소스 반도체층을 갖고,
    상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고,
    상기 게이트 전극은 유리 기판에 접촉되는 트랜지스터로서,
    상기 게이트 전극은, 상기 유리 기판의 표면에 형성된 제 1 금속막과, 상기 제 1 금속막의 표면에 형성된 제 2 금속막을 갖고,
    상기 제 1 금속막은, 구리에 Ca 의 첨가 원소와 산소가 함유되고,
    상기 제 2 금속막은, 구리를 함유하며, 상기 제 1 금속막보다 저저항으로 된, 트랜지스터.
  17. 제 16 항에 있어서,
    상기 제 1 금속막에는, 산소가 0.1 원자% 이상 함유된, 트랜지스터.
  18. 제 16 항에 있어서,
    상기 제 2 금속막의 표면에는,
    구리에 Ca 의 첨가 원소와 산소가 함유된 제 ３ 금속막이 형성된, 트랜지스터.
  19. 트랜지스터를 갖는 전자 장치로서,
    상기 트랜지스터는,
    게이트 전극과,
    반도체로 이루어지는 드레인 반도체층과,
    반도체로 이루어지는 소스 반도체층을 갖고,
    상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고,
    상기 드레인 반도체층의 표면과 상기 소스 반도체층의 표면 중 어느 일방 또는 양방에는, 구리에 Ca 의 첨가 원소와 산소가 함유된 제 1 금속막이 형성되고,
    상기 각 제 1 금속막의 표면에는, 구리를 함유하며, 상기 제 1 금속막보다 저저항인 제 2 금속막이 각각 형성된, 전자 장치.
  20. 제 19 항에 있어서,
    상기 제 1 금속막에는, 산소가 0.1 원자% 이상 함유된, 전자 장치.
  21. 트랜지스터를 갖는 전자 장치로서,
    상기 트랜지스터는,
    게이트 전극과,
    반도체로 이루어지는 드레인 반도체층과,
    반도체로 이루어지는 소스 반도체층을 갖고,
    상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고,
    상기 게이트 전극은 유리 기판에 접촉되고,
    상기 게이트 전극은, 상기 유리 기판의 표면에 형성된 제 1 금속막과, 상기 제 1 금속막의 표면에 형성된 제 2 금속막을 갖고,
    상기 제 1 금속막은, 구리에 Ca 의 첨가 원소와 산소가 함유되고,
    상기 제 2 금속막은, 구리를 함유하며, 상기 제 1 금속막보다 저저항으로 된, 전자 장치.
  22. 제 21 항에 있어서,
    상기 제 1 금속막에는, 산소가 0.1 원자% 이상 함유된, 전자 장치.
  23. 유리 기판과, 상기 유리 기판 상에 배치된 투명한 화소 전극과, 상기 화소 전극 상에 배치된 액정과, 상기 액정 상에 배치된 투명한 공통 전극과, 상기 유리 기판에 밀착된 축적 전극을 갖고,
    상기 화소 전극과 상기 축적 전극 사이에 형성되는 액정 용량에, 상기 축적 전극을 편측의 전극으로 하는 축적 용량이 접속되고,
    상기 액정 용량의 충방전으로 상기 액정의 배향이 제어되는 전자 장치로서,
    상기 축적 전극은, 상기 유리 기판의 표면에 형성된 제 1 금속막과, 상기 제 1 금속막의 표면에 형성된 제 2 금속막을 갖고,
    상기 제 1 금속막은, 구리에 Ca 의 첨가 원소와 산소가 함유되고,
    상기 제 2 금속막은, 구리를 함유하며, 상기 제 1 금속막보다 저저항으로 된, 전자 장치.
  24. 제 23 항에 있어서,
    상기 제 1 금속막에는, 산소가 0.1 원자% 이상 함유된, 전자 장치.
KR1020117011099A 2006-12-28 2007-12-26 배선막의 형성 방법, 트랜지스터, 및 전자 장치 KR101073421B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2006-354859 2006-12-28
JP2006354859 2006-12-28
JPJP-P-2006-354860 2006-12-28
JP2006354860 2006-12-28
PCT/JP2007/074931 WO2008081806A1 (ja) 2006-12-28 2007-12-26 配線膜の形成方法、トランジスタ、及び電子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020097008421A Division KR101135418B1 (ko) 2006-12-28 2007-12-26 배선막의 형성 방법, 트랜지스터, 및 전자 장치

Publications (2)

Publication Number Publication Date
KR20110074591A true KR20110074591A (ko) 2011-06-30
KR101073421B1 KR101073421B1 (ko) 2011-10-17

Family

ID=39588489

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020097008421A KR101135418B1 (ko) 2006-12-28 2007-12-26 배선막의 형성 방법, 트랜지스터, 및 전자 장치
KR1020117011099A KR101073421B1 (ko) 2006-12-28 2007-12-26 배선막의 형성 방법, 트랜지스터, 및 전자 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020097008421A KR101135418B1 (ko) 2006-12-28 2007-12-26 배선막의 형성 방법, 트랜지스터, 및 전자 장치

Country Status (7)

Country Link
US (1) US8218122B2 (ko)
EP (1) EP2096666A4 (ko)
JP (1) JP5017282B2 (ko)
KR (2) KR101135418B1 (ko)
CN (1) CN101529566B (ko)
TW (1) TWI430396B (ko)
WO (1) WO2008081806A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5234483B2 (ja) * 2007-06-12 2013-07-10 三菱マテリアル株式会社 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット
JP5315641B2 (ja) * 2007-08-07 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP5315701B2 (ja) * 2008-01-18 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP5377914B2 (ja) * 2008-02-19 2013-12-25 三菱マテリアル株式会社 薄膜トランジスター
JP2010040536A (ja) * 2008-07-31 2010-02-18 Mitsubishi Materials Corp 薄膜トランジスター
JP2010040535A (ja) * 2008-07-31 2010-02-18 Mitsubishi Materials Corp 薄膜トランジスター
JP4727702B2 (ja) * 2008-09-11 2011-07-20 株式会社 日立ディスプレイズ 液晶表示装置、及びその製造方法
JP5269533B2 (ja) * 2008-09-26 2013-08-21 三菱マテリアル株式会社 薄膜トランジスター
JP5360959B2 (ja) * 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
WO2010047326A1 (ja) * 2008-10-24 2010-04-29 三菱マテリアル株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ
TWI655780B (zh) 2008-11-07 2019-04-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
TW201042059A (en) * 2009-01-16 2010-12-01 Kobe Steel Ltd Cu alloy film, and display device
JP2010165955A (ja) * 2009-01-16 2010-07-29 Kobe Steel Ltd Ｃｕ合金膜および表示デバイス
JP5354781B2 (ja) * 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
JPWO2010143609A1 (ja) * 2009-06-12 2012-11-22 株式会社アルバック 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
JP5548396B2 (ja) 2009-06-12 2014-07-16 三菱マテリアル株式会社 薄膜トランジスタ用配線層構造及びその製造方法
JP4970622B2 (ja) * 2009-08-26 2012-07-11 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
WO2011024704A1 (ja) * 2009-08-28 2011-03-03 株式会社アルバック 配線層、半導体装置、液晶表示装置
JP5463801B2 (ja) * 2009-08-28 2014-04-09 三菱マテリアル株式会社 半導体装置及びその製造方法
CN102576736B (zh) * 2009-10-09 2015-05-13 株式会社半导体能源研究所 半导体器件及其制造方法
CN102576675B (zh) * 2009-10-27 2014-12-24 株式会社爱发科 布线层、半导体装置、具有半导体装置的液晶显示装置
EP2547987A4 (en) 2010-03-14 2014-05-14 Titan Logix Corp SYSTEM AND METHOD FOR MEASURING AND DOSING A DEFROSTING LIQUID FROM A TANK WITH A REFRACTOMETER MODULE
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP6108210B2 (ja) * 2012-01-31 2017-04-05 日立金属株式会社 電子部品用積層配線膜
CN104064454A (zh) 2014-06-11 2014-09-24 京东方科技集团股份有限公司 薄膜及阵列基板的制备方法、阵列基板
CN106910780B (zh) * 2017-05-08 2020-12-11 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354911A (en) * 1981-08-07 1982-10-19 Western Electric Company Inc. Method of selectively depositing a metal on a surface by means of sputtering
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
KR100186540B1 (ko) 1996-04-25 1999-03-20 구자홍 피디피의 전극 및 그 형성방법
US5944037A (en) * 1996-10-16 1999-08-31 Samsung Electronics Co., Ltd. Water spray apparatus for tableware washing machine
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP4247772B2 (ja) * 1998-12-14 2009-04-02 エルジー ディスプレイ カンパニー リミテッド 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置
JP2002091338A (ja) * 2000-09-12 2002-03-27 Toshiba Corp アレイ基板およびその製造方法ならびに液晶表示素子
JP2005158887A (ja) 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090075833A (ko) 2009-07-09
JPWO2008081806A1 (ja) 2010-04-30
CN101529566A (zh) 2009-09-09
KR101135418B1 (ko) 2012-04-17
EP2096666A1 (en) 2009-09-02
EP2096666A4 (en) 2015-11-18
KR101073421B1 (ko) 2011-10-17
JP5017282B2 (ja) 2012-09-05
TWI430396B (zh) 2014-03-11
CN101529566B (zh) 2011-11-16
WO2008081806A1 (ja) 2008-07-10
TW200839946A (en) 2008-10-01
US8218122B2 (en) 2012-07-10
US20090303406A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
KR101073421B1 (ko) 배선막의 형성 방법, 트랜지스터, 및 전자 장치
KR101132582B1 (ko) 배선막의 형성 방법
US8119462B2 (en) Method for forming conductive film, thin-film transistor, panel with thin-film transistor, and method for manufacturing thin-film transistor
US8558382B2 (en) Interconnection structure and display device including interconnection structure
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
US20110147753A1 (en) Display device, copper alloy film for use therein, and copper alloy sputtering target
KR101527625B1 (ko) 배리어막과 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터
CN102804352B (zh) 布线层结构及其制造方法
WO2011024770A1 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
KR20130064116A (ko) 배선 구조 및 표시 장치
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
WO2010013636A1 (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2012222166A (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
US20210230718A1 (en) Cu ALLOY TARGET
JP6768180B1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
CN112055888A (zh) Cu合金靶材、配线膜、半导体装置、液晶显示装置
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160824

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 9