CN104064454A - 薄膜及阵列基板的制备方法、阵列基板 - Google Patents

薄膜及阵列基板的制备方法、阵列基板 Download PDF

Info

Publication number
CN104064454A
CN104064454A CN201410258172.9A CN201410258172A CN104064454A CN 104064454 A CN104064454 A CN 104064454A CN 201410258172 A CN201410258172 A CN 201410258172A CN 104064454 A CN104064454 A CN 104064454A
Authority
CN
China
Prior art keywords
metal
film
abox
copper
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410258172.9A
Other languages
English (en)
Inventor
姚琪
张锋
曹占锋
李正亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410258172.9A priority Critical patent/CN104064454A/zh
Priority to US14/495,409 priority patent/US9487867B2/en
Publication of CN104064454A publication Critical patent/CN104064454A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00—Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C23C8/12—Oxidising using elemental oxygen or ozone
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Composite Materials (AREA)

Abstract

本发明涉及薄膜制备技术领域，公开了一种薄膜及阵列基板的制备方法、阵列基板。对于附着力不好的第一金属A薄膜，所述制备方法在形成第一金属A薄膜之前，先形成ABOx薄膜。其中，ABOx薄膜通过在第一金属A和第二金属B的合金的成膜工艺中，通入含氧的气体来制得，第二金属B为第二主族的第二周期至第四周期的活泼金属，易与氧结合，被氧化，形成致密的合金氧化物，具有较好的附着力，大幅度提升了第一金属A的附着力。同时，由于ABOx薄膜包含第一金属A，使得第一金属A薄膜和ABOx薄膜的腐蚀电位相同，从而在刻蚀工艺中，不会存在因腐蚀电位不同造成的倒角或残留等问题。

Description

薄膜及阵列基板的制备方法、阵列基板
技术领域
本发明涉及薄膜制备技术领域，特别是涉及一种薄膜及阵列基板的制备方法、阵列基板。
背景技术
在显示领域里，随着大尺寸及高驱动频率产品的日益普及，低电阻的铜(Cu)配线技术已经愈来愈受关注。但是Cu薄膜存在和玻璃、半导体层的接触附着力差的问题，因此，在制作Cu配线之前需要采用与玻璃、半导体层接触好的金属层作为缓冲层。
各个面板厂商进行了Cu技术开发，初期使用Ti或者MoTi作为缓冲材料。随着对Cu材料研究的深入，Mo及MoW、MoTa等钼合金材料被开发并应用到了Cu配线的制造中，但是这两代缓冲层都有一个共同的问题，就是在Cu薄膜的刻蚀工艺中，因为Cu和Mo合金的腐蚀电位不同，刻蚀容易产生倒角或者残留等问题。
发明内容
本发明提供一种薄膜及阵列基板的制备方法、阵列基板，针对附着力不好的金属薄膜(尤其是金属铜薄膜)，提供性能良好的缓冲层。
为解决上述技术问题，本发明提供一种薄膜制备方法，包括形成第一金属A薄膜的步骤，在形成所述第一金属A薄膜的步骤之前还包括：
形成ABOx薄膜的步骤，所述ABOx薄膜与所述第一金属A薄膜接触设置；
其中，B为第二主族的第二周期至第四周期的第二金属，O为氧，通过在第一金属A和第二金属B的合金的成膜工艺中，通入含氧的气体，形成所述ABOx薄膜。
如上所述的制备方法，优选的是，所述第二金属B为钙或镁。
如上所述的制备方法，优选的是，所述第一金属A和第二金属B的合金中，所述第二金属B的摩尔含量为1﹪～10﹪。
如上所述的制备方法，优选的是，所述第一金属A为铜。
如上所述的制备方法，优选的是，所述含氧气体包括氧气和氩气，其中，氧气和氩气的体积流量比为1:30～1:3。
如上所述的制备方法，优选的是，在80℃～250℃的温度条件下，进行第一金属A和第二金属B的合金的成膜工艺。
本发明还提供一种阵列基板的制备方法，包括制备第一金属A薄膜的步骤，在制备第一金属A薄膜的步骤之前还包括：
形成ABOx薄膜的步骤，所述ABOx薄膜与所述第一金属A薄膜接触设置；
其中，B为第二主族的第二周期至第四周期的第二金属，O为氧，通过在第一金属A和第二金属B的合金的成膜工艺中，通入含氧的气体，形成所述ABOx薄膜。
如上所述的制备方法，优选的是，包括制备薄膜晶体管的步骤；
所述第一金属A薄膜包括形成栅电极的栅金属薄膜，以及形成源电极和漏电极的源漏金属薄膜。
本发明还提供一种阵列基板，包括第一金属A薄膜的图案，还包括与所述第一金属A薄膜图案位置对应、且接触设置的ABOx薄膜的图案；
其中，B为第二主族的第二周期至第四周期的第二金属，O为氧，所述ABOx薄膜位于所述第一金属A薄膜与衬底基板之间，或者位于所述第一金属A薄膜与半导体层之间。
如上所述的阵列基板，优选的是，所述第二金属B为钙或镁。
如上所述的阵列基板，优选的是，所述第一金属A为铜。
如上所述的阵列基板，优选的是，所述阵列基板包括薄膜晶体管；
所述薄膜晶体管包括栅电极、源电极和漏电极；
所述栅电极包括铜金属层和钙铜合金氧化物层，或，铜金属层和镁铜合金氧化物层；
所述源电极和漏电极包括铜金属层和钙铜合金氧化物层，或，铜金属层和镁铜合金氧化物层。
本发明的上述技术方案的有益效果如下：
上述技术方案中，对于附着力不好的第一金属A薄膜，在形成第一金属A薄膜之前，先形成ABOx薄膜。其中，ABOx薄膜通过在第一金属A和第二金属B的合金的成膜工艺中，通入含氧的气体来制得，第二金属B为第二主族的第二周期至第四周期的活泼金属，易与氧结合，被氧化，形成致密的合金氧化物，具有较好的附着力，大幅度提升了第一金属A的附着力。同时，由于ABOx薄膜包含第一金属A，使得第一金属A薄膜和ABOx薄膜的腐蚀电位相同，从而在刻蚀工艺中，不会存在因腐蚀电位不同造成的倒角或残留等问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示本发明实施例中制备金属薄膜的流程图；
图2a表示直接沉积形成的钙铜合金薄膜的截面图；
图2b表示采用本发明实施例中的制备方法制得的钙铜合金氧化物薄膜的截面图；
图3表示本发明实施例中阵列基板的局部结构示意图。
具体实施方式
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
如图1所示，本发明提供一种薄膜制备方法，包括形成第一金属A薄膜的步骤21。其中，第一金属A为附着力较差的金属，如：金属铜Cu。特别的，在阵列基板上，对于由第一金属A形成的配线，如：栅线、数据线、栅电极、源电极和漏电极，存在与衬底基板和半导体层的接触附着力差的问题。
为了解决上述技术问题，本发明在形成所述第一金属A薄膜的步骤21之前还包括：
形成ABOx薄膜的步骤20，所述ABOx薄膜与所述第一金属A薄膜接触设置。其中，B为第二主族的第二周期至第四周期的第二金属，O为氧，通过在第一金属A和第二金属B的合金的成膜工艺中，通入含氧的气体，形成所述ABOx薄膜。
其中，成膜工艺可以为沉积、涂覆、印刷等工艺。
具体的，在阵列基板中，ABOx薄膜位于第一金属A薄膜和衬底基板之间，以及第一金属A薄膜和半导体层之间。
上述技术方案中，由于ABOx薄膜的结构致密，具有较好的附着力，大幅度提升了第一金属A的附着力。同时，由于ABOx薄膜包含第一金属A，使得第一金属A薄膜和ABOx薄膜的腐蚀电位相同，从而在刻蚀工艺中，不会存在因腐蚀电位不同造成的倒角或残留等问题。
优选地，第二金属B为钙或镁，相对于第二周期的铍，活性较低，能够提供性能稳定的第一金属A和第二金属B的合金。
在第一金属A和第二金属B的合金中，由于第二金属B为活性金属，其含量不能太高，否则会影响合金的稳定性。一般第二金属B的摩尔含量为1﹪～10﹪，最好地，第二金属B的摩尔含量为1﹪～3﹪。
进一步地，为了形成合金氧化物，采用的含氧气体可以为包括氧气、水蒸气或二氧化碳的气体。氧化的温度条件为80℃～250℃。具体的，在80℃～250℃的温度条件下，进行第一金属A和第二金属B的合金的成膜工艺，并在成膜工艺中通入含氧的气体。
本实施例中，含氧气体的主要气体可以为氧气和氩气，并保证一定的含氧量，因为含氧量太高的话，可能会造成合金的过分氧化。其中，氧气和氩气的体积流量比为1:30～1:3。这里并不限定含氧气体掺杂的只能为氩气，也可以为其它非氧化气体或惰性气体。
在一个具体的实施方式中，第一金属A为铜，第二金属B为钙。当直接沉积CuCa合金时，形成的薄膜的截面如图2a所示。而采用本发明实施例中的制备方法形成CuCa合金氧化物薄膜时，即在80℃～250℃的温度条件下，沉积CuCa合金，并通入含氧气体，形成CuCa合金氧化物薄膜，形成的薄膜的截面如图2b所示。明显地，本发明实施例中的制备方法制得的CuCa合金氧化物薄膜的结构致密，附着力较好。
实施例二
本发明还提供一种阵列基板的制备方法，由于阵列基板上包括第一金属A配线，使得所述制备方法包括制备第一金属A薄膜的步骤，然后再对第一金属A薄膜进行构图工艺，形成所需的金属配线。对于薄膜晶体管阵列基板，所述第一金属A配线包括栅线、数据线、栅电极、源电极和漏电极。
在形成第一金属A薄膜的步骤之前，还包括形成ABOx薄膜的步骤，所述ABOx薄膜与所述第一金属A薄膜接触设置，其中，B为第二主族的第二周期至第四周期的第二金属，O为氧，通过在第一金属A和第二金属B的合金的成膜工艺中，通入含氧的气体，形成所述ABOx薄膜。由于第一金属A的合金氧化物的结构致密，具有较好的附着力，大幅度提升了金属的附着力。同时，由于第一金属A薄膜和第一金属A的合金氧化物薄膜的腐蚀电位相同，从而在刻蚀工艺中，不会存在因腐蚀电位不同造成的倒角或残留等问题。
具体的，对于薄膜晶体管阵列基板，所述第一金属A薄膜包括形成栅电极和栅线的栅金属薄膜，以及形成数据线、源电极和漏电极的源漏金属薄膜，并在形成栅金属薄膜之前形成栅金属的合金氧化物薄膜，在形成源漏金属薄膜之前形成源漏金属的合金氧化物薄膜。其中，栅金属和源漏金属通常为低电阻的金属铜Cu。
结合图3所示，以底栅型薄膜晶体管阵列基板为例，制备栅线和栅电极的步骤具体包括：
步骤50、在衬底基板100上沉积Cu的合金薄膜，并在沉积过程中，通入含氧的气体，形成Cu的合金氧化物薄膜；
步骤51、在完成步骤50的衬底基板100上形成Cu薄膜；
步骤52、在完成步骤51的衬底基板100上形成光刻胶，并对光刻胶进行曝光，形成光刻胶保留区域和光刻胶不保留区域，其中，光刻胶保留区域对应于栅电极和栅线所在的区域，光刻胶不保留区域对应于其他区域。刻蚀掉光刻胶不保留区域的Cu薄膜和Cu的合金氧化物薄膜，形成栅线和栅电极的图案。剥离剩余的光刻胶，形成栅线(图中未示出)和栅电极1。其中，栅电极1包括铜金属层11和铜的合金氧化物层12。
在形成栅线和栅电极1后，还包括：
步骤53、在完成步骤52的衬底基板100上形成栅绝缘层101(二氧化硅、氮化硅或氮氧化硅等绝缘层)，并在栅绝缘层101上形成与栅电极1位置对应的半导体层图案2；
制备数据线、源电极和漏电极的步骤具体包括：
步骤54、在完成步骤53的衬底基板100上沉积Cu的合金薄膜，并在沉积过程中，通入含氧的气体，形成Cu的合金氧化物薄膜；
步骤55、在完成步骤54的衬底基板100上形成Cu薄膜；
步骤56、在完成步骤55的衬底基板100上形成光刻胶，并对光刻胶进行曝光，形成光刻胶保留区域和光刻胶不保留区域，其中，光刻胶保留区域对应于数据线、源电极和漏电极所在的区域，光刻胶不保留区域对应于其他区域。刻蚀掉光刻胶不保留区域的Cu薄膜和Cu的合金氧化物薄膜，形成数据线、源电极和漏电极的图案。剥离剩余的光刻胶，形成数据线(图中未示出)、源电极3和漏电极4。其中，源电极3包括铜金属层31和铜的合金氧化物层32。漏电极4包括铜金属层41和铜的合金氧化物层42。
至此完成底栅型薄膜晶体管的制作。
然后，在完成步骤56的衬底基板100上形成钝化层102(二氧化硅、氮化硅或氮氧化硅等绝缘层)。
最后，在钝化层102上形成像素电极5，且像素电极5通过钝化层过孔与漏电极4接触，电性连接。
本实施例中，第二金属B优选为钙或镁，相对于第二周期的铍，活性较低，能够提供性能稳定的第一金属A和第二金属B的合金。则栅电极1包括铜金属层11和钙铜合金氧化物层12，或，铜金属层11和镁铜合金氧化物层12。源电极3包括铜金属层31和钙铜合金氧化物层32，或，铜金属层31和镁铜合金氧化物层32。漏电极4包括铜金属层41和钙铜合金氧化物层42，或，铜金属层41和镁铜合金氧化物层42。
实施例三
本发明还提供一种阵列基板，包括第一金属A薄膜的图案，还包括与所述第一金属A薄膜图案位置对应、且接触设置的ABOx薄膜的图案，其中，B为第二主族的第二周期至第四周期的第二金属，O为氧，所述ABOx薄膜位于所述第一金属A薄膜与衬底基板之间，或者位于所述第一金属A薄膜与半导体层之间。
由于ABOx的结构致密，具有较好的附着力，大幅度提升了第一金属A的附着力。同时，由于ABOx薄膜包含第一金属A，使得第一金属A薄膜和ABOx薄膜的腐蚀电位相同，从而在刻蚀工艺中，不会存在因腐蚀电位不同造成的倒角或残留等问题。
具体的，第二金属B为钙或镁，相对于第二周期的铍，活性较低，能够提供性能稳定的第一金属A和第二金属B的合金。
其中，第一金属A薄膜用于阵列基板的配线。对于薄膜晶体管阵列基板，所述配线包括栅线、数据线、栅电极、源电极和漏电极。现有技术中，为了降低传输电阻，第一金属A通常为低电阻的铜Cu。
在一个具体的实施方式中，薄膜晶体管阵列基板的栅电极和栅线包括铜金属层和钙铜合金氧化物层，或，铜金属层和镁铜合金氧化物层。数据线、源电极和漏电极包括铜金属层和钙铜合金氧化物层，或，铜金属层和镁铜合金氧化物层。
对于底栅型薄膜晶体管阵列基板，其具体包括：
衬底基板100，为透明基板，如：玻璃基板、石英基板或有机树脂基板；
形成在衬底基板100上的栅电极1和栅线(图中未示出)，其中，栅电极1包括铜金属层11和钙铜合金氧化物层12，或，铜金属层11和镁铜合金氧化物层12。栅线也包括铜金属层和钙铜合金氧化物层，或，铜金属层和镁铜合金氧化物层；
形成在栅电极1和栅线上的栅绝缘层101；
形成在栅绝缘层101上的半导体层图案2，所述半导体层为硅半导体或金属氧化物半导体；
形成在半导体层图案2上的数据线(图中未示出)、源电极3和漏电极4，其中，源电极3包括铜金属层31和钙铜合金氧化物层32，或，铜金属层31和镁铜合金氧化物层32。漏电极4包括铜金属层41和钙铜合金氧化物层42，或，铜金属层41和镁铜合金氧化物层42。数据线也包括铜金属层和钙铜合金氧化物层，或，铜金属层和镁铜合金氧化物层；
形成在数据线、源电极3和漏电极4上的钝化层102；
形成在钝化层102上的像素电极5，且像素电极5通过钝化层过孔与漏电极4电性连接。
本发明的技术方案中，对于附着力不好的第一金属A薄膜，在形成第一金属A薄膜之前，先形成ABOx薄膜。其中，ABOx薄膜通过在第一金属A和第二金属B的合金的成膜工艺中，通入含氧的气体来制得，第二金属B为第二主族的第二周期至第四周期的活泼金属，易与氧结合，被氧化，形成致密的合金氧化物，具有较好的附着力，大幅度提升了第一金属A的附着力。同时，由于ABOx薄膜包含第一金属A，使得第一金属A薄膜和ABOx薄膜的腐蚀电位相同，从而在刻蚀工艺中，不会存在因腐蚀电位不同造成的倒角或残留等问题。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (12)

1.一种薄膜制备方法，包括形成第一金属A薄膜的步骤，其特征在于，在形成所述第一金属A薄膜的步骤之前还包括：
形成ABOx薄膜的步骤，所述ABOx薄膜与所述第一金属A薄膜接触设置；
其中，B为第二主族的第二周期至第四周期的第二金属，O为氧，通过在第一金属A和第二金属B的合金的成膜工艺中，通入含氧的气体，形成所述ABOx薄膜。
2.根据权利要求1所述的制备方法，其特征在于，所述第二金属B为钙或镁。
3.根据权利要求1所述的制备方法，其特征在于，所述第一金属A和第二金属B的合金中，所述第二金属B的摩尔含量为1﹪～10﹪。
4.根据权利要求1-3任一项所述的制备方法，其特征在于，所述第一金属A为铜。
5.根据权利要求1-3任一项所述的制备方法，其特征在于，所述含氧气体包括氧气和氩气，其中，氧气和氩气的体积流量比为1:30～1:3。
6.根据权利要求1-3任一项所述的制备方法，其特征在于，在80℃～250℃的温度条件下，进行第一金属A和第二金属B的合金的成膜工艺。
7.一种阵列基板的制备方法，包括制备第一金属A薄膜的步骤，其特征在于，制备第一金属A薄膜的步骤之前还包括：
形成ABOx薄膜的步骤，所述ABOx薄膜与所述第一金属A薄膜接触设置；
其中，B为第二主族的第二周期至第四周期的第二金属，O为氧，通过在第一金属A和第二金属B的合金的成膜工艺中，通入含氧的气体，形成所述ABOx薄膜。
8.根据权利要求7所述的制备方法，其特征在于，包括制备薄膜晶体管的步骤；
所述第一金属A薄膜包括形成栅电极的栅金属薄膜，以及形成源电极和漏电极的源漏金属薄膜。
9.一种阵列基板，包括第一金属A薄膜的图案，其特征在于，还包括与所述第一金属A薄膜图案位置对应、且接触设置的ABOx薄膜的图案；
其中，B为第二主族的第二周期至第四周期的第二金属，O为氧，所述ABOx薄膜位于所述第一金属A薄膜与衬底基板之间，或者位于所述第一金属A薄膜与半导体层之间。
10.根据权利要求9所述的阵列基板，其特征在于，所述第二金属B为钙或镁。
11.根据权利要求10所述的阵列基板，其特征在于，所述第一金属A为铜。
12.根据权利要求11所述的阵列基板，其特征在于，所述阵列基板包括薄膜晶体管；
所述薄膜晶体管包括栅电极、源电极和漏电极；
所述栅电极包括铜金属层和钙铜合金氧化物层，或，铜金属层和镁铜合金氧化物层；
所述源电极和漏电极包括铜金属层和钙铜合金氧化物层，或，铜金属层和镁铜合金氧化物层。
CN201410258172.9A 2014-06-11 2014-06-11 薄膜及阵列基板的制备方法、阵列基板 Pending CN104064454A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410258172.9A CN104064454A (zh) 2014-06-11 2014-06-11 薄膜及阵列基板的制备方法、阵列基板
US14/495,409 US9487867B2 (en) 2014-06-11 2014-09-24 Method for preparing a film and method for preparing an array substrate, and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410258172.9A CN104064454A (zh) 2014-06-11 2014-06-11 薄膜及阵列基板的制备方法、阵列基板

Publications (1)

Publication Number Publication Date
CN104064454A true CN104064454A (zh) 2014-09-24

Family

ID=51552117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410258172.9A Pending CN104064454A (zh) 2014-06-11 2014-06-11 薄膜及阵列基板的制备方法、阵列基板

Country Status (2)

Country Link
US (1) US9487867B2 (zh)
CN (1) CN104064454A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716202A (zh) * 2015-04-03 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN106920749A (zh) * 2015-12-28 2017-07-04 昆山国显光电有限公司 一种薄膜晶体管及其制作方法
CN114815422A (zh) * 2022-04-29 2022-07-29 Tcl华星光电技术有限公司 显示面板及其金属层、制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043797A (ja) * 2007-08-07 2009-02-26 Mitsubishi Materials Corp 薄膜トランジスター
CN101529566A (zh) * 2006-12-28 2009-09-09 株式会社爱发科 布线膜的形成方法、晶体管及电子装置
CN101778962A (zh) * 2007-08-10 2010-07-14 株式会社爱发科 薄膜形成方法
CN102165596A (zh) * 2008-09-26 2011-08-24 三菱综合材料株式会社 薄膜晶体管及薄膜晶体管中间体
CN102804341A (zh) * 2009-06-12 2012-11-28 株式会社爱发科 电子装置的形成方法、电子装置、半导体装置以及晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859155B2 (ja) * 2003-03-06 2006-12-20 富士電機ホールディングス株式会社 有機ｅｌ素子およびその製造方法
KR101184240B1 (ko) * 2008-10-24 2012-09-21 가부시키가이샤 알박 박막 트랜지스터의 제조 방법, 박막 트랜지스터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529566A (zh) * 2006-12-28 2009-09-09 株式会社爱发科 布线膜的形成方法、晶体管及电子装置
JP2009043797A (ja) * 2007-08-07 2009-02-26 Mitsubishi Materials Corp 薄膜トランジスター
CN101778962A (zh) * 2007-08-10 2010-07-14 株式会社爱发科 薄膜形成方法
CN102165596A (zh) * 2008-09-26 2011-08-24 三菱综合材料株式会社 薄膜晶体管及薄膜晶体管中间体
CN102804341A (zh) * 2009-06-12 2012-11-28 株式会社爱发科 电子装置的形成方法、电子装置、半导体装置以及晶体管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716202A (zh) * 2015-04-03 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US10199504B2 (en) 2015-04-03 2019-02-05 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate, display device
CN106920749A (zh) * 2015-12-28 2017-07-04 昆山国显光电有限公司 一种薄膜晶体管及其制作方法
CN114815422A (zh) * 2022-04-29 2022-07-29 Tcl华星光电技术有限公司 显示面板及其金属层、制造方法
CN114815422B (zh) * 2022-04-29 2024-04-19 Tcl华星光电技术有限公司 显示面板及其制造方法

Also Published As

Publication number Publication date
US20150364327A1 (en) 2015-12-17
US9487867B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
CN104584200B (zh) 薄膜晶体管和显示装置
CN102646632B (zh) 阵列基板及其制作方法和显示装置
CN101894517B (zh) 电子电路、显示装置、电子设备以及电子电路的驱动方法
CN104576542B (zh) 阵列基板及其制作方法、显示装置
CN104620365B (zh) 薄膜晶体管和显示装置
CN102890378B (zh) 一种阵列基板及其制造方法
US20180122914A1 (en) Thin-film transistor (tft) array substrate, manufacturing method thereof, and display device
CN103700628B (zh) 阵列基板制作方法、阵列基板及显示装置
CN105655291B (zh) 一种阵列基板的制作方法、阵列基板和显示面板
CN103915451B (zh) 一种阵列基板及其制造方法、显示装置
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN104393051A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN104064454A (zh) 薄膜及阵列基板的制备方法、阵列基板
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
CN104183603B (zh) 一种阵列基板及其制备方法、显示装置
CN102244034A (zh) 阵列基板及其制造方法
CN100474084C (zh) 液晶显示器件
CN104766877B (zh) 阵列基板、阵列基板的制造方法及显示装置
CN104701254B (zh) 一种低温多晶硅薄膜晶体管阵列基板的制作方法
CN105632896A (zh) 制造薄膜晶体管的方法
CN101740524A (zh) 薄膜晶体管阵列基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140924