CN103700628B - 阵列基板制作方法、阵列基板及显示装置 - Google Patents

阵列基板制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN103700628B
CN103700628B CN201310739347.3A CN201310739347A CN103700628B CN 103700628 B CN103700628 B CN 103700628B CN 201310739347 A CN201310739347 A CN 201310739347A CN 103700628 B CN103700628 B CN 103700628B
Authority
CN
China
Prior art keywords
electrode
grid
base palte
array base
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310739347.3A
Other languages
English (en)
Other versions
CN103700628A (zh
Inventor
刘圣烈
崔承镇
金熙哲
宋泳锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310739347.3A priority Critical patent/CN103700628B/zh
Publication of CN103700628A publication Critical patent/CN103700628A/zh
Priority to US14/421,947 priority patent/US10134786B2/en
Priority to PCT/CN2014/075809 priority patent/WO2015096312A1/zh
Application granted granted Critical
Publication of CN103700628B publication Critical patent/CN103700628B/zh
Priority to US16/160,223 priority patent/US10998353B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种阵列基板制作方法、阵列基板及显示装置，为解决现有阵列基板制作工艺繁杂，经济效益低等问题而设计。本发明阵列基板制作方法包括通过一次构图工艺在透明基板上形成包括有源层、源极、漏极、数据线以及像素电极的图形；形成包括绝缘层的图形；通过一次构图工艺形成包括栅极及栅线的图形。本发明所述阵列基板制作方法、阵列基板及显示装置，具有制作工艺简单、结构简单巧妙、耗材设备成本低，经济效益好等多重优点。

Description

阵列基板制作方法、阵列基板及显示装置
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板制作方法、阵列基板及显示装置。
背景技术
现有的用于多维电场显示面板的阵列基板，在制作过程中需要依次经过6-7次构图工艺才能完成阵列基板的制作。而每一次构图工艺均需经过被刻蚀材料的形成，光刻胶的涂布、曝光以及显影，刻蚀，光刻胶的去除。如常见的制作方法包括以下步骤：
第一次构图工艺：形成包括公共电极、公共电极线、栅极以及栅线的图形；
第二次构图工艺：形成有源层；
第三次构图工艺：形成过孔；
第四次构图工艺：形成包括源极和漏极的图形；
第五次构图工艺：形成绝缘层；
第六次构图工艺：形成包括像素电极的图形。
由上述可知，现有的多维电场的显示面板的阵列基板制作工艺复杂繁琐、生产效率低、成本高且经济效益低。
发明内容
（一）发明目的
针对上述问题，本发明旨在提供一种制作工艺简单、生产效率高且经济效益好的阵列基板制作方法、阵列基板及显示装置。
（二）技术方案
为解决上述技术问题，本发明提供了一种阵列基板制作方法，包括
通过一次构图工艺在透明基板上形成包括有源层、源极、漏极、数据线以及像素电极的图形；
形成包括绝缘层的图形；
通过一次构图工艺形成包括栅极及栅线的图形。
其中，所述在透明基板上形成包括有源层、源极、漏极、数据线以及像素电极的图形的步骤具体包括：
在透明基板上形成半导体薄膜；
在所述半导体薄膜上涂布光刻胶，通过双色调掩膜板对所述光刻胶进行曝光、显影，完全保留有源层图案所在区域对应的光刻胶，部分保留所述源极、漏极、数据线以及像素电极图案所在区域对应的光刻胶，完全去除其他区域对应的光刻胶；
刻蚀暴露出的半导体薄膜；
对光刻胶进行灰化处理，仅保留有源层图案所在区域对应的光刻胶；
通过等离子处理使暴露出的半导体薄膜对应形成包括源极、漏极、数据线以及像素电极的图形；
去除剩余的光刻胶。
其中，在形成包括栅极及栅线的图形的过程中还包括形成公共电极线及梳状公共电极的图形，具体包括：
在绝缘层之上依次形成透明导电薄膜和金属薄膜；
在所述金属薄膜上涂布光刻胶，通过双色调掩膜板对所述光刻胶进行曝光、显影，完全保留栅极、栅线以及公共电极线图案所在区域对应光刻胶，部分保留梳状公共电极图案所在区域对应的光刻胶，去除其他区域对应的光刻胶；
刻蚀暴露的金属薄膜及透明导电薄膜；
采用灰化工艺去除梳状公共电极图案所在区域对应的光刻胶；
刻蚀暴露的金属薄膜；
去除剩余的光刻胶，形成包括有栅极、栅线、公共电极线以及梳状公共电极的图形。
其中，所述像素电极为梳状电极。
其中，所述半导体薄膜的材质选自铟镓锌氧化物、铟镓锡氧化物、铟锡氧化物中的一种或多种。
本发明还提供了一种阵列基板，包括形成在透明基板上的栅线、数据线及栅线和数据线交叉环绕形成的像素单元；所述像素单元包括薄膜晶体管及与所述薄膜晶体管连接的像素电极，所述像素电极、数据线、所述薄膜晶体管的有源层、源极以及漏极位于同一层。
其中，所述像素电极、数据线、所述薄膜晶体管的有源层、源极以及漏极位于所述透明基板之上，所述阵列基板还包括位于所述像素电极、数据线、有源层、源极以及漏极之上的绝缘层；
所述绝缘层上方还设有栅极和栅线。
其中，所述绝缘层上方还设有公共电极线以及与所述公共电极线连接的梳状公共电极。
其中，所述梳状公共电极位于所述绝缘层之上；所述栅极、栅线及公共电极线位于公共电极上方。
其中，所述像素电极为梳状像素电极。
其中，所述像素电极、数据线和所述薄膜晶体管的有源层、源极以及漏极的制作材质选自铟镓锌氧化物、铟镓锡氧化物、铟锡氧化物中的一种或多种。
本发明还提供了一种显示装置，包括上述任一项所述的阵列基板。
（三）本发明的有益效果
本发明阵列基板制作方法、阵列基板及显示装置，相对于传统的制作工艺，仅需两次构图工艺即完成阵列基板的制作，制作步骤少且简便，大大的降低了制作的繁琐度，从而极大的提升了生产效率，降低了生产成本，提高了经济效益。
附图说明
图1为本发明实施例所述的阵列基板制作方法的流程图；
图2为本发明实施例所述的形成包括有源层、源极、漏极、数据线以及像素电极的图形的流程图；
图3为本发明实施例所的形成包括有栅极、栅线、公共电极以及公共电极线的图形的流程图；
图4a～图16a为本发明实施例所述阵列基板制作方法剖面示意图；
图4b～图16b为本发明实施例所述阵列基板制作方法平面示意图，其中图4a～图16a为对应的图4b～图16b沿A-A剖面图；
图17为本发明实施例所述阵列基板的剖面结构示意图。
具体实施方式
下面结合说明书附图以及实施例对本发明做进一步的说明。
如图1所示，本实施例阵列基板制作方法，包括
步骤S1：通过一次构图工艺在透明基板上形成包括有源层、源极、漏极、数据线以及像素电极的图形；
步骤S2：形成包括绝缘层的图形；
步骤S3：通过一次构图工艺形成包括栅极及栅线的图形。
在步骤S1中通过一次构图工艺形成包括有源层、源极、漏极、数据线以及像素电极的图形；
步骤S2中在步骤S1所形成的图形上，通过沉积所述绝缘层，形成包括绝缘层的图形，其中所述沉积可以选用现有的任意一种沉积法，在本实施例中优选气相沉积法。
在本实施例所述的阵列基板中采用的是顶栅结构的薄膜晶体管，故在所述步骤S3为形成包括栅极以及栅线的图形。具体的制作方法为通过一次构图工艺形成栅极以及栅线。所述掩膜板构图工艺包括沉积，光刻胶的涂布、曝光、显影，刻蚀，光刻胶的剥离等步骤。
总结上述可知，在本实施例所述的阵列基板制作方法中，仅在步骤S1以及步骤S3中各采用了一次构图工艺，相对于现有的传统技术中用到的4-6次构图工艺，步骤少且简单快捷，从而大大的提升了生产效率，降低了生产成本，提高了经济效益。
进一步的，如图2所示，所述通过一次构图工艺在透明基板上形成包括有源层、源极、漏极、数据线以及像素电极的图形的步骤具体包括：
如图4a、图4b所示，在透明基板1上形成半导体薄膜2。具体地，形成半导体薄膜2可以采用化学气相沉积（PECVD）的方法沉积、溅射等多种方式，在此不做限定。
如图5a、图5b所示，在所述半导体薄膜2上涂布光刻胶，通过双色调掩膜板对所述光刻胶进行曝光、显影，使得显影后对应有源层图案所在区域的光刻胶31完全保留，对应源极、漏极、数据线以及像素电极图案所在区域的光刻胶33、32、35、34部分保留，且厚度小于光刻胶31的厚度，完全去除其他区域对应的光刻胶，以暴露出其他区域对应的半导体薄膜2。其中双色调掩膜板可以是半色调掩膜板，也可是灰色调掩膜板。
如图6a、图6b所示，刻蚀暴露出的半导体薄膜2。
对光刻胶进行灰化处理，灰化掉部分保留的光刻胶32、33、34、35，仅保留有源层区域对应的光刻胶31，以暴露出除有源层区域对应的半导体薄膜2。
如图7a、图7b、图8a和图8b所示，通过等离子（Plasma）处理使暴露出的半导体薄膜2变成导体，从而对应形成源极42、漏极43、数据线46以及像素电极45的图形。通过等离子处理，使得保留的半导体薄膜中的半导体材质发生了改变，形成了导体。而有源层由于有光刻胶的防护，在进行Plasma处理时，有源层区域对应的半导体薄膜的性质不发生改变，依旧为半导体故可用作薄膜晶体管的有源层。
去除剩余的光刻胶31，从而形成暴露出的有源层41，即在透明基板1上形成了有薄膜晶体管的有源层41、源极42、漏极43、数据线46以及像素电极45，且上述结构位于同一层。
在本实施例中，由于采用等离子的方式使半导体薄膜变成导体，对应形成源极42、漏极43、数据线46以及像素电极45，因此整个形成有源层41、源极42、漏极43、数据线46以及像素电极45的工艺只需要一次构图工艺。而这些结构在传统的制作工艺中需要采用3-5次构图工艺才能完成，而每一次的构图工艺至少包括光刻胶的涂覆、曝光以及显影，对形成上述结构原材料的刻蚀以及光刻胶的去除等步骤，从而再次证实了本实施例所述的阵列基板的制作方法，大大减少了制作工艺流程及工艺成本。
其中，像素电极45可以是如图8a和8b中所述的梳状像素电极（或称条状、狭缝状像素电极），或者还可以是块状像素电极。
如图9a以及图9b所示，所述步骤S2包括在形成有所述有源层41所在层的上方形成（通过化学气相沉积、旋涂或印刷等方式形成）绝缘层5。在具体的实施过程中所述绝缘层5可由氮化硅、氧化硅或氮氧化硅中的一种或多种材质构成。
在具体的实施过程中，若形成的阵列基板用于组装为TN（TwistedNematic，扭曲向列）型的显示面板，则在形成像素电极时形成块状像素电极。由于公共电极位于与阵列基板相对设置的彩膜基板上，因此在步骤S3中仅形成栅极以及栅线即可，具体在绝缘层5上沉积栅金属薄膜，通过构图工艺（构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶去除等工艺）形成栅极和栅线的图形，栅极和栅线一体形成，栅极形成在对应有源层41的上方。
当本实施例所述制作方法用于制作多维电场型（例如ADS模式或者IPS模式等）阵列基板时，则还需在基板上形成梳状的公共电极以及连接公共电极的公共电极线。即步骤S3包括：在形成包括栅极及栅线的图形的过程中还包括形成梳状公共电极及公共电极线的图形，如图3所示，具体包括：
如图10a～图10b所示，在绝缘层5之上形成（通过化学气相沉积、旋涂或印刷等方式形成）透明导电薄膜6。
如图11a～图11b所示，在所述透明导电薄膜6的上方形成（通过化学气相沉积、旋涂或印刷等方式形成）金属薄膜7。
如图12a～图12b所示，在所述金属薄膜7上涂覆光刻胶，通过双色调掩膜板对所述光刻胶曝光、显影，使栅极、栅线及公共电极线图案所在区域对应的光刻胶81、82完全保留，使梳状公共电极图案所在区域对应的光刻胶83部分保留，即光刻胶83的厚度小于光刻胶81和82的厚度，去除其他区域内的光刻胶，以暴露出其他区域的金属薄膜7。
如图13a～图13b所示，刻蚀暴露的金属薄膜7及透明导电薄膜6。
如图14a～图14b所示，采用灰化工艺去除公共电极图案所在区域对应的光刻胶83，即仅保留栅极、栅线以及公共电极线图案所在区域对应的光刻胶81和82；
如图15a～图15b所示，刻蚀暴露的金属薄膜7；
如图16a～图16b所示，去除剩余的光刻胶81和82，形成包括有栅极101、栅线104、梳状公共电极102以及公共电极线103的图形。本实施例中，栅极101为栅线104与有源层41重叠的栅金属部分和其下方的透明导电薄膜组成。
所述金属薄膜可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金形成的薄膜，或多层金属薄膜组成的复合薄膜。透明导电薄膜6可以使用ITO（IndiumTinOxide，铟锡氧化物）或IZO（IndiumZincOxide，铟锌氧化物）等。
在本实施例中所述栅极101、栅线104、公共电极线103可认为仅有各自所对应区域的金属薄膜构成，则所述栅极101、栅线104、公共电极线103位于所述梳状公共电极102上方，同时还可认为所述栅极101、栅线104以及公共电极线103均由两部分材质组成，从上至下依次是金属薄膜和透明导电薄膜。所述公共电极线103从上至下依次包括金属薄膜以及透明导电薄膜。由于金属薄膜以及透明导电薄膜都是导体材质，故不仅保持了栅极101、栅线104以及公共电极线103的导电性，且通过金属薄膜为不透光材质故保持了遮光性。
在本实施例中均采用了一次构图工艺，就完成了栅极101、栅线104、公共电极102以及公共电极线103的制作，制作简单，快捷。
进一步地，所述半导体薄膜的材质为铟镓锌氧化物、铟镓锡氧化物、铟锡氧化物中的一种或多种。其中，半导体材质铟镓锌氧化物（IGZO），具有载流子迁移速率高，应用于形成薄膜晶体管时，具有反应速率快，从而提高了阵列基板的反应速度。
综合上述，在本实施例所述的阵列基板制作方法，仅用两次构图工艺就完成了阵列基板的制作，制作简便、快捷，生产效率高，将少了掩膜板、显影设备、显影液等耗材的损耗，从而制作成本低，经济效益高。
本发明的另一实施例中还提供了一种阵列基板，可以为采用上述的阵列基板制作方法制作而成，如图17所示，具体的的所述阵列基板，包括形成在基板1上栅线、数据线（图17中未示出栅线和数据线）及栅线和数据线交叉环绕限定的像素单元；所述像素单元包括薄膜晶体管及与所述薄膜晶体管连接的像素电极，所述像素电极25、数据线和所述薄膜晶体管的有源层21、源极22以及漏极23位于同一层。阵列基板上是由透明基板1以及由多层结构组成的，在本实施例中所述像素电极25、数据线、有源层21、源极22、漏极23处在同一层，区别现有技术当中至少有源层部分位于所述源极22、漏极23之上的。且如图17所示，所述像素电极25所在层位于所述透明基板1的表面。本实施例所述的阵列基板由于将有源层21、源极22、漏极23、数据线以及像素电极25设置在同一层，仅需一次构图工艺即可完成制作，从而具有制作步骤简单，快捷的特点，且在制作的过程中减少了掩膜板、光刻胶、显影液、显影设备的耗损，从而制作成本低，从而经济效益好。
进一步地，所述像素电极25、数据线、薄膜晶体管的有源层21、源极22以及漏极23位于所述透明基板1之上，所述阵列基板还包括位于所述像素电极25、有源层21、源极22、漏极23以及数据线所在层上方的绝缘层29；
所述绝缘层29上方还设有栅极27和栅线。栅极27与栅线相连；栅线用于开启或关闭薄膜晶体管。在本实施例所述的阵列基板中采用薄膜晶体管为顶栅结构。若本实施例所述的阵列基板用于制作TN型的液晶显示面板时，与像素电极相对设置的公共电极设置在于阵列基板相对设置的对置基板上（具体的如彩膜基板），故在阵列基板中无需制作公共电极以及公共电极线，而仅需制作栅极以及栅线即可，且可以采用普通的掩膜板工艺即可。
当本实施例所述的阵列基板还用于制作多维电场模式（例如ADS模式或者IPS模式等）的显示面板时，则阵列基板上还需制作公共电极以及为公共电极提供电压的公共电极线，且所述公共电极为梳状公共电极。故本实施例所述阵列基板的所述绝缘层29上方还设有公共电极线28以及与所述公共电极线28连接的梳状公共电极。
进一步地，所述梳状公共电极26及公共电极线28位于所述绝缘层29之上；所述栅极27、栅线及公共电极线28位于公共电极26上方。
采用本实施例所述的阵列基板，仅需采用一次构图工艺就完成了公共电极、公共电极线、栅极以及栅线等结构的形成，具有制作简便方便，耗材和设备成本低，经济效益好等优点。
进一步地，如图17所示，本实施例中所述像素电极为梳状像素电极。在具体的实施过程中所示像素电极还可以是位于像素区域内的无间隙的整板电极。
进一步地，所述像素电极、数据线和薄膜晶体管的有源层、源极以及漏极的制作材质选自铟镓锌氧化物、铟镓锡氧化物、铟锡氧化物中的一种或多种。作为本实施例进一步的改进，本实施例所述的阵列基板中所述像素电极、数据线和所述薄膜晶体管的有源层、源极以及漏极的制作原材料均为铟镓锌氧化物IGZO。
有源层为半导体层，而IGZO本身就是半导体，而源极、漏极、数据线、像素电极均为导体，故在制作过程中需采用Plasma处理将半导体的IGZO转换成导体，从而保证阵列基板的品质。
综合上述，本实施例所述的阵列基板，具有结构简单巧妙，制作成本低，经济效益好等多重优点。
上述阵列基板及其制作方法的实施例中均以顶栅结构的薄膜晶体管为例进行说明，但不限于顶栅结构。对于底栅结构薄膜晶体管的阵列基板只需将图17中位于同一层的有源层21、源极22、漏极23、像素电极25及数据线与绝缘层29上方的层整体交换层级位置即可，即有源层21、源极22、漏极23、像素电极25及数据线位于绝缘层29上方，栅极27、栅线、公共电极26和公共电极线28位于绝缘层29下方。在制作方法上只需调整上述步骤S1和S3的顺序，按照步骤S3-S2-S1制作即可，每一步的具体制作过程不变。
本发明显示装置，包括由本发明所述阵列基板制作方法所制作的阵列基板，或包括本发明所述的阵列基板。所述显示装置可以是电子纸、液晶显示面板、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (12)

1.一种阵列基板制作方法，其特征在于，包括
通过一次构图工艺在透明基板上形成包括有源层、源极、漏极、数据线以及像素电极的图形；
形成包括绝缘层的图形；
通过一次构图工艺形成包括栅极及栅线的图形。
2.根据权利要求1所述的阵列基板制作方法，其特征在于，所述在透明基板上形成包括有源层、源极、漏极、数据线以及像素电极的图形的步骤具体包括：
在透明基板上形成半导体薄膜；
在所述半导体薄膜上涂布光刻胶，通过双色调掩膜板对所述光刻胶进行曝光、显影，完全保留有源层图案所在区域对应的光刻胶，部分保留所述源极、漏极、数据线以及像素电极图案所在区域对应的光刻胶，完全去除其他区域对应的光刻胶；
刻蚀暴露出的半导体薄膜；
对光刻胶进行灰化处理，仅保留有源层图案所在区域对应的光刻胶；
通过等离子处理使暴露出的半导体薄膜对应形成包括源极、漏极、数据线以及像素电极的图形；
去除剩余的光刻胶。
3.根据权利要求2所述的阵列基板制作方法，其特征在于，在形成包括栅极及栅线的图形的过程中还包括形成公共电极线及梳状公共电极的图形，具体包括：
在绝缘层之上依次形成透明导电薄膜和金属薄膜；
在所述金属薄膜上涂布光刻胶，通过双色调掩膜板对所述光刻胶进行曝光、显影，完全保留栅极、栅线以及公共电极线图案所在区域对应的光刻胶，部分保留梳状公共电极图案所在区域对应的光刻胶，去除其他区域对应的光刻胶；
刻蚀暴露的金属薄膜及透明导电薄膜；
采用灰化工艺去除梳状公共电极图案所在区域对应的光刻胶；
刻蚀暴露的金属薄膜；
去除剩余的光刻胶，形成包括有栅极、栅线、公共电极线以及梳状公共电极的图形。
4.根据权利要求3所述的阵列基板制作方法，其特征在于，所述像素电极为梳状电极。
5.根据权利要求2-4任一项所述的阵列基板制作方法，其特征在于，所述半导体薄膜的材质选自铟镓锌氧化物、铟镓锡氧化物、铟锡氧化物中的一种或多种。
6.一种阵列基板，包括形成在透明基板上的栅线、数据线及栅线和数据线交叉环绕限定的像素单元；所述像素单元包括薄膜晶体管及与所述薄膜晶体管连接的像素电极，其特征在于，所述像素电极、数据线、薄膜晶体管的有源层、源极以及漏极位于同一层；
所述有源层、源极、漏极、数据线以及像素电极由一次构图工艺完成。
7.根据权利要求6所述的阵列基板，其特征在于，所述像素电极、数据线、薄膜晶体管的有源层、源极以及漏极位于所述透明基板之上，所述阵列基板还包括位于所述像素电极、数据线、有源层、源极以及漏极之上的绝缘层；
所述绝缘层上方还设有栅极和栅线。
8.根据权利要求7所述的阵列基板，其特征在于，所述绝缘层上方还设有公共电极线以及与所述公共电极线连接的梳状公共电极。
9.根据权利要求8所述的阵列基板，其特征在于，所述梳状公共电极位于所述绝缘层之上；所述栅极、栅线及公共电极线位于公共电极上方。
10.根据权利要求6-9任一项所述的阵列基板，其特征在于，所述像素电极为梳状像素电极。
11.根据权利要求6-9任一项所述的阵列基板，其特征在于，所述像素电极、数据线和薄膜晶体管的有源层、源极以及漏极的制作材质选自铟镓锌氧化物、铟镓锡氧化物、铟锡氧化物中的一种或多种。
12.一种显示装置，其特征在于，包括权利要求6-11任一项所述的阵列基板。
CN201310739347.3A 2013-12-26 2013-12-26 阵列基板制作方法、阵列基板及显示装置 Active CN103700628B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310739347.3A CN103700628B (zh) 2013-12-26 2013-12-26 阵列基板制作方法、阵列基板及显示装置
US14/421,947 US10134786B2 (en) 2013-12-26 2014-04-21 Array substrate, method of manufacturing the same, and display device
PCT/CN2014/075809 WO2015096312A1 (zh) 2013-12-26 2014-04-21 阵列基板及其制作方法和显示装置
US16/160,223 US10998353B2 (en) 2013-12-26 2018-10-15 Array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310739347.3A CN103700628B (zh) 2013-12-26 2013-12-26 阵列基板制作方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN103700628A CN103700628A (zh) 2014-04-02
CN103700628B true CN103700628B (zh) 2016-05-04

Family

ID=50362114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310739347.3A Active CN103700628B (zh) 2013-12-26 2013-12-26 阵列基板制作方法、阵列基板及显示装置

Country Status (3)

Country Link
US (2) US10134786B2 (zh)
CN (1) CN103700628B (zh)
WO (1) WO2015096312A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474474B (zh) * 2013-09-16 2016-08-17 北京京东方光电科技有限公司 Tft及其制作方法、阵列基板及其制作方法、x射线探测器
CN103700628B (zh) 2013-12-26 2016-05-04 京东方科技集团股份有限公司 阵列基板制作方法、阵列基板及显示装置
CN104090429B (zh) * 2014-06-16 2016-08-10 京东方科技集团股份有限公司 阵列基板及其制作方法和液晶显示装置
CN104617115A (zh) * 2015-03-02 2015-05-13 深圳市华星光电技术有限公司 Ffs型薄膜晶体管阵列基板及其制备方法
CN105957872A (zh) 2016-07-18 2016-09-21 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN106371253A (zh) 2016-08-26 2017-02-01 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及制造方法
CN114236931B (zh) * 2021-12-29 2024-01-30 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板
CN114660862B (zh) * 2022-01-06 2023-08-29 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板
CN114879422A (zh) * 2022-05-25 2022-08-09 广州华星光电半导体显示技术有限公司 阵列基板以及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629577A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0973058B1 (en) * 1998-02-04 2005-12-21 Seiko Epson Corporation Liquid crystal device and electronic device
JP4066620B2 (ja) * 2000-07-21 2008-03-26 日亜化学工業株式会社 発光素子、および発光素子を配置した表示装置ならびに表示装置の製造方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100930916B1 (ko) * 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
KR100556701B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20050058058A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
US20130001546A1 (en) * 2010-03-26 2013-01-03 Tsuyoshi Kamada Display device and method for producing array substrate for display device
CN102456619B (zh) 2010-10-22 2014-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
KR20120132130A (ko) * 2011-05-27 2012-12-05 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
CN102709237B (zh) 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN102903675B (zh) 2012-10-12 2014-11-19 京东方科技集团股份有限公司 一种tft阵列基板、制作方法及显示装置
CN103456742B (zh) * 2013-08-27 2017-02-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103700628B (zh) 2013-12-26 2016-05-04 京东方科技集团股份有限公司 阵列基板制作方法、阵列基板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629577A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置

Also Published As

Publication number Publication date
US10134786B2 (en) 2018-11-20
US10998353B2 (en) 2021-05-04
US20160027817A1 (en) 2016-01-28
US20190051679A1 (en) 2019-02-14
WO2015096312A1 (zh) 2015-07-02
CN103700628A (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
CN103700628B (zh) 阵列基板制作方法、阵列基板及显示装置
CN102629577B (zh) 一种tft阵列基板及其制造方法和显示装置
CN104393000B (zh) 一种阵列基板及其制作方法、显示装置
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN102790012A (zh) 阵列基板的制造方法及阵列基板、显示装置
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN101957529A (zh) Ffs型tft-lcd阵列基板及其制造方法
CN103219284B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104037126A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN103295970A (zh) 阵列基板、其制造方法及显示装置
CN102768990B (zh) 阵列基板及其制作方法、显示装置
CN102709241A (zh) 一种薄膜晶体管阵列基板及制作方法和显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN104465510A (zh) 一种阵列基板及其制作方法和显示面板
CN103227148A (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN102931138B (zh) 阵列基板及其制造方法、显示装置
CN102629578B (zh) 一种tft阵列基板及其制造方法和显示装置
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
CN103441129A (zh) 阵列基板及其制作方法和显示装置
CN103915451A (zh) 一种阵列基板及其制造方法、显示装置
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN104091806B (zh) 一种阵列基板及其制作方法和显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant