JP2009043797A - 薄膜トランジスター - Google Patents

薄膜トランジスター Download PDF

Info

Publication number
JP2009043797A
JP2009043797A JP2007204864A JP2007204864A JP2009043797A JP 2009043797 A JP2009043797 A JP 2009043797A JP 2007204864 A JP2007204864 A JP 2007204864A JP 2007204864 A JP2007204864 A JP 2007204864A JP 2009043797 A JP2009043797 A JP 2009043797A
Authority
JP
Japan
Prior art keywords
film
copper alloy
electrode film
oxygen
aem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007204864A
Other languages
English (en)
Other versions
JP5315641B2 (ja
Inventor
Akira Mori
暁 森
Shuhin Cho
守斌 張
Terushi Mishima
昭史 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2007204864A priority Critical patent/JP5315641B2/ja
Publication of JP2009043797A publication Critical patent/JP2009043797A/ja
Application granted granted Critical
Publication of JP5315641B2 publication Critical patent/JP5315641B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】薄膜トランジスターを提供する。
【解決手段】ガラス基板1の上にゲート電極膜2を形成し、前記ガラス基板1およびゲート電極膜2の上に窒化珪素膜3を形成し、前記窒化珪素膜3の上にアモルファスSi膜4を形成し、前記アモルファスSi膜4の上にバリア膜を介していずれもCu−O−AEM(アルカリ土類金属)銅合金膜15の下地層を有するCu−AEM(アルカリ土類金属)銅合金からなるドレイン電極膜5およびソース電極膜6を形成し、前記アモルファスSi膜4、ドレイン電極膜5およびソース電極膜6の上に窒化珪素膜3´を被覆形成してなる薄膜トランジスターにおいて、前記バリア膜は、Cu−Si−O−AEM(アルカリ土類金属)銅合金膜19で構成されていることを特徴とする。
【選択図】図6

Description

この発明は、アモルファスシリコン膜とドレイン電極膜との間にバリア膜が形成されており、さらにアモルファスシリコン膜とソース電極の間にバリア膜が形成される薄膜トランジスターであって、前記バリア膜は、銅、シリコン、アルカリ土類金属および酸素からなる酸素含有銅合金膜からなる薄膜トランジスターに関するものである。
アクティブマトリックス方式で駆動する薄膜トランジスターを用いたフラットパネルディスプレイとして、液晶ディスプレイ、プラズマディスプレイ、有機ELディスプレイ、無機ELディスプレイなどが知られている。これら薄膜トランジスターを用いたフラットパネルディスプレイにはガラス基板表面に格子状に金属膜からなる配線が密着形成されており、この金属膜からなる格子状配線の交差点に薄膜トランジスターが設けられている。
この薄膜トランジスターは、図7の断面概略説明図に示されるように、ガラス基板1の表面に金属膜からなるゲート電極膜2が形成されており、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3が形成されており、さらに窒化珪素(SiNx)膜3の上にアモルファスSi膜4が形成されており、このアモルファスSi膜4の上にいずれもバリア膜7を介してCuおよびアルカリ土類金属からなる銅合金により構成されたドレイン電極膜5およびソース電極膜6が形成されており、さらに前記アモルファスSi膜4、ドレイン電極膜5およびソース電極膜6の全面を覆うように窒化珪素(SiNx)膜3´が形成された積層膜構造を有している。
かかる積層膜構造を有する薄膜トランジスターを作製するには、まず、図8の断面図に示されるような、ガラス基板1の表面にCuおよびアルカリ土類金属からなる銅合金膜により構成されたゲート電極膜2を形成し、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3を形成し、さらに窒化珪素(SiNx)膜3の上にアモルファスSi膜4を形成し、このアモルファスSi膜4の上にバリア膜7を形成し、前記窒化珪素(SiNx)膜3およびバリア膜7の全面を被覆するようにCuおよびアルカリ土類金属からなる銅合金により構成された銅合金膜8を形成して積層体9を作製する。このCuおよびアルカリ土類金属からなる銅合金により構成された銅合金膜8はアルカリ土類金属:0.05〜0.5原子%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する銅合金からなることも知られている。
次いで前記積層体9のバリア膜7並びにCuおよびアルカリ土類金属からなる銅合金により構成された銅合金膜8を写真製版(フォトリソ)により湿式エッチングすることによって、バリア膜7並びに銅およびアルカリ土類金属からなる銅合金膜8に覆われていたアモルファスSi膜4の一部を露出させ、バリア膜7、ドレイン電極膜5およびソース電極膜6を形成することにより図9の断面図に示される従来の薄膜トランジスター中間体10を作製し、その後、従来の薄膜トランジスター中間体10の全面に窒化珪素(SiNx)膜3´を300℃前後で化学蒸着することにより図7の断面図に示される従来の薄膜トランジスターを作製する。図7〜9に図示されてはいないが、ドレイン電極膜5およびソース電極膜6の密着性を高めるためにドレイン電極膜5およびソース電極膜6の下地層としてCu、酸素およびアルカリ土類金属からなる銅合金膜を形成することも知られている。
前記窒化珪素(SiNx)膜3´は一般に300℃前後で化学蒸着することにより成膜されるので、窒化珪素(SiNx)膜3´の成膜時に前記アモルファスSi膜4のSiがアルカリ土類金属を含む銅合金からなるドレイン電極膜5およびソース電極膜6に拡散し、そのためにドレイン電極膜5およびソース電極膜6の比抵抗が大きく上昇する。
この窒化珪素(SiNx)膜3´の化学蒸着時にアモルファスSi膜4のSiがドレイン電極膜5およびソース電極膜6に拡散してドレイン電極膜5およびソース電極膜6の比抵抗が上昇するのを阻止するために、アモルファスSi膜4とドレイン電極膜5の間およびアモルファスSi膜4とソース電極膜6の間にバリア膜7を形成する。このバリア膜7として通常MoもしくはMo合金膜またはTiもしくはTi合金膜が使用されており、このバリア膜7はその後薄膜トランジスターが加熱されるようなことがあってもアモルファスSi膜4のSiがドレイン電極膜5およびソース電極膜6に拡散してドレイン電極膜5およびソース電極膜6の比抵抗が上昇するのを阻止する作用も果たす(特許文献1参照)。
特開2004−163901号公報
しかし、バリア膜7としてMo膜もしくはMo合金膜またはTiもしくはTi合金膜を使用すると、Mo、Tiまたはこれらの合金膜からなるバリア膜7とCuおよびアルカリ土類金属からなる銅合金により構成された銅合金膜8とは異なる金属で構成されており、かかる異なる金属が接触している複合金属膜を湿式エッチングすると湿式エッチングする際に局部電池が形成され、バリア膜7とドレイン電極膜5の接触端部およびバリア膜とソース電極膜6の接触端部が優先的にエッチングされ、図9の一部拡大図である図10に示されるように、バリア膜7とドレイン電極膜5の接触端部およびバリア膜7とソース電極膜6の接触端部に深い凹部11が生成し、この凹部11はバリア膜7とドレイン電極膜5の境界およびバリア膜7とソース電極膜6の境界に沿って奥深く形成されるので、湿式エッチング中に凹部11に湿式エッチング液が浸透し、湿式エッチング中に凹部11に浸透した湿式エッチング液は洗浄し乾燥しても排出されず、湿式エッチング液が凹部11から排出されない状態で窒化珪素(SiNx)膜3´を300℃前後で化学蒸着すると、化学蒸着中に湿式エッチング液が蒸発し、窒化珪素(SiNx)膜3´に膨らみが生じて窒化珪素(SiNx)膜3´の一部の密着性が低下したりするために薄膜トランジスター不良の原因となる。
そこで、本発明者等は、前記湿式エッチング中の凹部の生成を防止して薄膜トランジスターを作製すべく研究を行った。その結果、
(イ)酸化シリコン膜、並びにCu、酸素およびアルカリ土類金属からなる銅合金で構成された銅合金膜(以下、Cu−O−AEM銅合金膜という)からなる二層複合膜は、バリア膜として従来から知られているMo膜もしくはMo合金膜またはTiもしくはTi合金膜と同等の効果を有し、この二層複合膜におけるCu−O−AEM銅合金膜の上に、アルカリ土類金属:0.05〜0.5原子%を含有し、残部がCuおよび不可避不純物からなる銅合金膜(以下、Cu−AEM銅合金膜という)を被覆した積層体を作製し、この積層体を湿式エッチングして得られた薄膜トランジスター中間体には図10に示されるような凹部11が生成することはない、
(ロ)また、前記酸化シリコン膜およびCu−O−AEM銅合金膜からなる二層複合膜におけるCu−O−AEM銅合金膜上にCu−AEM銅合金膜を形成したのち写真製版(フォトリソ)などにより湿式エッチングして酸化シリコン膜を一部露出させドレイン電極膜およびソース電極膜を形成して薄膜トランジスター中間体を作製し、その後ドレイン電極膜およびソース電極膜上のレジストを剥離するために薄膜トランジスター中間体を強アルカリの剥離液に浸漬する操作を行うが、この浸漬に際して前記Mg、Caなどのアルカリ土類金属を含むCu−O−AEM銅合金膜が酸化シリコン膜とドレイン電極膜の間および酸化シリコン膜とソース電極膜の間にそれぞれ介在することによりドレイン電極膜およびソース電極膜が剥がれることがない、
(ハ)前記湿式エッチングして得られた薄膜トランジスター中間体の上に窒化珪素(SiNx)膜3´を300℃前後で化学蒸着すると、化学蒸着中に前記アモルファスSi膜とCu−O−AEM銅合金膜の間にCu、Si、アルカリ土類金属および酸素からなる酸素含有銅合金膜(以下、Cu−Si−O−AEM銅合金膜という)が生成し、化学蒸着中にアモルファスSi膜のSiがドレイン電極膜およびソース電極膜にまで拡散し到達してドレイン電極膜およびソース電極膜の比抵抗を増加させることはない、
(ニ)前記化学蒸着中にアモルファスSi膜とCu−O−AEM銅合金膜の間に生成したCu−Si−O−AEM銅合金膜は、従来のMo膜もしくはMo合金膜またはTiもしくはTi合金膜と同等のバリア性を有し、その後に薄膜トランジスターが加熱されるようなことがあってもアモルファスSi膜のSiがドレイン電極膜およびソース電極膜に拡散してドレイン電極膜およびソース電極膜の比抵抗を増加させることはない、
(ホ)前記バリア膜として作用するCu−Si−O−AEM銅合金膜は、酸素:20原子%以上を含み、その厚さは1〜15nmの範囲内にあることが好ましい、などの研究結果が得られたのである。
この発明は、上記の研究結果に基づいてなされたものであって、
(1)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上にバリア膜を介していずれもCu−O−AEM銅合金膜の下地層を有するCu−AEM銅合金膜からなるドレイン電極膜およびソース電極膜を形成し、前記アモルファスSi膜、ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターであって、
前記バリア膜は、Cu−Si−O−AEM銅合金膜で構成された薄膜トランジスター、
(2)前記Cu−Si−O−AEM銅合金膜は、酸素:20原子%以上、アルカリ土類金属:0.05〜0.5原子%を含む前記(1)記載の薄膜トランジスター、
(3)前記Cu−Si−O−AEM銅合金膜は、厚さ:1〜15nmの範囲内にある前記(1)または(2)記載の薄膜トランジスター、
(4)前記ドレイン電極膜およびソース電極膜を形成する銅合金膜は、アルカリ土類金属:0.05〜0.5原子%を含有し、残部がCuおよび不可避不純物からなるCu−AEM銅合金膜である前記(1)、(2)または(3)記載の薄膜トランジスター、
(5)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスシリコン膜を形成し、前記アモルファスシリコン膜の上に酸化シリコン膜を形成し、この酸化シリコン膜の上にCu−O−AEM銅合金膜を形成し、このCu−O−AEM銅合金膜の上にドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスター中間体、
(6)ドレイン電極膜およびソース電極膜を形成する銅合金膜は、アルカリ土類金属:0.05〜0.5原子%を含有し、残部がCuおよび不可避不純物からなるCu−AEM銅合金膜である前記(5)記載の薄膜トランジスター中間体、に特徴を有するものである。
この発明の薄膜トランジスターは、下記の如き方法により作製することができる。まず、図1の断面図に示されるように、ガラス基板1の表面にCu−AEM銅合金膜からなるゲート電極膜2を形成し、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3を形成し、さらに窒化珪素(SiNx)膜3の上にアモルファスSi膜4を形成して第1積層体13を作製する。
次に、この第1積層体13のアモルファスSi膜4の上に、図2の断面図に示されるように、酸化シリコン膜12を形成して第2積層体14を作製する。この酸化シリコン膜12は図1の第1積層体13を基板となるようにスパッタ装置内に載置し、スパッタ装置内の雰囲気を酸素を含む不活性ガス雰囲気となるように保持しながら空スパッタすることにより形成することができる。
次に、第2積層体14の上に、図3の断面図に示されるように、酸素およびMg、Caなどのアルカリ土類金属を含むCu−O−AEM銅合金膜15を成膜して第3積層体16を作製する。このCu−O−AEM銅合金膜15はCuおよびアルカリ土類金属からなる銅合金製のターゲットを用い、図2の第2積層体14を基板としスパッタ装置内に載置し、雰囲気を酸素を含む不活性ガス雰囲気となるように保持しながらスパッタすることにより形成することができる。
さらに、図4に示されるように、第3積層体16の上にCu−AEM銅合金膜8を形成して第4積層体17を作製する。このCu−AEM銅合金膜8はアルカリ土類金属:0.05〜0.5原子%を含有し、残部がCuおよび不可避不純物からなる銅合金製のターゲットを用い、図3の第3積層体16を基板としてスパッタ装置内に載置し、不活性ガス雰囲気中においてスパッタすることにより形成することができる。
このようにして得られた第4積層体17のCu−O−AEM銅合金膜15およびCu−AEM銅合金膜8により覆われていたアモルファスSi膜4上の酸化シリコン膜12の一部を露出させ、ドレイン電極膜5およびソース電極膜6を形成することにより図5の断面図に示される薄膜トランジスター中間体18を作製する。酸化シリコン膜12の一部を露出させて前記ドレイン電極膜5およびソース電極膜6を形成するにはCu−O−AEM銅合金膜15およびCu−AEM銅合金膜8を写真製版(フォトリソ)により湿式エッチングすることによって作製することができる。この写真製版(フォトリソ)による湿式エッチング後にドレイン電極膜5およびソース電極膜6上のレジスト(図示せず)を剥離するために薄膜トランジスター中間体を強アルカリの剥離液に浸漬する操作を行うが、この浸漬に際して前記アルカリ土類金属を含むCu−O−AEM銅合金膜15が酸化シリコン膜12とドレイン電極膜5の間および酸化シリコン膜12とソース電極膜6の間にそれぞれ介在することによりドレイン電極膜5およびソース電極膜6が剥がれることがない。
この薄膜トランジスター中間体18の上にさらに窒化珪素(SiNx)膜3´を成膜することにより図6に示されるこの発明の薄膜トランジスターを作製することができる。図6に示される窒化珪素(SiNx)膜3´の成膜は、従来と同様にして窒化珪素(SiNx)膜3´を300℃前後で化学蒸着することにより達成される。前記窒化珪素(SiNx)膜3´の化学蒸着中に、アモルファスSi膜4とCu−O−AEM銅合金膜15の境界にCu、Si、AEMおよび酸素からなるCu−Si−O−AEM銅合金膜19が生成し、窒化珪素(SiNx)膜3´の化学蒸着中にアモルファスSi膜のSiがドレイン電極膜5およびソース電極膜6にまで拡散してドレイン電極膜5およびソース電極膜6の比抵抗を増大させることはない。また、前記窒化珪素(SiNx)膜3´の化学蒸着中に生成したCu−Si−O−AEM銅合金膜19は、その後、薄膜トランジスターが加熱されるようなことがあっても優れたバリア性を発揮してアモルファスSi膜4のSiがドレイン電極膜5およびソース電極膜6に拡散するのを阻止し、ドレイン電極膜5およびソース電極膜6の比抵抗を増大させることはない。
この発明の薄膜トランジスターのバリア膜として作用するCu−Si−O−AEM銅合金膜に含まれる酸素および膜厚を前述のごとく限定した理由並びにドレイン電極膜およびソース電極膜に使用するCu−AEM合金膜の成分組成を前述のごとく限定した理由を説明する。
(a)Cu−Si−O−AEM銅合金膜に含まれる酸素量:
Cu−Si−O−AEM銅合金膜に含まれる酸素が20原子%未満含まれていてもSiの拡散を十分に阻止することができないので好ましくない。したがって、この発明の薄膜トランジスターにおいて形成されるCu−Si−O−AEM銅合金膜に含まれる酸素は20原子%以上(好ましくは20〜66原子%)に定めた。
(b)Cu−Si−O−AEM銅合金膜の厚さ:
Cu−Si−O−AEM銅合金膜の厚さは1nm未満では薄過ぎてアモルファスSi膜のSiがドレイン電極膜およびソース電極膜に拡散することを阻止することができないので好ましくなく、一方、15nmを越えて厚くしても格別の効果が得られない。したがって、Cu−Si−O−AEM銅合金膜の厚さを1〜15nmに定めた。
(c)Cu−AEM合金膜に含まれるAEM:
ドレイン電極膜およびソース電極膜に使用するCu−AEM合金膜に含まれるAEMを0.05〜0.5原子%に限定したのは、AEM:0.05原子%未満ではレジスト剥離液に浸漬する際に剥がれが発生するので好ましくなく、一方、AEMを0.5原子%を越えて含有するとヒロックが発生しやすくなるので好ましくない理由によるものである。
この発明の薄膜トランジスターは、湿式エッチング時にバリア膜とドレイン電極膜およびバリア膜とソース電極膜のそれぞれの接合端部に凹部が形成されることがなく、さらに写真製版(フォトリソ)による湿式エッチング後にドレイン電極膜およびソース電極膜上のレジスト(図示せず)を剥離するために薄膜トランジスター中間体を強アルカリの剥離液に浸漬してもドレイン電極膜およびソース電極膜が剥がれることがなく、作製した薄膜トランジスターに不良品発生が極めて少なく、低コストで優れた性能を有するフラットパネルディスプレイを提供することができるなど優れた効果を奏するものである。
実施例1
ガラス基板(縦:50mm、横:50mm、厚さ:0.7mmの寸法を有するコーニング社製1737のガラス基板)の上全面にアモルファスSi膜を200nmの厚さに成膜した。さらに表1に示される成分組成を有し、直径6インチの寸法を有するCu−Mg銅合金ターゲットA〜Gを用意した。このアモルファスSi膜を200nmの厚さに成膜したものを基板としてスパッタ装置に設置し、さらに表1に示される成分組成を有し、直径6インチの寸法を有するCu−Mg銅合金ターゲットA〜Gをスパッタ装置に設置し、スパッタ装置の電源として直流方式を採用し、スパッタ装置の真空容器を到達真空度4×10−5Paになるまで真空引きした。次に酸素を表2に示す割合で含んだArガスを真空容器内に流し、スパッタ雰囲気圧力を0.67Paとした後、ターゲットと基板の間に設置したシャッターを閉じたまま出力:600Wで表2に示される時間放電して空スパッタすることにより、まず、酸化シリコン膜を成膜した。
次に、雰囲気をそのまま維持した状態でシャッターを開け、前記表1のCu−Mg銅合金ターゲットA〜Gを用いてスパッタを続けて前記酸化シリコン膜の上に表2に示される厚さを有し、幅:20mm、長さ:40mmの寸法を有し表2に示される厚さのCu−O−Mg銅合金膜を成膜した。
次に酸素の供給を停止し、Arガスのみで0.67Paの圧力に保持しながら前記表1のCu−Mg銅合金ターゲットA〜Gを用いてスパッタすることにより厚さ:250nm、幅:20mm、長さ:40mmの寸法を有し表2に示される成分組成のCu−Mg銅合金膜を成膜し、本発明薄膜トランジスター中間体試験片1〜7および比較薄膜トランジスター中間体試験片1〜3を作製した。
本発明薄膜トランジスター中間体試験片1〜7および比較薄膜トランジスター中間体試験片1〜3を湿式エッチングして本発明薄膜トランジスター中間体試験片1〜7および比較薄膜トランジスター中間体試験片1〜3におけるCu−O−Mg銅合金膜およびCu−Mg銅合金膜に縦:10mm、横:10mmの寸法の窓を開け、湿式エッチングしたCu−O−Mg銅合金膜およびCu−Mg銅合金膜の界面の断面をTEMで5百万倍に拡大し、接触端部に生成する凹部の有無を観察し、その結果を表2に示した。
さらに、Cu−O−Mg銅合金膜およびCu−Mg銅合金膜を写真製版(フォトリソ)により湿式エッチングした後にドレイン電極膜およびソース電極膜上のレジスト(図示せず)を剥離するために強アルカリの剥離液(3質量%NaOH水溶液、温度:40℃)に5分間浸漬し、ドレイン電極膜およびソース電極膜となるCu−Mg銅合金膜に剥離が生じているか否かを目視にて観察し、その結果を表2に示した。
次に、この湿式エッチングした本発明薄膜トランジスター中間体試験片1〜7および比較薄膜トランジスター中間体試験片1〜3を温度:300℃に保持しながらプラズマCVDを行い、厚さ:200nmを有するSiNx絶縁膜を成膜し、その後、SiNx絶縁膜をドライエッチングで剥離し、この剥離部分をTEM(透過型電子顕微鏡)により観察した結果、酸化シリコン膜とCu−O−Mg銅合金膜との境界にCu−Si−O−Mg銅合金膜が生成していることがわかった。このCu−Si−O−Mg銅合金膜に含まれる最大酸素含有量およびその厚さを測定し、その結果を表2に示した。
なお、Cu−Si−O−Mg銅合金膜の最大酸素含有量は日本電子(株)製透過型電子顕微鏡(TEM)に装着された(株)ノーラン社製エネルギー分散型X線分析装置(EDS)Voyagerで測定した。加速電圧は200kVとした。
また、酸素含有量をCu−Si−O−Mg銅合金膜の膜厚方向にTEMに装着されたEDSで測定し、酸素含有量が20原子%以上のCu−Si−O−Mg銅合金膜の厚さをCu−Si−O−Mg銅合金膜の厚さとした。
さらにSiNx絶縁膜を成膜後のCu−Mg銅合金膜の比抵抗を4探針法で測定することにより酸化シリコンおよびCu−O−Mg銅合金膜からなる複合膜のバリア性を評価し、さらに比抵抗測定後のCu−Mg銅合金膜の表面を光学顕微鏡(1000倍)により観察し、ヒロックの発生の有無を調べ、その結果を表2に示した。
従来例1
実施例で作製したガラス基板(縦:50mm、横:50mm、厚さ:0.7mmの寸法を有するコーニング社製1737のガラス基板)の上のSi薄膜の上にスパッタにより厚さ:50nmのMo薄膜を成膜し、次いでこのMo薄膜の上に表1のMg含有銅合金ターゲットDを用い実施例1と同じ条件で厚さ:250nmのCu−Mg銅合金膜を成膜することによりMo薄膜およびCu−Mg銅合金膜からなる複合膜を有する従来薄膜トランジスター中間体試験片1を作製した。得られた従来薄膜トランジスター中間体試験片1の複合膜を縦:10mm、横:10mmの寸法の窓を開けるように湿式エッチングし、Mo膜およびCu−Mg銅合金膜の界面の断面をTEMで5百万倍に拡大して観察した結果、複合膜の接触端部に凹部が生成していることがわかり、その結果を表2に示した。
さらに、Cu−Mg銅合金膜を写真製版(フォトリソ)により湿式エッチングした後にドレイン電極膜およびソース電極膜上のレジスト(図示せず)を剥離するために強アルカリの剥離液(3質量%NaOH水溶液、温度:40℃)に5分間に浸漬し、ドレイン電極膜およびソース電極膜となるCu−Mg銅合金膜に剥離が生じているか否かを目視にて観察し、その結果を表2に示した。
次に、この湿式エッチングした従来薄膜トランジスター中間体試験片1を基板とし、基板を温度:300℃に保持しながらプラズマCVDを行い、厚さ:200nmを有するSiNx絶縁膜を成膜し、その後、SiNx絶縁膜をドライエッチングで剥離し、SiNx絶縁膜を成膜後のCu−Mg銅合金膜の比抵抗を4探針法で測定することによりMo膜のバリア性を評価し、さらに比抵抗測定後のCu−Mg銅合金膜の表面を光学顕微鏡(1000倍)により観察し、ヒロックの発生の有無を調べ、その結果を表2に示した。
Figure 2009043797
Figure 2009043797
表1〜2に示される結果から、本発明薄膜トランジスター中間体試験片1〜7のSiNx絶縁膜の成膜後のCu−Mg銅合金膜の比抵抗は、従来薄膜トランジスター中間体試験片1のSiNx絶縁膜の成膜後のCu−Mg銅合金膜の比抵抗とほぼ同じであることから、酸化シリコン膜およびCu−O−Mg銅合金膜からなる複合膜が従来薄膜トランジスター中間体試験片1のMo膜と同等のバリア性を有するが、従来薄膜トランジスター中間体試験片1には湿式エッチングに際して凹部が生成することがわかる。また、この発明の条件から外れた値を有する比較薄膜トランジスター中間体試験片1〜3は剥離またはヒロックが発生するので好ましくないことがわかる。
実施例2
ガラス基板(縦:50mm、横:50mm、厚さ:0.7mmの寸法を有するコーニング社製1737のガラス基板)の上全面にアモルファスSi膜を200nmの厚さに成膜した。さらに表3に示される成分組成を有し、直径6インチの寸法を有するCu−Ca銅合金ターゲットH〜Nを用意した。このアモルファスSi膜を200nmの厚さに成膜したものを基板としてスパッタ装置に設置し、さらに表3に示される成分組成を有し、直径6インチの寸法を有するCu−Ca銅合金ターゲットH〜Nをスパッタ装置に設置し、スパッタ装置の電源として直流方式を採用し、スパッタ装置の真空容器を到達真空度4×10−5Paになるまで真空引きした。次に酸素を表4に示す割合で含んだArガスを真空容器内に流し、スパッタ雰囲気圧力を0.67Paとした後、ターゲットと基板の間に設置したシャッターを閉じたまま出力:600Wで表4に示される時間放電して空スパッタすることにより、まず、酸化シリコン膜を成膜した。
次に、雰囲気をそのまま維持した状態でシャッターを開け、前記表3のCu−Ca銅合金ターゲットH〜Nを用いてスパッタを続けて前記酸化シリコン膜の上に表4に示される厚さを有し、幅:20mm、長さ:40mmの寸法を有し表4に示される厚さのCu−O−Ca銅合金膜を成膜した。
次に酸素の供給を停止し、Arガスのみで0.67Paの圧力に保持しながら前記表3のCu−Ca銅合金ターゲットH〜Nを用いてスパッタすることにより厚さ:250nm、幅:20mm、長さ:40mmの寸法を有し表4に示される成分組成のCu−Ca銅合金膜を成膜し、本発明薄膜トランジスター中間体試験片8〜14および比較薄膜トランジスター中間体試験片4〜6を作製した。
本発明薄膜トランジスター中間体試験片8〜14および比較薄膜トランジスター中間体試験片4〜6を湿式エッチングして本発明薄膜トランジスター中間体試験片8〜14および比較薄膜トランジスター中間体試験片4〜6におけるCu−O−Ca銅合金膜およびCu−Ca銅合金膜に縦:10mm、横:10mmの寸法の窓を開け、湿式エッチングしたCu−O−Ca銅合金膜およびCu−Ca銅合金膜の界面の断面をTEMで5百万倍に拡大し、接触端部に生成する凹部の有無を観察し、その結果を表4に示した。
さらに、Cu−O−Ca銅合金膜およびCu−Ca銅合金膜を写真製版(フォトリソ)により湿式エッチングした後にドレイン電極膜およびソース電極膜上のレジスト(図示せず)を剥離するために強アルカリの剥離液(3質量%NaOH水溶液、温度:40℃)に5分間浸漬し、ドレイン電極膜およびソース電極膜となるCu−Ca銅合金膜に剥離が生じているか否かを目視にて観察し、その結果を表4に示した。
次に、この湿式エッチングした本発明薄膜トランジスター中間体試験片8〜14および比較薄膜トランジスター中間体試験片4〜6を温度:300℃に保持しながらプラズマCVDを行い、厚さ:200nmを有するSiNx絶縁膜を成膜し、その後、SiNx絶縁膜をドライエッチングで剥離し、この剥離部分をTEM(透過型電子顕微鏡)により観察した結果、酸化シリコン膜とCu−O−Ca銅合金膜との境界にCu−Si−O−Ca銅合金膜が生成していることがわかった。このCu−Si−O−Ca銅合金膜に含まれる最大酸素含有量およびその厚さを測定し、その結果を表4に示した。
なお、Cu−Si−O−Ca銅合金膜の最大酸素含有量は日本電子(株)製透過型電子顕微鏡(TEM)に装着された(株)ノーラン社製エネルギー分散型X線分析装置(EDS)Voyagerで測定した。加速電圧は200kVとした。
また、酸素含有量をCu−Si−O−Ca銅合金膜の膜厚方向にTEMに装着されたEDSで測定し、酸素含有量が20原子%以上のCu−Si−O−Ca銅合金膜の厚さをCu−Si−O−Ca銅合金膜の厚さとした。
さらにSiNx絶縁膜を成膜後のCu−Ca銅合金膜の比抵抗を4探針法で測定することにより酸化シリコンおよびCu−O−Ca銅合金膜からなる複合膜のバリア性を評価し、さらに比抵抗測定後のCu−Ca銅合金膜の表面を光学顕微鏡(1000倍)により観察し、ヒロックの発生の有無を調べ、その結果を表4に示した。
従来例2
実施例で作製したガラス基板(縦:50mm、横:50mm、厚さ:0.7mmの寸法を有するコーニング社製1737のガラス基板)の上のSi薄膜の上にスパッタにより厚さ:50nmのMo薄膜を成膜し、次いでこのMo薄膜の上に表3のCu−Ca銅合金ターゲットKを用い実施例2と同じ条件で厚さ:250nmのCu−Ca銅合金膜を成膜することによりMo薄膜およびCu−Ca銅合金膜からなる複合膜を有する従来薄膜トランジスター中間体試験片2を作製した。得られた従来薄膜トランジスター中間体試験片2の複合膜を縦:10mm、横:10mmの寸法の窓を開けるように湿式エッチングし、Mo膜およびCu−Ca銅合金膜の界面の断面をTEMで5百万倍に拡大して観察した結果、複合膜の接触端部に凹部が生成していることがわかり、その結果を表4に示した。
さらに、Cu−Ca銅合金膜を写真製版(フォトリソ)により湿式エッチングした後にドレイン電極膜およびソース電極膜上のレジスト(図示せず)を剥離するために強アルカリの剥離液(3質量%NaOH水溶液、温度:40℃)に5分間に浸漬し、ドレイン電極膜およびソース電極膜となるCu−Ca銅合金膜に剥離が生じているか否かを目視にて観察し、その結果を表4に示した。
次に、この湿式エッチングした従来薄膜トランジスター中間体試験片1を基板とし、基板を温度:300℃に保持しながらプラズマCVDを行い、厚さ:200nmを有するSiNx絶縁膜を成膜し、その後、SiNx絶縁膜をドライエッチングで剥離し、SiNx絶縁膜を成膜後のCu−Ca銅合金膜の比抵抗を4探針法で測定することによりMo膜のバリア性を評価し、さらに比抵抗測定後のCu−Ca銅合金膜の表面を光学顕微鏡(1000倍)により観察し、ヒロックの発生の有無を調べ、その結果を表4に示した。
Figure 2009043797
Figure 2009043797
表3〜4に示される結果から、本発明薄膜トランジスター中間体試験片8〜14のSiNx絶縁膜の成膜後のCu−Ca銅合金膜の比抵抗は、従来薄膜トランジスター中間体試験片2のSiNx絶縁膜の成膜後のCu−Ca銅合金膜の比抵抗とほぼ同じであることから、酸化シリコン膜およびCu−O−Ca銅合金膜からなる複合膜が従来薄膜トランジスター中間体試験片2のMo膜と同等のバリア性を有するが、従来薄膜トランジスター中間体試験片2には湿式エッチングに際して凹部が生成することがわかる。また、この発明の条件から外れた値を有する比較薄膜トランジスター中間体試験片4〜6は剥離またはヒロックが発生するので好ましくないことがわかる。
第1積層体の断面概略説明図である。 第2積層体の断面概略説明図である。 第3積層体の断面概略説明図である。 第4積層体の断面概略説明図である。 この発明の薄膜トランジスター中間体の断面概略説明図である。 この発明の薄膜トランジスターの断面概略説明図である。 従来の薄膜トランジスターの要部を説明するための断面概略説明図である。 従来の積層体の要部を説明するための断面概略説明図である。 従来の薄膜トランジスター中間体の断面概略説明図である。 図9の一部拡大断面概略説明図である。
符号の説明
1:ガラス基板、2:ゲート電極、3:SiNx膜、3´:SiNx膜、4:アモルファスSi膜、5:ドレイン電極、6:ソース電極、7:バリア層、8:Cu−AEM銅合金膜、9:積層体、10:従来の薄膜トランジスター中間体、11:凹部、12:酸化シリコン膜、13:第1積層体、14:第2積層体、15:Cu−O−AEM銅合金膜、16:第3積層体、17:第4積層体、18:この発明の薄膜トランジスター中間体、19:Cu−Si−O−AEM銅合金膜、20:この発明の薄膜トランジスター

Claims (6)

  1. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上にバリア膜を介していずれも銅、アルカリ土類金属および酸素からなる酸素含有銅合金膜の下地層を有する銅およびアルカリ土類金属からなる銅合金膜で構成されたドレイン電極膜およびソース電極膜を形成し、前記アモルファスSi膜、ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターであって、
    前記バリア膜は、銅、シリコン、アルカリ土類金属および酸素からなる酸素含有銅合金膜で構成されていることを特徴とする薄膜トランジスター。
  2. 前記銅、シリコン、アルカリ土類金属および酸素からなる酸素含有銅合金膜は、酸素:20原子%以上を含むことを特徴とする請求項1記載の薄膜トランジスター。
  3. 前記銅、シリコン、アルカリ土類金属および酸素からなる酸素含有銅合金膜は、厚さ:1〜15nmの範囲内にあることを特徴とする請求項1または2記載の薄膜トランジスター。
  4. 前記ドレイン電極膜およびソース電極膜を形成する銅合金膜は、アルカリ土類金属:0.05〜0.5原子%を含有し、残部がCuおよび不可避不純物からなる銅合金膜であることを特徴とする請求項1、2または3記載の薄膜トランジスター。
  5. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスシリコン膜を形成し、前記アモルファスシリコン膜の上に酸化シリコン膜を形成し、この酸化シリコン膜の上に銅、アルカリ土類金属および酸素からなる酸素含有銅合金膜を形成し、この銅、アルカリ土類金属および酸素からなる酸素含有銅合金膜の上に銅およびアルカリ土類金属からなる銅合金膜で構成されたドレイン電極膜およびソース電極膜を形成してなることを特徴とする薄膜トランジスター中間体。
  6. 前記ドレイン電極膜およびソース電極膜を形成する銅合金膜は、アルカリ土類金属:0.05〜0.5原子%を含有し、残部がCuおよび不可避不純物からなる銅合金膜であることを特徴とする請求項5記載の薄膜トランジスター中間体。
JP2007204864A 2007-08-07 2007-08-07 薄膜トランジスター Expired - Fee Related JP5315641B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007204864A JP5315641B2 (ja) 2007-08-07 2007-08-07 薄膜トランジスター

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007204864A JP5315641B2 (ja) 2007-08-07 2007-08-07 薄膜トランジスター

Publications (2)

Publication Number Publication Date
JP2009043797A true JP2009043797A (ja) 2009-02-26
JP5315641B2 JP5315641B2 (ja) 2013-10-16

Family

ID=40444250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007204864A Expired - Fee Related JP5315641B2 (ja) 2007-08-07 2007-08-07 薄膜トランジスター

Country Status (1)

Country Link
JP (1) JP5315641B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103587A1 (ja) * 2009-03-11 2010-09-16 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよびバリア層のスパッタ成膜に用いられるCu合金スパッタリングターゲット
WO2010143609A1 (ja) * 2009-06-12 2010-12-16 株式会社アルバック 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
JP2011044674A (ja) * 2009-08-24 2011-03-03 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
JP2011049505A (ja) * 2009-08-28 2011-03-10 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
CN104064454A (zh) * 2014-06-11 2014-09-24 京东方科技集团股份有限公司 薄膜及阵列基板的制备方法、阵列基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6464338A (en) * 1987-09-04 1989-03-10 Hitachi Ltd Wiring for semiconductor device
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
JPH07326756A (ja) * 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
JP2007072428A (ja) * 2005-08-09 2007-03-22 Tohoku Univ 平面電子表示装置及びその製造方法
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2008282887A (ja) * 2007-05-09 2008-11-20 Tohoku Univ 液晶表示装置及びその製造方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6464338A (en) * 1987-09-04 1989-03-10 Hitachi Ltd Wiring for semiconductor device
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
JPH07326756A (ja) * 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
JP2007072428A (ja) * 2005-08-09 2007-03-22 Tohoku Univ 平面電子表示装置及びその製造方法
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2008282887A (ja) * 2007-05-09 2008-11-20 Tohoku Univ 液晶表示装置及びその製造方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103587A1 (ja) * 2009-03-11 2010-09-16 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよびバリア層のスパッタ成膜に用いられるCu合金スパッタリングターゲット
JP2010212465A (ja) * 2009-03-11 2010-09-24 Mitsubishi Materials Corp バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるCu合金スパッタリングターゲット
CN102349157A (zh) * 2009-03-11 2012-02-08 三菱综合材料株式会社 以阻挡层为构成层的薄膜晶体管以及用于阻挡层的溅射成膜的Cu合金溅射靶
US8658009B2 (en) 2009-03-11 2014-02-25 Mitsubishi Materials Corporation Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer
CN102349157B (zh) * 2009-03-11 2014-09-10 三菱综合材料株式会社 以阻挡层为构成层的薄膜晶体管以及用于阻挡层的溅射成膜的Cu合金溅射靶
WO2010143609A1 (ja) * 2009-06-12 2010-12-16 株式会社アルバック 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
JPWO2010143609A1 (ja) * 2009-06-12 2012-11-22 株式会社アルバック 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
CN102804341A (zh) * 2009-06-12 2012-11-28 株式会社爱发科 电子装置的形成方法、电子装置、半导体装置以及晶体管
JP2011044674A (ja) * 2009-08-24 2011-03-03 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
JP2011049505A (ja) * 2009-08-28 2011-03-10 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
CN104064454A (zh) * 2014-06-11 2014-09-24 京东方科技集团股份有限公司 薄膜及阵列基板的制备方法、阵列基板
US9487867B2 (en) 2014-06-11 2016-11-08 Boe Technology Group Co., Ltd. Method for preparing a film and method for preparing an array substrate, and array substrate

Also Published As

Publication number Publication date
JP5315641B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
JP5247448B2 (ja) 導電膜形成方法、薄膜トランジスタの製造方法
TWI496197B (zh) Wiring structure
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
JP6077978B2 (ja) 薄膜トランジスタおよびその製造方法
JP5579848B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5315641B2 (ja) 薄膜トランジスター
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
WO2012043490A1 (ja) Al合金膜、Al合金膜を有する配線構造、およびAl合金膜の製造に用いられるスパッタリングターゲット
JP5285710B2 (ja) 薄膜トランジスタの製造方法
JP2009070881A (ja) 薄膜トランジスター
JP2010212465A (ja) バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるCu合金スパッタリングターゲット
JP5022364B2 (ja) 配線用積層膜及び配線回路
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
KR101010949B1 (ko) 표시 디바이스의 소자 구조 및 그 제조 방법
JP5315701B2 (ja) 薄膜トランジスター
JP2009043798A (ja) 薄膜トランジスター
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2009038284A (ja) 薄膜トランジスター
JP5218810B2 (ja) 薄膜トランジスター
JP5464667B2 (ja) 配線用Cu合金を用いた接続構造及び配線用Cu合金からなるスパッタリングターゲット
JPWO2010143609A1 (ja) 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
KR102160278B1 (ko) 박막 트랜지스터 및 그 제조 방법
Wojcik et al. Investigations on Ru-Mn films as plateable Cu diffusion barriers
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees