JP2011049505A - 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット - Google Patents

半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット Download PDF

Info

Publication number
JP2011049505A
JP2011049505A JP2009199067A JP2009199067A JP2011049505A JP 2011049505 A JP2011049505 A JP 2011049505A JP 2009199067 A JP2009199067 A JP 2009199067A JP 2009199067 A JP2009199067 A JP 2009199067A JP 2011049505 A JP2011049505 A JP 2011049505A
Authority
JP
Japan
Prior art keywords
oxide
film
insulating film
barrier film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009199067A
Other languages
English (en)
Other versions
JP5463801B2 (ja
Inventor
Akira Mori
曉 森
Shozo Komiyama
昌三 小見山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2009199067A priority Critical patent/JP5463801B2/ja
Publication of JP2011049505A publication Critical patent/JP2011049505A/ja
Application granted granted Critical
Publication of JP5463801B2 publication Critical patent/JP5463801B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】 バリア膜形成による配線の抵抗値増大及びボイドの発生を防ぐことができる半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットを提供すること。
【解決手段】 Si酸化物を含む絶縁膜1にCuの配線が設けられている半導体装置であって、絶縁膜1に設けられた溝状の開口部1aの内面に形成されたバリア膜4と、開口部1a内であってバリア膜4上に形成されたCuからなる配線本体2と、を備え、バリア膜4が、バリア膜4が、少なくとも絶縁膜1上に形成されたBa酸化物及びSr酸化物の少なくとも一方を含有するCu合金下地層を有し、該Cu合金下地層と絶縁膜1との界面にBaSi酸化物及びSrSi酸化物の少なくとも一方が偏析している。
【選択図】図1

Description

本発明は、絶縁膜にCuの配線が設けられている半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットに関する。
一般に、ICやLSI等の集積回路を有する半導体装置等における微細配線形成方法として、デュアルダマシン法といわれる半導体プロセスが採用されている。このデュアルダマシン法は、エッチングによって酸化珪素(SiO等)等の絶縁膜にビア(貫通孔)やトレンチ(溝)を形成し、このビアとトレンチにCu(銅)を埋め込んで後に不要部分を研磨して取り除き、ビアとトレンチにだけCuが残るようにして、上下の配線をつなぐ貫通孔と上の配線とにCuを一度に埋め込む方法である。
従来、このデュアルダマシン法では、酸化珪素等からなる絶縁膜に形成した溝状の開口部内にCuを直接埋め込むと、周囲の絶縁膜内にCuが拡散してしまうため、Cuの拡散を抑制するバリア膜(障壁膜)としてTa(タンタル)やTaN(窒化タンタル)等の下地合金膜を開口部内面に成膜してからCuを埋め込んでいる。
しかしながら、バリア膜として使用するTaやTaNなどは材料コストが高いため、他の材料による手法が検討されている。例えば、非特許文献1には、CuMg合金をバリア膜とする方法として、CuMg膜をSiOの絶縁膜上に成膜し、350℃以上の熱処理で、パッシベーション層をSiO界面に形成し、SiO膜中のCu拡散を防止する技術が開示されている。
また、特許文献1には、層厚の中央部でMn(マンガン)の原子濃度を最大とするMn系酸化物からなるバリア膜を形成する技術が提案されている。この技術では、上記Mn系酸化物からなるバリア膜が熱的に安定で構造的に緻密な層となり、Cuの拡散抑制効果が高いという効果を有している。
特許第4065019号公報
T.Suwwan、「Capacitance-voltage,current-voltage,and thermal stability of copper alloyed with aluminium or magnesium」、Thin solid films 335 (1998)p.49-53 M.J.Frederick、「Kinetics of interfacial reaction in Cu-Mg alloy films on SiO2」、Journal of Applied Physics 95,1,363(2004)
上記従来の技術には、以下の課題が残されている。
すなわち、従来の非特許文献1に記載されている技術では、Mg(マグネシウム)がSi(珪素:シリコン)よりも酸化し易いため、下記反応式(1)に示した反応により、約475℃で膜中のMgが層間絶縁膜のシリコン酸化物を還元し、生成したSiがCu膜中に拡散してしまうことで、膜の比抵抗を増大させることがある(非特許文献2参照)。
Mg+SiO=MgO+Si ・・・反応式(1)
また、従来の特許文献1に記載されている技術では、酸素を微量含んだAr雰囲気中で熱処理を行うと、添加元素のMnがスパッタ膜表面に拡散、偏析し、配線の抵抗値が低減する。この上に湿式メッキでCu層を堆積後、Cu(銅)表面の酸化を防止する目的で、還元雰囲気での熱処理が施される場合が多く、これらの処理等で水素を含んだ雰囲気中で加熱すると、水素はCu膜中を容易に拡散するため、膜表面に形成されたMn酸化物(MnO)が水素で還元され、水が生成し、ボイドとなる問題がある。そのため、配線材の抵抗値の増大や断線といった信頼性低下が生じてしまう。
本発明は、前述の課題に鑑みてなされたもので、バリア膜形成による配線の抵抗値増大及びボイドの発生を防ぐことができる半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットを提供することを目的とする。
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の半導体装置は、Si酸化物を含む絶縁膜にCuの配線が設けられている半導体装置であって、前記絶縁膜に設けられた溝状の開口部の内面に形成されたバリア膜と、前記開口部内であって前記バリア膜上に形成されたCuからなる配線本体と、を備え、前記バリア膜が、少なくとも前記絶縁膜上に形成されたBa酸化物及びSr酸化物の少なくとも一方を含有するCu合金下地層を有し、該Cu合金下地層と前記絶縁膜との界面にBaSi酸化物及びSrSi酸化物の少なくとも一方が偏析していることを特徴とする。
この半導体装置では、バリア膜が、少なくとも絶縁膜上に形成されたBa酸化物及びSr酸化物の少なくとも一方を含有するCu合金下地層を有し、該Cu合金下地層と絶縁膜との界面にBaSi酸化物及びSrSi酸化物の少なくとも一方が偏析しているので、Ba酸化物及びSr酸化物の少なくとも一方を含有するCu合金下地層が絶縁膜へのCuの拡散を抑制すると共に、シリケート(珪酸塩:酸化シリコンと金属との化合物)等の安定な化合物のBaとSiと酸素とを主成分とする酸化物(以下、BaSi酸化物と呼ぶ)及びSrとSiと酸素とを主成分とする酸化物(以下、SrSi酸化物と呼ぶ)の少なくとも一方が偏析した界面で、Cu酸化物の還元によって生成された水を結晶水として分子の状態で膜中に分散させるため、ボイドの形成を抑制することができる。
本発明の半導体装置の製造方法は、Si酸化物を含む絶縁膜にCuの配線が設けられている半導体装置の製造方法であって、前記絶縁膜に設けられた溝状の開口部の内面にスパッタリングによりバリア膜を成膜するバリア膜形成工程と、前記バリア膜が成膜された前記開口部内にCuを埋め込み形成するCu埋め込み工程と、を有し、前記バリア膜形成工程が、スパッタリングターゲットに酸素を含んだAr雰囲気中でスパッタリングを施して前記開口部の内面にBa及びSrの少なくとも一方と酸素とを含有するCu合金下地層を成膜する下地層成膜工程と、水素を含んだ雰囲気中で前記Cu合金下地層に熱処理を施す熱処理工程と、を有していることを特徴とする。
すなわち、この半導体装置の製造方法では、下地層成膜工程において、スパッタリングターゲットに酸素を含んだAr雰囲気中でスパッタリングを施して開口部の内面にBa(バリウム)及びSr(ストロンチウム)の少なくとも一方と酸素とを含有するCu合金下地層を成膜するので、スパッタリング中のCuと酸素との反応及びBa及びSrの少なくとも一方と酸素との反応により、CuOとBa酸化物及びSr酸化物の少なくとも一方が生成され、これらを含むCu合金下地層が形成される。さらに、熱処理工程において、Cu合金下地層は水素を含んだ雰囲気中でCu合金下地層に熱処理を施すので、膜中のCu酸化物(CuO)が還元されて、その結果、膜の比抵抗が低下する。一方、Ba酸化物及びSr酸化物の少なくとも一方とSiOとは反応し易いため、膜中のBa酸化物及びSr酸化物の少なくとも一方は絶縁膜との界面に移動し易く、Cu合金下地層と絶縁膜との界面に偏析する。
さらに、前記Ba酸化物及びSr酸化物の少なくとも一方は絶縁膜のシリコン酸化物と反応してシリケート等の安定な化合物のBaSi酸化物及びSrSi酸化物の少なくとも一方を形成する。この時、Cu酸化物の還元によって生成された水は、結晶水として分子の状態で膜中に分散されるため、ボイドが形成されない。
本発明のスパッタリングターゲットは、上記本発明の半導体装置の製造方法に用いるスパッタリングターゲットであって、Ba及びSrの少なくとも一方を0.1〜3.0at%含有し、残部がCu及び不可避不純物からなる成分組成を有するCu合金からなることを特徴とする。
すなわち、このスパッタリングターゲットでは、Ba及びSrの少なくとも一方を0.1〜3.0at%含有し、残部がCu及び不可避不純物からなる成分組成を有するCu合金からなるので、酸素を含んだAr雰囲気中でスパッタリングを施すことで上記Ba酸化物及びSr酸化物の少なくとも一方を含有するCu合金下地層を形成することができる。なお、Ba及びSrの少なくとも一方を0.1at%(原子%)以上とした理由は、0.1at%未満ではCu合金下地層中のBa酸化物、Sr酸化物が不足し、バリア性を有するBaSi酸化物、SrSi酸化物が形成されないためである。また、Ba及びSrの少なくとも一方を3.0at%(原子%)以下とした理由は、3.0at%を越えると、スパッタリングターゲットの製造時に用いる熱間加工での板材形成の際、クラックが発生し易くなるためである。
また、本発明のスパッタリングターゲットは、前記不可避不純物の合計が、20ppm以下であることが好ましい。
すなわち、このスパッタリングターゲットでは、不可避不純物の合計が、20ppm以下とすることで、スパッタされた膜中のBa酸化物やSr酸化物等の拡散が不可避不純物によって妨げられることを防ぎ、前記Ba酸化物やSr酸化物等を界面に良好に偏析させることができる。
本発明によれば、以下の効果を奏する。
すなわち、本発明に係る半導体装置及びその製造方法によれば、バリア膜のCu合金下地層と絶縁膜との界面に偏析したBaSi酸化物及びSrSi酸化物の少なくとも一方によって、バリア膜形成による配線の抵抗値増大及びボイドの発生を防ぐことができる。また、この本発明の製造方法に用いるスパッタリングターゲットによれば、上記バリア膜のCu合金下地層を容易に成膜することができる。
本発明に係る半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットの一実施形態において、半導体装置を示す模式的な断面図である。 本実施形態において、半導体装置を示す要部の模式的な拡大断面図である。
以下、本発明に係る半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットの一実施形態を、図1及び図2を参照しながら説明する。
本実施形態の半導体装置の製造方法は、図1及び図2に示すように、例えばICやLSI等の集積回路を有する半導体装置の微細配線、すなわちSiO等のSi酸化物を含む絶縁膜1にCuの配線本体2を設ける半導体プロセスをデュアルダマシン法によって行う場合等に採用される製法である。
この半導体装置の製造方法は、基板3上の絶縁膜1に設けられた溝状の開口部1aの内面にスパッタリングによりバリア膜4を成膜するバリア膜形成工程と、バリア膜4が成膜された開口部1a内に配線本体2であるCuを埋め込み形成するCu埋め込み工程と、を有している。
上記バリア膜形成工程は、スパッタリングターゲットに酸素を含んだAr雰囲気中でスパッタリングを施して開口部1aの内面にBa及びSrの少なくとも一方と酸素とを含有するCu合金下地層4aを成膜する下地層成膜工程と、水素を含んだ雰囲気中でCu合金下地層4aに熱処理を施す熱処理工程と、を有している。
上記スパッタリングターゲットは、Ba及びSrの少なくとも一方を0.1〜3.0at%含有し、残部がCu及び不可避不純物からなる成分組成を有するCu合金からなるものであって、Cu合金中に含まれるPb,Mn,Fe,Ni,Zn,Sn,Si等の不可避不純物の合計が、20ppm以下であることが好ましい。
上記下地層成膜工程では、Arガス中の酸素濃度が0.01〜3体積%の酸素含有Ar雰囲気中での酸素リアクティブスパッタを行い、Cu合金下地層4aを膜厚5〜50nmで成膜している。このとき、スパッタリングターゲットに含まれるBa及びSrの少なくとも一方の約8割がCu合金下地層4aの膜中に含有される。
この下地層成膜工程において、スパッタリングターゲットに酸素を含んだAr雰囲気中でスパッタリングを施して開口部1aの内面にBa(バリウム)及びSr(ストロンチウム)の少なくとも一方と酸素とを含有するCu合金下地層4aを成膜するので、スパッタリング中のCuと酸素との反応(例えば、下記反応式(2))、Baと酸素との反応(例えば、下記反応式(3a))又はSrと酸素との反応(例えば、下記反応式(3b))により、CuOとBaO及びSrOの少なくとも一方とが生成され、これらを含むCu合金下地層4aが形成される。
2Cu+O=CuO ・・・反応式(2)
Ba+O=BaO ・・・反応式(3a)
Sr+O=SrO ・・・反応式(3b)
この後、同じスパッタリングターゲットを用いて、酸素の供給を停止して雰囲気をArのみにしてCu合金層4bを膜厚50〜100nmで積層する。この場合、Cu合金層4bの膜中には、数百ppmしか添加元素が含有されない。
次に、熱処理工程では、水素含有雰囲気中で250〜450℃で熱処理を行う。この水素含有雰囲気では、例えば窒素:水素=1:1の混合雰囲気であり、1気圧で、200〜500℃に3分間加熱される。なお、水素プラズマ中で熱処理しても構わない。
この熱処理工程において、水素を含んだ雰囲気中でCu合金下地層4aに熱処理を施すので、例えば、下記反応式(4)の反応により、膜中のCu酸化物(CuO)が還元されて膜の比抵抗が低下する。
CuO+2H=2Cu+HO ・・・反応式(4)
一方、BaO及びSrOの少なくとも一方とSiOとは反応し易いため、膜中のBaO及びSrOの少なくとも一方は絶縁膜1との界面に移動し易く、Cu合金下地層4aと絶縁膜1との界面に偏析する。
さらに、前記BaO及びSrOの少なくとも一方は絶縁膜1のシリコン酸化物と反応し、下記反応式(5a、5b)の反応により、シリケート等の安定な化合物のBaSi酸化物及びSrSi酸化物の少なくとも一方を形成する。この時、Cu酸化物の還元によって生成された水は、結晶水として分子の状態で膜中に分散されるため、ボイドが形成されない。
BaO+SiO=BaSiO ・・・反応式(5a)
BaSiO+nHO=BaSiO・nHO ・・・反応式(6a)
SrO+SiO=SrSiO ・・・反応式(5b)
SrSiO+nHO=SrSiO・nHO ・・・反応式(6b)
さらに、電気メッキにより開口部1a内のバリア膜4上にCuを埋め込み、研磨により不要な部分等を取り除くことで、配線本体2が形成される。
したがって、本実施形態の上記製法により作製された半導体装置では、バリア膜4が、少なくとも絶縁膜1上に形成されたBaO及びSrOの少なくとも一方を含有するCu合金下地層4aを有し、該Cu合金下地層4aと絶縁膜1との界面にBaSi酸化物及びSrSi酸化物の少なくとも一方が偏析しているので、BaO及びSrOの少なくとも一方を含有するCu合金下地層4aが絶縁膜1へのCuの拡散を抑制すると共に、シリケート等の安定な化合物のBaSi酸化物及びSrSi酸化物の少なくとも一方が偏析した界面で、CuOの還元によって生成された水を結晶水として分子の状態で膜中に分散させるため、ボイドの形成を抑制することができる。
また、上記スパッタリングに用いるスパッタリングターゲットでは、Ba及びSrの少なくとも一方を0.1〜3.0at%含有し、残部がCu及び不可避不純物からなる成分組成を有するCu合金からなるので、酸素を含んだAr雰囲気中でスパッタリングを施すことで上記BaO及びSrOの少なくとも一方を含有するCu合金下地層4aを形成することができる。
さらに、このスパッタリングターゲットでは、不可避不純物の合計を20ppm以下とすることで、スパッタされた膜中のBaOやSrO等の拡散が不可避不純物によって妨げられることを防ぎ、前記BaOやSrO等を界面に良好に偏析させることができる。
上記本実施形態の製造方法により実際に作製した半導体装置の実施例について、評価した結果を以下に説明する。
純度:99.99質量%の無酸素銅を用意し、この無酸素銅をArガス雰囲気中、高純度グラファイトモールド内で高周波溶解し、得られた溶湯にBaを添加し溶解して上述した所定の成分組成を有する溶湯となるように成分調整し、得られた溶湯を冷却されたカーボン鋳型に鋳造した。さらに、これを熱間圧延した後、最終的に歪取り焼鈍し、得られた圧延体の表面を旋盤加工して外径:152mm、厚さ:5mmの寸法を有し、上述した所定の成分組成(Ba:1at%)を有するスパッタリングターゲットを作製した。
また、スパッタリングに供する基板3として100nm厚のSiOの絶縁膜1を形成した直径6インチのSiウエハを用意した。この基板3をスパッタ装置に設置し、さらに上記スパッタリングターゲットを基板とターゲットとの距離が所定距離になるようにスパッタ装置に設置した。スパッタ装置の電源としては直流方式を採用し、スパッタ装置の真空容器を到達真空圧力が4×10−5Pa以下になるまで真空引きした。
次に、酸素を0.01〜3体積%の割合で含む酸素−Ar混合ガスをスパッタガスとして真空容器内に流し、スパッタ雰囲気圧力を0.67Paとした後、出力:600Wで放電することにより、BaOを含有するCu合金下地層4aを膜厚:5〜50nmで成膜した。
次に、熱処理炉に移し、水素熱処理として、窒素5L/min、水素5L/minを大気圧で流した窒素雰囲気炉中で、10分間で300℃まで昇温し、3分間300℃を維持後、放冷することで、水素含有雰囲気中での熱処理を行った。この後、同じスパッタリングターゲットを用いて雰囲気をArのみにしてCu合金層4bを成膜した。
また、酸素−Ar混合ガスでスパッタ後Cu合金層4bを形成することなく、水素雰囲気中で熱処理されただけの基板3を用意し、Cu合金下地層4aについて4探針法により膜比抵抗を測定した。この結果、水素雰囲気中で熱処理されたCu合金下地層4aは、膜の比抵抗は2.3μΩ・cmであり、純Cuの膜の比抵抗2.2μΩ・cmと同レベルであった。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、酸素含有Ar雰囲気中でCu合金下地層をスパッタ成膜した後に、同じスパッタリングターゲットを用いて、雰囲気をArのみにしてCu合金層をさらに積層しているが、酸素含有Ar雰囲気中でCu合金下地層のみを成膜した単層のものでも構わない。また、酸素含有Ar雰囲気中でCu合金下地層をスパッタ成膜した後に、酸素の供給を停止しArのみ供給した雰囲気で純Cuターゲットを使用して、引き続きCu合金下地層上にCu膜(膜厚:50〜100nm)をスパッタリングで形成しても構わない。
1…絶縁膜、1a…開口部、2…配線本体、4…バリア膜、4a…Cu合金下地層、4b…Cu合金層

Claims (4)

  1. Si酸化物を含む絶縁膜にCuの配線が設けられている半導体装置であって、
    前記絶縁膜に設けられた溝状の開口部の内面に形成されたバリア膜と、
    前記開口部内であって前記バリア膜上に形成されたCuからなる配線本体と、を備え、
    前記バリア膜が、少なくとも前記絶縁膜上に形成されたBa酸化物及びSr酸化物の少なくとも一方を含有するCu合金下地層を有し、該Cu合金下地層と前記絶縁膜との界面にBaSi酸化物及びSrSi酸化物の少なくとも一方が偏析していることを特徴とする半導体装置。
  2. Si酸化物を含む絶縁膜にCuの配線が設けられている半導体装置の製造方法であって、
    前記絶縁膜に設けられた溝状の開口部の内面にスパッタリングによりバリア膜を成膜するバリア膜形成工程と、
    前記バリア膜が成膜された前記開口部内にCuを埋め込み形成するCu埋め込み工程と、を有し、
    前記バリア膜形成工程が、スパッタリングターゲットに酸素を含んだAr雰囲気中でスパッタリングを施して前記開口部の内面にBa及びSrの少なくとも一方と酸素とを含有するCu合金下地層を成膜する下地層成膜工程と、
    水素を含んだ雰囲気中で前記Cu合金下地層に熱処理を施す熱処理工程と、を有していることを特徴とする半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法に用いるスパッタリングターゲットであって、
    Ba及びSrの少なくとも一方を0.1〜3.0at%含有し、残部がCu及び不可避不純物からなる成分組成を有するCu合金からなることを特徴とするスパッタリングターゲット。
  4. 請求項3に記載のスパッタリングターゲットにおいて、
    前記不可避不純物の合計が、20ppm以下であることを特徴とするスパッタリングターゲット。
JP2009199067A 2009-08-28 2009-08-28 半導体装置及びその製造方法 Expired - Fee Related JP5463801B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009199067A JP5463801B2 (ja) 2009-08-28 2009-08-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009199067A JP5463801B2 (ja) 2009-08-28 2009-08-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011049505A true JP2011049505A (ja) 2011-03-10
JP5463801B2 JP5463801B2 (ja) 2014-04-09

Family

ID=43835514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009199067A Expired - Fee Related JP5463801B2 (ja) 2009-08-28 2009-08-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5463801B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340229A (ja) * 1998-04-27 1999-12-10 Internatl Business Mach Corp <Ibm> 金属シ―ド層を挿入する構造の銅の相互接続
JP2004047846A (ja) * 2002-07-15 2004-02-12 Oki Electric Ind Co Ltd 金属配線の形成方法
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP2006121048A (ja) * 2004-09-22 2006-05-11 Toshiba Corp 半導体装置
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2009043797A (ja) * 2007-08-07 2009-02-26 Mitsubishi Materials Corp 薄膜トランジスター

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340229A (ja) * 1998-04-27 1999-12-10 Internatl Business Mach Corp <Ibm> 金属シ―ド層を挿入する構造の銅の相互接続
JP2004047846A (ja) * 2002-07-15 2004-02-12 Oki Electric Ind Co Ltd 金属配線の形成方法
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP2006121048A (ja) * 2004-09-22 2006-05-11 Toshiba Corp 半導体装置
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2009043797A (ja) * 2007-08-07 2009-02-26 Mitsubishi Materials Corp 薄膜トランジスター

Also Published As

Publication number Publication date
JP5463801B2 (ja) 2014-04-09

Similar Documents

Publication Publication Date Title
US5939788A (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US7858519B2 (en) Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer
TWI374482B (ja)
JP2007081113A (ja) 半導体装置の製造方法
TW419711B (en) Semiconductor device and its manufacture
JP2010080949A (ja) 銅膜のアニール方法、アニールされた銅配線およびこの銅配線を有するデバイス
JP5463794B2 (ja) 半導体装置及びその製造方法
JP2009123886A (ja) 多層配線の形成方法
JP4266360B2 (ja) 半導体装置のCu系配線形成方法
JP4740004B2 (ja) 半導体装置におけるCu合金配線の製造方法
US7939421B2 (en) Method for fabricating integrated circuit structures
JP2010171398A (ja) 半導体装置の製造方法
JP2009164471A (ja) 高信頼性銅配線及びその製造方法
JP5823359B2 (ja) 半導体装置の製造方法
JP5463801B2 (ja) 半導体装置及びその製造方法
JP2010177538A (ja) 半導体装置の製造方法
JP2010153582A (ja) 半導体装置の製造方法
JP4896850B2 (ja) 半導体装置のCu配線およびその製造方法
JP2004079835A (ja) 半導体装置の製造方法
WO2010007951A1 (ja) 半導体配線
JP2005340460A (ja) 半導体装置の形成方法
JPH11283981A (ja) 半導体装置およびその製造方法
JP2004289009A (ja) 半導体装置の製造方法
WO2010084844A1 (ja) 半導体配線の製造方法
JP4527393B2 (ja) 半導体装置用Cu系合金配線及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees