WO2010084844A1 - 半導体配線の製造方法 - Google Patents

半導体配線の製造方法 Download PDF

Info

Publication number
WO2010084844A1
WO2010084844A1 PCT/JP2010/050514 JP2010050514W WO2010084844A1 WO 2010084844 A1 WO2010084844 A1 WO 2010084844A1 JP 2010050514 W JP2010050514 W JP 2010050514W WO 2010084844 A1 WO2010084844 A1 WO 2010084844A1
Authority
WO
WIPO (PCT)
Prior art keywords
alloy
heating
wiring
recess
insulating film
Prior art date
Application number
PCT/JP2010/050514
Other languages
English (en)
French (fr)
Inventor
大西　隆
水野　雅夫
真之 坂本
佐藤　大樹
和之 小濱
和博 伊藤
正紀 村上
Original Assignee
株式会社神戸製鋼所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社神戸製鋼所 filed Critical 株式会社神戸製鋼所
Publication of WO2010084844A1 publication Critical patent/WO2010084844A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • wiring resistance With the miniaturization and high integration of wiring circuits, the electrical resistance of wiring itself (hereinafter sometimes referred to as wiring resistance) has become a problem. This is because an increase in wiring resistance causes a delay in signal transmission. Therefore, as a wiring material capable of reducing the wiring resistance, a Cu-based wiring material (hereinafter sometimes referred to as a Cu-based wiring material) is used instead of the conventional Al-based wiring material to form a Cu-based wiring. Has been tried.
  • a layer made of a Cu—Ti alloy (Cu—Ti alloy layer) on the wall surface of the recess within a range of 10 nm to 50 nm in thickness by sputtering.
  • the film thickness is less than 10 nm, a Ti-concentrated layer having a sufficient thickness is not generated even when heated, and the barrier property is lowered.
  • a more preferable film thickness is 15 nm or more, and further preferably 20 nm or more.
  • Heating temperature 350-600 ° C
  • the alloy element (Ti) is added to the Cu—Ti alloy / It is necessary to move and react to the surface not in contact with the insulating film interface or the insulating film of the Cu-based wiring (Cu—Ti alloy). In order to move and react Ti in this metastable state, it is necessary to heat to 350 ° C. or higher. When the heating temperature is lower than 350 ° C., Ti remains in a solid solution state in Cu or forms an intermetallic compound with Cu.
  • the heating temperature is preferably 400 ° C. or higher.
  • the upper limit of the heating temperature is 600 ° C. Preferably it is 500 degrees C or less.
  • Heating time 10 to 120 min.> Although the movement / reaction of the alloy element (Ti) in the metastable state at the heating temperature is almost completed within 10 min. (Min), in the present invention, in order to sufficiently promote the movement / reaction of the Ti, the holding time (heating time) at the heating temperature is 10 min.
  • the lower limit of the holding time is preferably 20 min. It is.
  • the upper limit of the heating time is preferably 60 min. It is.
  • ⁇ Temperature increase rate from room temperature to the above heating temperature 10 ° C./min. Or more>
  • the alloying element (Ti) in the Cu—Ti alloy a large number of diffusion paths (high-speed diffusion paths) are required, and it is necessary to form through grain boundaries as high-speed diffusion paths.
  • This through grain boundary is formed by heating in the heating temperature range (350 to 600 ° C.). The higher the rate of temperature rise, the easier the columnar crystal structure is formed, and the more through grain boundaries are formed. . Therefore, the rate of temperature increase from room temperature to the heating temperature is set to 10 ° C./min.
  • the heating rate is preferably 30 ° C./min. That's it.
  • ⁇ Partial pressure of oxygen in heating atmosphere 1 ⁇ 10 ⁇ 7 to 1 ⁇ 10 ⁇ 4 atm>
  • the alloying element (Ti) in the Cu-Ti alloy to a surface not in contact with the insulating film of the Cu-based wiring (Cu-Ti alloy)
  • a substance that promotes the reaction on the surface is required. Yes, oxygen is effective in this case.
  • the oxygen partial pressure in the heating atmosphere is set to 1 ⁇ 10 ⁇ 7 atm or more.
  • the oxygen partial pressure in the heating atmosphere is set to 1 ⁇ 10 ⁇ 4 atm or less.
  • the sample (Cu alloy thin film) obtained by film formation was put in a horizontal tubular furnace using a quartz tube and heat-treated.
  • the heat treatment is performed by changing the heat treatment atmosphere to a vacuum atmosphere in which the degree of vacuum is changed or an atmosphere (Ar flow rate: 20 mL / min.) In which Ar gas having a different purity (residual oxygen concentration) is flowed.
  • the partial pressure was changed. Heating rate: Heated from room temperature to 400 ° C. at a rate of 200 ° C./min., And subjected to a heat treatment that was held at 400 ° C. for 2 hours to obtain a heat-treated sample (Cu alloy thin film).
  • the sheet resistance of the Cu alloy thin film was measured by the four-probe method for the sample in the As-deposited (non-heat treated) state and the sample subjected to the heat treatment, and the electric resistivity ( ⁇ ⁇ cm) was calculated.
  • Example 2 In the heat treatment, a sample was prepared and the electrical resistivity was measured in the same manner as in Example 1 except that the sample was heated from room temperature to 500 ° C. and kept at a heating temperature of 500 ° C.
  • Example 3 In the above heat treatment, a sample was prepared and the electrical resistivity was measured in the same manner as in Example 1 except that the sample was heated from room temperature to 600 ° C. and held at a heating temperature of 600 ° C.
  • Figure 3 shows the results of organizing the relationship between the oxygen partial pressure in the heat treatment atmosphere and the electrical resistivity of the sample. From FIG. 3, the electrical resistivity is generally reduced as compared with the case where the heat treatment is performed at 400 ° C., and the oxygen partial pressure dependency of the electrical resistivity is as shown in FIG. 1 (heating temperature during heat treatment: 400 ° C.). The same tendency as in the case of. That is, it is presumed that there exists an optimum oxygen partial pressure region where the electrical resistivity is minimized, and the optimum oxygen partial pressure region where the electrical resistivity is minimized is considered to be the same as when the heating temperature during the heat treatment is 400 ° C.
  • FIG. 4 shows the relationship between the partial pressure of oxygen in the heat treatment atmosphere (heating atmosphere) and the electrical resistivity of the sample for each type of insulating film.
  • FIG. 4 shows that the electrical resistivity varies depending on the oxygen partial pressure during the heat treatment, but hardly changes depending on the type of the insulating film.
  • Example 5 In the heat treatment, the oxygen partial pressure in the heat treatment atmosphere (heating atmosphere) is 2 ⁇ 10 ⁇ 6 atm, and the heating temperature (temperature reached from room temperature) is 350 ° C. to 600 ° C. A sample was prepared and the electrical resistivity was measured in the same manner as in Example 1 except that it was changed between.
  • FIG. 5 shows the results of organizing the relationship between the heating temperature during heat treatment and the electrical resistivity of the sample.
  • FIG. 5 shows that the electrical resistivity decreases as the heating temperature during the heat treatment increases.
  • Example 6 In the heat treatment, the oxygen partial pressure in the heat treatment atmosphere was set to 2 ⁇ 10 ⁇ 6 atm, and the heating time at 400 ° C. was changed between 0 to 120 min. Except for the above, a sample was prepared and the electrical resistivity was measured in the same manner as in Example 1.
  • Fig. 6 shows the results of arranging the relationship between the heating time during heat treatment (the time for holding at the heating temperature) and the electrical resistivity of the sample. From FIG. 6, the electrical resistivity of the sample rapidly decreases by heat treatment, and in order to achieve an electrical resistivity of 4 ⁇ ⁇ cm or less, it is necessary to set the heating time to 10 min. It can be seen that the effect of lowering the electrical resistivity is saturated even if the process is performed.
  • the present invention is useful for wiring of semiconductor devices such as Si semiconductor devices represented by ULSI (Ultra Large Scale Integrated Circuit), for example.
  • semiconductor devices such as Si semiconductor devices represented by ULSI (Ultra Large Scale Integrated Circuit), for example.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　本発明は、半導体基板上の絶縁膜に設けられた凹部にＣｕ－Ｔｉ合金が直接埋め込まれてなる半導体装置のＣｕ系配線の製造方法であって、前記Ｃｕ－Ｔｉ合金が、Ｔｉを０．５原子％以上３．０原子％以下含むものであり、かつ、前記Ｃｕ－Ｔｉ合金をスパッタリング法で形成し、該Ｃｕ－Ｔｉ合金を前記凹部に埋め込む時または埋め込み後に、該Ｃｕ－Ｔｉ合金を下記加熱条件で加熱する工程を含むことを特徴とする。これにより、例えばＵＬＳＩ（超大規模集積回路）等に代表されるＳｉ半導体デバイス等の半導体装置において、高性能（低電気抵抗率）かつ高信頼性（高ＥＭ耐性）を示すＣｕ系配線を提供することができる。 （加熱条件）　加熱温度：３５０～６００℃　加熱時間：１０～１２０ｍｉｎ　室温から上記加熱温度までの昇温速度：１０℃／ｍｉｎ.以上　加熱雰囲気における酸素分圧：１×１０－７～１×１０－４ａｔｍ

Description

半導体配線の製造方法
　本発明は、半導体配線の製造方法に関するものであり、詳細には、例えばＵＬＳＩ（超大規模集積回路）等に代表されるＳｉ半導体デバイス等の半導体装置において、高性能（低電気抵抗率）かつ高信頼性（高ＥＭ耐性）を示す半導体配線（Ｃｕ系配線）の製造方法に関するものである。
　近年、ＬＳＩ（大規模集積回路）の高集積化や高速信号伝播の要求を満たすため、デザインルールは縮小の一途を辿っており、配線ピッチの縮小や配線幅の減少、配線間距離の縮小が行われている。また、半導体装置の高集積化に対応するため、配線を多層構造にすることが検討されている。
　配線回路の微細化・高集積化に伴い配線自体の電気抵抗（以下、配線抵抗ということがある）が問題になっている。配線抵抗の増加が信号伝達の遅延を招くからである。そこで配線抵抗を低減できる配線材料として、従来のＡｌ系配線材料にかわり、Ｃｕをベースにした配線材料（以下、Ｃｕ系配線材料ということがある）を使用し、Ｃｕ系配線を形成することが試みられている。
　多層構造のＣｕ系配線を形成する方法として、ダマシン配線技術が知られている。この技術は、半導体基板上に設けられた絶縁膜に、配線溝や層間接続孔（ビア・トレンチ）（以下、これらをまとめて凹部ということがある）を形成し、凹部表面を純ＣｕやＣｕ合金等のＣｕ系配線材料（薄膜）で覆い、これを加熱・加圧等することでＣｕ系配線材料を流動させて凹部に埋め込み、その後、例えば化学機械研磨（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ，ＣＭＰ）法により研磨を行って凹部以外の部分に堆積した不要部分の配線材料を除去し、凹部内にのみ配線材料を残してＣｕ系配線を形成する方法である。近年では、集積度の増加とともに、上記凹部のアスペクト比（深さ／孔径の比）がより高くなる傾向にある。
　ところでＣｕ系配線材料を用いる場合、Ｃｕ系配線材料と絶縁膜を直接接触させると、Ｃｕが絶縁膜へ拡散し、絶縁膜の絶縁性を劣化させてしまう。こうした問題となる現象は、エレクトロマイグレーション（ＥｌｅｃｔｒｏＭｉｇｒａｔｉｏｎ；ＥＭ）と呼ばれている。そこでＣｕが絶縁膜へ拡散するのを防止して上記ＥＭに対する耐性を確保するため、Ｃｕ系配線と絶縁膜の間にバリア層が設けられている。即ち、一般的なダマシン配線の形成プロセスでは、絶縁膜に形成された凹部に前記Ｃｕ系配線を形成する前に、バリア層（ＴａＮ薄膜など）を形成することが行われている。
　このバリア層には、Ｃｕ系配線材料を凹部に埋め込むために５００～７００℃程度の高温に加熱した場合でもバリア性を発揮することが要求されるため、ＴａＮ膜やＴｉＮ膜などの金属窒化膜が用いられている。しかしこうした金属窒化膜は、金属膜に比べて電気抵抗率が高いため、Ｃｕ系配線の電気抵抗率を実効的に高めてしまうといった問題がある。
　Ｃｕ系配線の電気抵抗率を低くするには、バリア層を極力薄く、且つ均一に形成する必要があるが、現状の成膜方法（スパッタリング法）では該バリア層を薄く、かつ均一に形成することが難しい。電気抵抗率低減の観点からはバリア層厚をできるだけ薄くする必要があるが、全体的または局部的に薄くなりすぎるとその部分でバリア性を十分に確保できないといった問題が生じうる。また近年では、配線溝の幅や層間接続孔の直径はますます小さく、また配線溝の深さ／幅比や、層間接続孔の深さ／直径比はますます大きくなっているため、バリア層の形成は一層難しくなっている。
　そこで本出願人は、バリア層（ＴａＮ薄膜など）を使用せずに、凹部にＣｕ合金配線を直接形成し、熱処理を施すことによって、絶縁膜とＣｕ合金配線の界面にバリア層を自立的（自己整合的）に形成するダマシン配線形成技術を提案している。例えば特許文献１では、絶縁膜の凹部に、Ｔｉを０．５～１０原子％含有するＣｕ合金薄膜を凹部形状に沿って１０～５０ｎｍの厚さで形成した後、Ｃｕ合金薄膜付き凹部に純Ｃｕ薄膜を形成し、３５０℃以上に加熱して絶縁膜とＣｕ合金薄膜との間にＴｉを析出させることを提案している。この通り、Ｃｕに対する固溶限の小さいＴｉを含むＣｕ合金を凹部に沿って形成し、これを加熱することで、ＣｕとＴｉが２相分離し、ＴｉがＣｕ系配線と絶縁膜の界面に異常拡散してＴｉ濃化層が形成される。このＴｉ濃化層がバリア層として作用するため、従来のダマシンＣｕ系配線よりも実効電気抵抗を低減することができる。
日本国特開２００８－０２１８０７号公報
　ところで、半導体装置のＣｕ系配線には、配線抵抗のより確実かつ十分に低減されたものが求められているが、上記特許文献１等の熱処理条件では、配線抵抗を低減できるものの、より確実かつ十分に低減するには更なる検討が必要であると思われる。本発明はこの様な事情に鑑みてなされたものであって、その目的は、半導体装置（Ｓｉ半導体デバイス等）のＣｕ系配線の製造時に、該配線の熱処理条件を適切なものとすることにより、Ｃｕ－Ｔｉ合金の自己バリア形成能を存分に発揮させて、Ｃｕ系配線（特には、Ｃｕ－Ｔｉ合金配線）の配線抵抗を実効的に低減し、高信頼性と低電気抵抗率を確保した半導体配線（Ｃｕ系配線）を製造するための方法を提供するものである。
　本発明に係る半導体配線の製造方法は、半導体基板上の絶縁膜に設けられた凹部にＣｕ－Ｔｉ合金が直接埋め込まれてなる半導体配線の製造方法であって、
　前記Ｃｕ－Ｔｉ合金がＴｉを０．５原子％以上３．０原子％以下含むものであり、かつ、
　前記Ｃｕ－Ｔｉ合金をスパッタリング法で形成し、該Ｃｕ－Ｔｉ合金を前記凹部に埋め込む時または埋め込み後に、該Ｃｕ－Ｔｉ合金を下記加熱条件で加熱する工程を含むところに特徴を有する。
（加熱条件）
　加熱温度：３５０～６００℃
　加熱時間：１０～１２０ｍｉｎ.
　室温から上記加熱温度までの昇温速度：１０℃／ｍｉｎ.以上
　加熱雰囲気における酸素分圧：１×１０－７～１×１０－４ａｔｍ
　また、本発明に係る半導体配線の別の製造方法は、半導体基板上の絶縁膜に設けられた凹部の壁面にＣｕ－Ｔｉ合金からなる層を形成した後、該Ｃｕ－Ｔｉ合金からなる層付き凹部に純Ｃｕが埋め込まれてなる半導体配線の製造方法であって、
　前記Ｃｕ－Ｔｉ合金がＴｉを０．５原子％以上３．０原子％以下含むものであり、かつ、
　前記Ｃｕ－Ｔｉ合金からなる層をスパッタリング法で形成する工程、および該Ｃｕ－Ｔｉ合金からなる層を上記加熱条件で加熱する工程を含むところに特徴を有する。
　尚、本明細書において凹部の壁面とは、凹部の底面及びその両側の壁面を意味する。
　本発明によれば、半導体基板上の絶縁膜に設けられた凹部と直接接触するＣｕ－Ｔｉ合金の配線抵抗を確実かつ十分に下げることができるため、例えばＵＬＳＩ（超大規模集積回路）等に代表されるＳｉ半導体デバイス等の半導体装置において、高性能（低電気抵抗率）かつ高信頼性（高ＥＭ耐性）を示す半導体配線（Ｃｕ系配線）を実現できる。
実施例１における熱処理（熱処理時の加熱温度：４００℃）時の酸素分圧と試料の電気抵抗率の関係を示したグラフである。 実施例２における熱処理（熱処理時の加熱温度：５００℃）時の酸素分圧と試料の電気抵抗率の関係を示したグラフである。 実施例３における熱処理（熱処理時の加熱温度：６００℃）時の酸素分圧と試料の電気抵抗率の関係を示したグラフである。 実施例４における熱処理時の酸素分圧と試料の電気抵抗率の関係を絶縁膜の種類別に示したグラフである。 実施例５における熱処理時の加熱温度と試料の電気抵抗率の関係を示したグラフである。 実施例６における熱処理時の加熱時間と試料の電気抵抗率の関係を示したグラフである。
　本発明者らは、絶縁膜とＣｕ系配線（特には、Ｃｕ－Ｔｉ合金）の界面にバリア層を別途成膜しなくとも、電気抵抗率の低減されたＣｕ系配線（半導体配線）を製造する方法を確立すべく、鋭意検討を重ねてきた。その結果、絶縁膜に形成された凹部にて、該絶縁膜と少なくとも直接接触する配線部分を、特定のＣｕ－Ｔｉ合金とし、かつ該Ｃｕ－Ｔｉ合金を特定の条件で加熱すれば、上記絶縁膜とＣｕ－Ｔｉ合金との界面に自己バリア層（絶縁膜とＣｕ系配線の界面に濃化し、該界面に例えばＴｉＣを形成してバリア性を発揮させる層）を確実に形成することができ、配線抵抗（電気抵抗）の確実かつ十分に低減されたＣｕ系配線が得られることを見出した。以下、本発明について詳述する。
　まず本発明では、絶縁膜に形成された凹部にて該絶縁膜と少なくとも直接接触する配線部分に、Ｔｉを０．５～３．０原子％含むＣｕ－Ｔｉ合金を用いる。Ｔｉは、上記自己バリア層を構成するのに必要な元素であり、０．５原子％以上必要である。しかしＴｉ量が過剰になると、絶縁膜との界面に偏析しきれなかったＴｉが配線中に固溶状態で残留したり、Ｃｕと金属間化合物（Ｔｉ析出物）を形成する。こうした固溶ＴｉやＴｉ析出物は、Ｃｕ系配線の電気抵抗率を高める原因となる。従ってＴｉ量は３．０原子％以下とする。好ましいＴｉ量は０．５～２．０原子％である。
　上記Ｃｕ－Ｔｉ合金の残部組成はＣｕおよび不可避不純物であるが、例えば、ＡｇやＭｇ、Ｓｉなどを含有させてもよい。
　絶縁膜に形成された凹部にて該絶縁膜と少なくとも直接接触する配線部分に上記成分組成のＣｕ－Ｔｉ合金を形成したＣｕ系配線の形態として、
（１）半導体基板上の絶縁膜に設けられた凹部に上記成分組成のＣｕ－Ｔｉ合金が直接埋め込まれてなるＣｕ系配線や、
（２）半導体基板上の絶縁膜に設けられた凹部の壁面に上記成分組成のＣｕ－Ｔｉ合金からなる層（Ｃｕ－Ｔｉ合金層）を形成した後、該Ｃｕ－Ｔｉ合金層付き凹部に純Ｃｕが埋め込まれてなるＣｕ系配線が挙げられる。
　上記（１）のＣｕ系配線を得る場合には、絶縁膜に形成された凹部の開口部を、上記成分組成のＣｕ－Ｔｉ合金からなる薄膜で覆い、これを加熱および／または加圧することでＣｕ系配線材料を流動させて凹部に埋め込み、その後、例えば化学機械研磨法により研磨を行って凹部以外の部分に堆積した不要部分の配線材料を除去し、凹部内にのみ配線材料を残してＣｕ系配線を形成する方法が挙げられる。
　また上記（２）のＣｕ系配線を得るには、絶縁膜に設けられた凹部の壁面に、シード層として上記成分組成のＣｕ－Ｔｉ合金層を形成した後、該Ｃｕ－Ｔｉ合金層付き凹部に純Ｃｕをフル配線（配線本体部）として埋め込み、その後、化学機械研磨法により研磨を行って凹部以外の部分に堆積した不要部分の純Ｃｕを除去し、Ｃｕ－Ｔｉ合金層付き凹部内にのみ純Ｃｕを残してＣｕ系配線を形成する方法が挙げられる。
　上記（１）におけるＣｕ－Ｔｉ合金からなる薄膜や（２）におけるＣｕ－Ｔｉ合金層（以下、これらをＣｕ－Ｔｉ合金と総称することがある）の形成は、スパッタリング法で行う。Ｃｕ－Ｔｉは合金であるため、従来の電解めっき法では形成が難しく、ＣＶＤ法でも形成が難しいからである。この様にＣｕ－Ｔｉ合金をスパッタリング法で形成することにより、気相急冷による非平衡固溶現象を利用することができる。即ち、Ｃｕに対して固溶限の小さいＴｉを添加したＣｕ－Ｔｉ合金をスパッタリング法で形成することにより、Ａｓ-ｄｅｐｏｓｉｔｅｄ（非熱処理）状態でＣｕ－Ｔｉ非平衡固溶状態にありＴｉが拡散しやすいＣｕ－Ｔｉ合金を形成することができる。
　上記（１）の場合、スパッタリング法により、Ｃｕ－Ｔｉ合金を薄膜として、膜厚１００ｎｍ以上５００ｎｍ以下の範囲内で成膜することが好ましい。
　また上記（２）の場合、スパッタリング法により、Ｃｕ－Ｔｉ合金からなる層（Ｃｕ－Ｔｉ合金層）を膜厚１０ｎｍ以上５０ｎｍ以下の範囲内で、凹部の壁面に成膜することが好ましい。膜厚が１０ｎｍ未満では、加熱しても充分な厚さのＴｉ濃化層が生成せず、バリア性が低下するからである。より好ましい膜厚は１５ｎｍ以上であり、更に好ましくは２０ｎｍ以上である。一方、上記膜厚が５０ｎｍを超えると、過剰なＣｕ－Ｔｉ合金層が凹部の開口部を覆うようにブリッジングを生じやすく、凹部内に空隙を形成してしまい、Ｃｕ系配線の品質の劣化を招くため好ましくない。より好ましい膜厚は４５ｎｍ以下であり、更に好ましくは４０ｎｍ以下である。
　上記の通りスパッタリング法でＣｕ－Ｔｉ合金を形成するには、スパッタリングターゲットとして、Ｔｉを含有するＣｕ合金ターゲットを用いるか、純Ｃｕターゲットの表面にＴｉチップを貼付したチップオンターゲットを用いればよい。該ターゲットを用い不活性ガス雰囲気下でスパッタリングすることが挙げられる。不活性ガスとして、例えば、ヘリウムやネオン、アルゴン、クリプトン、キセノン、ラドンなどを用いることができる。好ましくはアルゴンやキセノンを用いるのがよく、特にアルゴンは比較的安価であり、好適に用いることができる。なお、上記不活性ガスはＮ2ガスやＨ2ガスを含有していてもよい。
　その他のスパッタリング条件（例えば、到達真空度、スパッタガス圧、放電パワー密度、基板温度、極間距離など）は、通常の範囲で適宜調整できる。
　本発明では、この様にして形成されたＣｕ－Ｔｉ合金に対して、下記の加熱条件を全て満たすように加熱することが大変重要である。最適化された条件で加熱することによって、Ｃｕ－Ｔｉ合金の自己バリア形成能を十分に発揮させて、絶縁膜とＣｕ－Ｔｉ合金との界面に上述した自己バリア層を確実に形成することができる。具体的には、Ｃｕ－Ｔｉ合金中のＴｉが２相分離を起こし、Ｃｕ－Ｔｉ合金／絶縁膜界面にＴｉが異常拡散し濃化する。界面濃化したＴｉは絶縁膜と反応し、ＴｉＳｉ、ＴｉＣなどの化合物からなる層が形成される。この化合物層は界面で極薄で均一に形成される。また、下記の条件で加熱することによって、Ｃｕ系配線（Ｃｕ－Ｔｉ合金）の絶縁膜と接触していない表面にも、Ｔｉを十分に異常拡散、濃化させることができる。その結果、Ｃｕが絶縁膜へ拡散するのを防止できると共に、Ｃｕ系配線内部に存在する固溶ＴｉやＴｉの金属間化合物を排除して、従来のダマシンＣｕ系配線よりも配線抵抗を確実に低減でき、高性能（低電気抵抗率）かつ高信頼性（高ＥＭ耐性）を示すＣｕ系配線を実現できる。
（加熱条件）
加熱温度：３５０～６００℃
加熱時間：１０～１２０ｍｉｎ
室温から上記加熱温度までの昇温速度：１０℃／ｍｉｎ.以上
加熱雰囲気における酸素分圧：１×１０－７～１×１０－４ａｔｍ
　以下、各条件を規定した理由について詳述する。
（加熱温度：３５０～６００℃）
　Ｃｕ－Ｔｉ合金配線に含まれるＴｉを異常拡散させて、絶縁膜とＣｕ－Ｔｉ合金との界面に偏析・濃化させるには、準安定状態で合金元素（Ｔｉ）を、Ｃｕ－Ｔｉ合金／絶縁膜界面やＣｕ系配線（Ｃｕ－Ｔｉ合金）の絶縁膜と接触していない面に移動・反応させる必要がある。この準安定状態でのＴｉを移動・反応させるには、３５０℃以上に加熱する必要がある。加熱温度が３５０℃よりも低いと、ＴｉがＣｕ中に固溶状態で残留したり、Ｃｕと金属間化合物を形成する。どちらの場合も十分に電気抵抗率を低下させることができず、配線の実効的電気抵抗率が高くなるため好ましくない。加熱温度は、好ましくは４００℃以上である。一方、加熱温度が高すぎても上記準安定状態でのＴｉの移動・反応が生じにくくなることから、加熱温度の上限は６００℃とする。好ましくは５００℃以下である。
〈加熱時間：１０～１２０ｍｉｎ.〉
　上記加熱温度での準安定状態での合金元素（Ｔｉ）の移動・反応は、１０ｍｉｎ.（分）以内にほぼ完了するが、本発明では、上記Ｔｉの移動・反応を十分促進させるため、上記加熱温度での保持時間（加熱時間）を１０ｍｉｎ.以上とする。保持時間の下限は、好ましくは２０ｍｉｎ．である。一方、加熱時間を長くしすぎても、電気抵抗率の低減効果は飽和し、生産性の低下を招くことから、加熱時間は１２０ｍｉｎ.以下とする。加熱時間の上限は、好ましくは６０ｍｉｎ．である。
〈室温から上記加熱温度までの昇温速度：１０℃／ｍｉｎ.以上〉
　Ｃｕ－Ｔｉ合金中の合金元素（Ｔｉ）を移動（拡散）させるには、多数の拡散路（高速拡散路）が必要であり、高速拡散路として貫通粒界を形成させる必要がある。この貫通粒界は、上記加熱温度域（３５０～６００℃）での加熱により形成されるが、昇温速度が速いほど、柱状晶の多結晶組織が形成されやすく貫通粒界が多く形成される。よって、室温から上記加熱温度までの昇温速度は１０℃／ｍｉｎ.以上とする。昇温速度は、好ましくは３０℃／ｍｉｎ．以上である。
〈加熱雰囲気における酸素分圧：１×１０－７～１×１０－４ａｔｍ〉
　Ｃｕ－Ｔｉ合金中の合金元素（Ｔｉ）をＣｕ系配線（Ｃｕ－Ｔｉ合金）の絶縁膜と接触していない面に移動（拡散）させるには、上記面で反応を促進させる物質が必要であり、この場合酸素が有効である。十分にＴｉを移動（拡散）させて、電気抵抗率を低減すべく、加熱雰囲気における酸素分圧を１×１０－７ａｔｍ以上とする。一方、加熱雰囲気における酸素分圧が高すぎると、加熱の初期段階においてＴｉの酸化物が表面や結晶粒界に強固に形成されて、Ｔｉの高速拡散経路がふさがれてしまうため、電気抵抗率の低減を図ることができない。よって本発明では、加熱雰囲気における酸素分圧を１×１０－４ａｔｍ以下とする。
　上記条件での加熱は、以下の時期に行うことが挙げられる。
　上記（１）の場合には、（１－１）Ｃｕ－Ｔｉ合金（薄膜）を、凹部を覆うようにスパッタリングで形成後、Ｃｕ－Ｔｉ合金を前記凹部に埋め込むための加熱時、または加熱および加圧時に、上記条件で加熱することが挙げられる。また、（１－２）Ｃｕ－Ｔｉ合金（薄膜）を、凹部を覆うようにスパッタリングで形成し、該Ｃｕ－Ｔｉ合金（薄膜）を前記凹部に埋め込んで配線を形成した後、上記条件で加熱することが挙げられる。尚、前記埋め込みのための加圧の条件や、（１－２）の場合の埋め込みのための加熱の条件は、通常行われている条件を採用することができる。また、加圧は、例えばチャンバ内にアルゴンガスを導入して所定のガス圧にすることにより行うことができ、このとき酸素分圧を上記のように調整する。
　上記（２）の場合には、凹部に沿ってＣｕ－Ｔｉ合金層をスパッタリングで形成した後、純Ｃｕからなる配線本体部を形成（電解めっき法やスパッタリング法等で形成）する前にまたは後に、上記条件で加熱することが挙げられる。
　尚、本発明の製造方法は、特定のＣｕ－Ｔｉ合金をスパッタリング法で形成後、上記条件で該Ｃｕ－Ｔｉ合金を加熱する工程を設けるところに特徴があり、その他の製造工程・条件については特に問わず、例えば、下記の条件を採用することができる。
　前記絶縁膜としては、シリコン酸化膜（ＳｉＯ２）や、このシリコン酸化膜（ＳｉＯ２ ）にＣを含有させたＳｉＣＯ、あるいはＳｉＣＮなどを用いることができる。
　上記（２）のＣｕ系配線を形成する場合の純Ｃｕをフル配線（配線本体部）として埋め込む方法についても特に限定されず、例えば、電解めっき法や化学気相法（ＣＶＤ法）、スパッタリング法、（アーク）イオンプレーティング法などを採用できる。特に電解めっき法を採用すれば、純Ｃｕを、Ｃｕ－Ｔｉ合金層付き凹部の底から徐々に埋め込みながら充填することができるため、凹部の最小幅が狭く、深い場合でも純Ｃｕを凹部の隅々に亘って埋め込むことができる。尚、スパッタリング法の場合は、まず純Ｃｕ薄膜を、Ｃｕ－Ｔｉ合金層付き凹部を覆うように形成した後、この純Ｃｕ薄膜を該Ｃｕ－Ｔｉ合金からなる層付き凹部に埋め込むのがよい。この場合、スパッタリング法の条件や埋め込み時の条件（埋め込み時に上記条件で加熱する場合の加熱条件を除く）として、上記特許文献１に記載の条件を採用することができる。
　以下、本発明を実施例によって更に詳細に説明するが、下記実施例は本発明を限定する性質のものではなく、前・後記の趣旨に適合し得る範囲で適当に変更して実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
［実施例１］
　シリコンウェハー表面に、絶縁膜としてＳｉＣＯ膜を厚みが１００ｎｍとなるように形成した基板を用意し、該絶縁膜の表面に、Ｃｕ－１．０原子％（ａｔ％）Ｔｉ合金薄膜を、ＤＣマグネトロンスパッタリング法で膜厚が３００ｎｍとなるように成膜した。スパッタリング条件（成膜条件）は下記の通りとし、ターゲットとしてチップオンターゲットを用いてＣｕ合金薄膜の組成を調整した。尚、上記チップオンターゲットとして、ベースとなる純Ｃｕターゲット（８０ｍｍφ）の表面に、Ｔｉチップ（厚みが１ｍｍの長方形板材）を３～６枚放射状に貼り付けたものを用いた。
（成膜条件）
　到達真空度：１×１０－８Ｔｏｒｒ以下
　スパッタリング時の雰囲気ガス：Ａｒ
　スパッタガス圧：８×１０－３Ｔｏｒｒ
　放電パワー： ３００Ｗ
　ターゲットサイズ：φ８０ｍｍ
　基板温度（Ｔｓ）：ＲＴ（水冷）
　極間距離：１００ｍｍ
　成膜して得られた試料（Ｃｕ合金薄膜）を、石英管を使用した横型管状炉に入れて熱処理した。熱処理は、熱処理雰囲気を、真空度を変化させた真空雰囲気または純度（残留酸素濃度）の異なるＡｒガスをフローさせた雰囲気（Ａｒ流量：２０ｍＬ／ｍｉｎ.）とすることにより横型管状炉内の酸素分圧を変化させた。昇温速度：２００℃／ｍｉｎ.で室温から４００℃まで加熱し、４００℃で２時間保持する熱処理を行って、熱処理を施した試料（Ｃｕ合金薄膜）を得た。
　次に、Ａｓ－ｄｅｐｏｓｉｔｅｄ（非熱処理）状態の試料および前記熱処理を施した試料について、４探針法によりＣｕ合金薄膜のシート抵抗を測定し、膜厚を乗じてＣｕ合金薄膜の電気抵抗率（μΩ・ｃｍ）を算出した。
　熱処理雰囲気中の酸素分圧と試料の電気抵抗率の関係を整理した結果を図１に示す。図１より、電気抵抗率は、熱処理時の酸素分圧によって異なり、電気抵抗率が最小となる最適酸素分圧域が存在することが分かる。具体的には、熱処理雰囲気において、酸素分圧を本発明で規定した１×１０－７～１×１０－４ａｔｍとすることによって、４μΩ・ｃｍ以下の低電気抵抗率を達成できることが分かる。尚、Ａｓ－ｄｅｐｏｓｉｔｅｄ（非熱処理）状態の試料の電気抵抗率は１６～２０μΩ・ｃｍであった。
［実施例２］
　上記熱処理において、室温から５００℃まで加熱し、加熱温度：５００℃で保持する以外は、実施例１と同様にして、試料を作製し電気抵抗率を測定した。
　熱処理雰囲気中の酸素分圧と試料の電気抵抗率の関係を整理した結果を図２に示す。図２より、４００℃で熱処理した場合と比較して、電気抵抗率は全体的にやや低下しており、電気抵抗率の酸素分圧依存性は前記図１（熱処理時の加熱温度：４００℃）の場合と同様の傾向を示している。即ち、電気抵抗率が最小となる最適酸素分圧域が存在すると推察され、電気抵抗率が最小となる最適酸素分圧域は、熱処理時の加熱温度が４００℃の場合と同様と考えられる。
［実施例３］
　上記熱処理において、室温から６００℃まで加熱し、加熱温度：６００℃で保持する以外は、実施例１と同様にして、試料を作製し電気抵抗率を測定した。
　熱処理雰囲気中の酸素分圧と試料の電気抵抗率の関係を整理した結果を図３に示す。図３より、４００℃で熱処理した場合と比較して、電気抵抗率は全体的に低下しており、電気抵抗率の酸素分圧依存性は前記図１（熱処理時の加熱温度：４００℃）の場合と同様の傾向を示している。即ち、電気抵抗率が最小となる最適酸素分圧域が存在すると推察され、電気抵抗率が最小となる最適酸素分圧域は、熱処理時の加熱温度が４００℃の場合と同様と考えられる。
［実施例４］
　絶縁膜として、ＳｉＯ２膜、ＳｉＣＯ膜またはＳｉＣＮ膜を形成した以外は、実施例１と同様にして、試料を作製し電気抵抗率を測定した。
　熱処理雰囲気（加熱雰囲気）中の酸素分圧と試料の電気抵抗率の関係を、絶縁膜の種類別に図４に示す。図４より、電気抵抗率は熱処理時の酸素分圧によって異なるが、絶縁膜の種類によってはほとんど変化しないことが分かる。
［実施例５］
　絶縁膜としてＳｉＯ２膜を形成したこと、および熱処理において、熱処理雰囲気（加熱雰囲気）中の酸素分圧を２×１０－６ａｔｍとし、加熱温度（室温からの到達温度）を３５０℃から６００℃の間で変化させた以外は、実施例１と同様にして、試料を作製し電気抵抗率を測定した。
　熱処理時の加熱温度と試料の電気抵抗率の関係を整理した結果を図５に示す。図５より、電気抵抗率は熱処理時の加熱温度が高くなるにつれて低下していくことが分かる。
［実施例６］
　絶縁膜としてＳｉＯ２膜を形成したこと、および熱処理において、熱処理雰囲気中の酸素分圧を２×１０－６ａｔｍとし、加熱温度：４００℃での加熱時間を０～１２０ｍｉｎ.の間で変化させた以外は、実施例１と同様にして、試料を作製し電気抵抗率を測定した。
　熱処理時の加熱時間（加熱温度で保持する時間）と試料の電気抵抗率の関係を整理した結果を図６に示す。図６より、試料の電気抵抗率は熱処理することで急激に低下し、電気抵抗率：４μΩ・ｃｍ以下を達成するには、加熱時間を１０ｍｉｎ.以上とすればよいこと、および長時間の熱処理を行っても電気抵抗率低下の効果は飽和することが分かる。
　以上、本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。本出願は、２００９年１月２０日出願の日本特許出願（特願２００９－００９９７１）に基づくものであり、その内容はここに参照として取り込まれる。
　本発明は、例えばＵＬＳＩ（超大規模集積回路）等に代表されるＳｉ半導体デバイス等の半導体装置の配線に有用である。

Claims (2)

  1. 　半導体基板上の絶縁膜に設けられた凹部にＣｕ－Ｔｉ合金が直接埋め込まれてなる半導体配線の製造方法であって、
    　前記Ｃｕ－Ｔｉ合金がＴｉを０．５原子％以上３．０原子％以下含むものであり、かつ、
    　前記Ｃｕ－Ｔｉ合金をスパッタリング法で形成し、該Ｃｕ－Ｔｉ合金を前記凹部に埋め込む時または埋め込み後に、該Ｃｕ－Ｔｉ合金を下記加熱条件で加熱する工程を含むことを特徴とする半導体配線の製造方法。
    （加熱条件）
    　加熱温度：３５０～６００℃
    　加熱時間：１０～１２０ｍｉｎ.
    　室温から上記加熱温度までの昇温速度：１０℃／ｍｉｎ.以上
    　加熱雰囲気における酸素分圧：１×１０－７～１×１０－４ａｔｍ
  2. 　半導体基板上の絶縁膜に設けられた凹部の壁面にＣｕ－Ｔｉ合金からなる層を形成した後、該Ｃｕ－Ｔｉ合金からなる層付き凹部に純Ｃｕが埋め込まれてなる半導体配線の製造方法であって、
    　前記Ｃｕ－Ｔｉ合金がＴｉを０．５原子％以上３．０原子％以下含むものであり、かつ、
    　前記Ｃｕ－Ｔｉ合金からなる層をスパッタリング法で形成する工程、および該Ｃｕ－Ｔｉ合金からなる層を下記加熱条件で加熱する工程を含むことを特徴とする半導体配線の製造方法。
    （加熱条件）
    　加熱温度：３５０～６００℃
    　加熱時間：１０～１２０ｍｉｎ.
    　室温から上記加熱温度までの昇温速度：１０℃／ｍｉｎ.以上
    　加熱雰囲気における酸素分圧：１×１０－７～１×１０－４ａｔｍ
PCT/JP2010/050514 2009-01-20 2010-01-18 半導体配線の製造方法 WO2010084844A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009009971A JP2010171063A (ja) 2009-01-20 2009-01-20 半導体配線の製造方法
JP2009-009971 2009-01-20

Publications (1)

Publication Number Publication Date
WO2010084844A1 true WO2010084844A1 (ja) 2010-07-29

Family

ID=42355898

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/050514 WO2010084844A1 (ja) 2009-01-20 2010-01-18 半導体配線の製造方法

Country Status (2)

Country Link
JP (1) JP2010171063A (ja)
WO (1) WO2010084844A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219389B (zh) 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007221103A (ja) * 2006-01-20 2007-08-30 Fujitsu Ltd 半導体装置の製造方法
JP2007258256A (ja) * 2006-03-20 2007-10-04 Kobe Steel Ltd 半導体配線の製造方法
JP2008021807A (ja) * 2006-07-12 2008-01-31 Kobe Steel Ltd 半導体配線の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157959A (ja) * 2005-12-05 2007-06-21 Sony Corp 半導体装置の製造方法および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007221103A (ja) * 2006-01-20 2007-08-30 Fujitsu Ltd 半導体装置の製造方法
JP2007258256A (ja) * 2006-03-20 2007-10-04 Kobe Steel Ltd 半導体配線の製造方法
JP2008021807A (ja) * 2006-07-12 2008-01-31 Kobe Steel Ltd 半導体配線の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ITO KAZUHIRO ET AL.: "Self-Formation of Ti-rich Interfacial Layers in Cu(Ti) Alloy Films", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 46, no. 4R., 24 April 2007 (2007-04-24), pages 1942 - 1946 *

Also Published As

Publication number Publication date
JP2010171063A (ja) 2010-08-05

Similar Documents

Publication Publication Date Title
US5939788A (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US6554914B1 (en) Passivation of copper in dual damascene metalization
US6107182A (en) Semiconductor device and method of fabricating the same
US7858519B2 (en) Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer
JP2000195954A (ja) 半導体装置およびその製造方法
US8003518B2 (en) Semiconductor device fabrication method
KR20070045986A (ko) 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한무전해 Ｃｏ 합금막 상에서의 산화를 환원시키고 접착력을강화시키는 방법
US20110003474A1 (en) Germanium-Containing Dielectric Barrier for Low-K Process
US6326287B1 (en) Semiconductor device and method of fabricating the same
JP4740004B2 (ja) 半導体装置におけるＣｕ合金配線の製造方法
JP4152202B2 (ja) 半導体装置の製造方法
US7939421B2 (en) Method for fabricating integrated circuit structures
US6426293B1 (en) Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant
US20070145600A1 (en) Semiconductor device and manufacturing method thereof
JP5396854B2 (ja) 半導体装置の製造方法
WO2010073433A1 (ja) 半導体装置及びその製造方法
WO2010084844A1 (ja) 半導体配線の製造方法
JP2008021807A (ja) 半導体配線の製造方法
WO2010007951A1 (ja) 半導体配線
JP3488586B2 (ja) 半導体装置の製造方法
KR100496716B1 (ko) 반도체장치및그제조방법
JP2004079835A (ja) 半導体装置の製造方法
JP2008147467A (ja) 半導体装置および半導体装置の製造方法
JP3471266B2 (ja) 半導体装置の製造方法および半導体装置
JP2004289009A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10733451

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10733451

Country of ref document: EP

Kind code of ref document: A1