WO2010007951A1 - 半導体配線 - Google Patents

半導体配線 Download PDF

Info

Publication number
WO2010007951A1
WO2010007951A1 PCT/JP2009/062618 JP2009062618W WO2010007951A1 WO 2010007951 A1 WO2010007951 A1 WO 2010007951A1 JP 2009062618 W JP2009062618 W JP 2009062618W WO 2010007951 A1 WO2010007951 A1 WO 2010007951A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
insulating film
thin film
alloy thin
layer
Prior art date
Application number
PCT/JP2009/062618
Other languages
English (en)
French (fr)
Inventor
大西　隆
水野　雅夫
弘高 伊藤
和之 小濱
和博 伊藤
享 着本
正紀 村上
Original Assignee
株式会社神戸製鋼所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社神戸製鋼所 filed Critical 株式会社神戸製鋼所
Priority to US13/003,181 priority Critical patent/US20110121459A1/en
Publication of WO2010007951A1 publication Critical patent/WO2010007951A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor device, and more particularly to wiring in a semiconductor device such as a Si semiconductor device typified by ULSI (Ultra Large Scale Integrated Circuit).
  • a semiconductor device such as a Si semiconductor device typified by ULSI (Ultra Large Scale Integrated Circuit).
  • a damascene wiring technique is known as a method for forming a Cu wiring having a multilayer structure. This is because a wiring groove or an interlayer connection hole (hereinafter, these are collectively referred to as a recess) is formed in an insulating film provided on a semiconductor substrate, and the surface of the recess is made of Cu-based wiring such as pure Cu or Cu alloy. This is a method of forming a Cu wiring by covering and heating with a material, causing a Cu-based wiring material to flow and embedding in a recess.
  • a Cu-based wiring material When a Cu-based wiring material is used, if the Cu-based wiring material is brought into direct contact with the insulating film, Cu diffuses into the insulating film and degrades the insulating properties of the insulating film. Therefore, in order to prevent Cu from diffusing into the insulating film, it is necessary to provide a barrier layer between the Cu wiring and the insulating film. This barrier layer is required to exhibit barrier properties even when heated to a high temperature of about 500 to 700 ° C. in order to embed the Cu-based wiring material in the recess. Therefore, a metal nitride film such as a TaN film or a TiN film is used for the barrier layer. However, since such a metal nitride film has a higher electrical resistivity than the metal film, there is a problem that the electrical resistivity of the Cu wiring is effectively increased.
  • Non-Patent Document 1 a technique for forming a TaN layer by atomic layer deposition (ALD: Atomic Layer Deposition) has been proposed (Non-Patent Document 1).
  • ALD Atomic Layer Deposition
  • this technology is not mature enough to be put to practical use.
  • the width of the wiring groove and the diameter of the connection hole have become smaller, and the depth / width ratio of the wiring groove and the depth / diameter ratio of the connection hole have become larger. Is getting harder.
  • Patent Documents 1 and 2 disclose using silicon oxide or silicon nitride as an insulating film. Also, in the examples of these documents, a SiOF film is specifically used as an insulating film, a Cu alloy thin film containing Ti is formed on the insulating film, and this is heated, thereby heating the interface between the Cu alloy and the insulating film. Discloses the formation of a TiO 2 layer. These documents also demonstrate that this TiO 2 layer acts as a barrier layer.
  • An object of the present invention is to provide a semiconductor wiring in which a barrier layer different from a TiO 2 layer is formed at the interface between an insulating film and a Cu wiring without increasing the electrical resistivity of the Cu wiring.
  • the present inventors have intensively studied in order to form a barrier layer at the interface between the insulating film and the Cu wiring without increasing the electrical resistivity of the Cu wiring. As a result, the present inventors have found that the TiC layer functions as a barrier layer and is useful for reducing the electrical resistivity of the Cu wiring, and has completed the present invention.
  • the semiconductor wiring according to the present invention that has solved the above problems is a semiconductor wiring in which a Cu wiring containing Ti is embedded in a recess provided in an insulating film on a semiconductor substrate, and the insulating wiring A TiC layer is formed between the film and the Cu wiring.
  • the insulating film include SiCO and SiCN.
  • the thickness of the TiC layer is preferably 3 to 30 nm.
  • the electrical resistivity of the Cu wiring can be lowered, and the signal transmission of the semiconductor wiring can be speeded up.
  • FIG. 1 shows a semiconductor wiring according to an embodiment of the present invention. The relationship between heat processing time and the electrical resistivity of Cu alloy thin film is shown.
  • the semiconductor wiring of the present invention is such that a Cu wiring 4 containing Ti is embedded in a recess 3 provided in an insulating film 2 on a semiconductor substrate 1. It is characterized in that the TiC layer 5 is continuously formed between the wirings 4. The TiC layer 5 functions as a barrier layer that prevents Cu in the Cu wiring from diffusing and moving to the insulating film side.
  • the TiC layer is formed between the insulating film and the Cu wiring by heat treatment when a Cu alloy thin film containing Ti is embedded in a recess provided in the insulating film to form a Cu wiring. Is done. During the heat treatment, Ti contained in the Cu wiring diffuses to the interface between the Cu wiring and the insulating film, and bonds with C contained in the insulating film, thereby forming a TiC layer. According to the present invention, it is not necessary to separately form a metal nitride film such as TaN or TiN as a barrier layer on the insulating film as in the prior art, and the TiC layer is formed as a barrier layer. The electrical resistivity can be reduced.
  • the thickness of the TiC layer is preferably 3 nm or more.
  • the thickness of the TiC layer is more preferably 5 nm or more, still more preferably 8 nm or more.
  • the effective cross-sectional area of the Cu wiring (area obtained by subtracting the area of the barrier layer from the area of the wiring groove) decreases, and the electrical resistivity of the Cu wiring increases, so the film thickness is 30 nm. It should be less than or equal to.
  • the film thickness is more preferably 28 nm or less, still more preferably 25 nm or less.
  • the thickness of the TiC layer may be measured by observing a cross section where the laminated state of the film can be observed with a transmission electron microscope (TEM).
  • TEM transmission electron microscope
  • an insulating film containing C is provided on the surface of the semiconductor substrate, and concave portions (wiring grooves and interlayer connection holes) are formed in this insulating film.
  • a Cu alloy thin film containing Ti may be provided in the recess, for example, by sputtering, and heated.
  • An insulating film containing C and Si is used, and the Cu alloy thin film is provided in the recess provided in the insulating film, followed by heating, so that Ti contained in the Cu alloy thin film becomes an interface between the insulating film and the Cu alloy.
  • TiC layer is formed by bonding to C contained in the insulating film.
  • the insulating film containing C is a film obtained by containing C in a silicon oxide film (SiO 2 ) by a chemical vapor deposition method (CVD method), and specific examples thereof include SiCO and SiCN.
  • SiCO and SiCN are amorphous films, SiCO is considered to be a mixture of SiO 2 and SiC, and SiCN is considered to be a mixture of SiO 2 and SiN.
  • the amount of C contained in the insulating film may be, for example, 17 atomic% or more. This is because when the C content is less than 17 atomic%, a TiSi layer is formed between the insulating film and the Cu wiring, and the electrical resistivity of the Cu wiring cannot be sufficiently reduced.
  • the amount of C is preferably 18 atomic% or more, more preferably 20 atomic% or more.
  • the upper limit of the amount of C is about 40 atomic%.
  • the upper limit of the C amount is preferably 35 atomic percent or less, more preferably 30 atomic percent or less. Note that the C-containing insulating film may be formed on the surface of the semiconductor substrate according to a conventional method.
  • a recess such as a wiring groove for embedding Cu wiring or an interlayer connection hole for connecting the Cu wiring is formed in the insulating film.
  • a Cu alloy thin film containing is provided.
  • the amount of Ti contained in the Cu alloy thin film may be 0.5 to 15 atomic%.
  • Ti is less than 0.5 atomic%, the amount of Ti concentrated at the interface between the insulating film and the Cu wiring is insufficient, so that the thickness of the TiC layer formed at the interface becomes too thin to ensure barrier properties. Further, when the Ti concentration amount is insufficient, the TiC layer generated along the interface becomes discontinuous and the barrier property is lowered. Therefore, the Ti content is 0.5 atomic% or more, preferably 1 atomic% or more, more preferably 3 atomic% or more.
  • Ti is 15 atomic% or less, preferably 13 atomic% or less, more preferably 10 atomic% or less.
  • the balance composition of the Cu alloy thin film is Cu.
  • Ag, Mg, Na, Fe, Si, Dy, N, H, or the like may be contained.
  • the method for forming the Cu alloy thin film containing Ti in the recess is not particularly limited.
  • a sputtering method or an (arc) ion plating method can be employed.
  • the sputtering method may be, for example, a long throw sputtering method.
  • a Cu alloy thin film containing Ti In order to form a Cu alloy thin film containing Ti, use a Cu alloy target containing Ti as a sputtering target, or use a chip-on target with a Ti chip attached to the surface of a pure Cu target, and an inert gas atmosphere. Sputtering may be performed below.
  • the inert gas for example, helium, neon, argon, krypton, xenon, radon, or the like can be used.
  • argon or xenon is used.
  • argon is relatively inexpensive and can be suitably used.
  • the inert gas may contain N 2 gas or H 2 gas.
  • sputtering conditions for example, ultimate vacuum, sputtering gas pressure, discharge power density, substrate temperature, distance between electrodes, etc.
  • the film thickness of the Cu alloy thin film formed on the surface of the recess may be changed according to the depth of the recess, and a Cu alloy thin film having a thickness at least equal to the depth of the recess may be formed.
  • a pure Cu thin film may be formed as a Cu wiring in the concave portion with the Cu alloy thin film.
  • the method for forming the pure Cu thin film is not particularly limited, and for example, an electrolytic plating method, a chemical vapor deposition (CVD) method, a sputtering method, an (arc) ion plating method, or the like can be employed.
  • the electrolytic plating method is adopted, the pure Cu thin film can be filled while gradually filling from the bottom of the recess, so that the minimum width of the recess is narrow and even when deep, the pure Cu is embedded in every corner of the recess. Can do.
  • a pure Cu thin film is formed as a Cu wiring after a Cu alloy thin film is formed in the recess or after a Cu alloy thin film is formed as a seed layer along the shape of the recess.
  • heat treatment is preferably performed by heating to 400 ° C. or higher.
  • the heating temperature is less than 400 ° C.
  • Ti in the Cu alloy thin film does not sufficiently diffuse to the interface between the Cu alloy and the insulating film, so that a TiC layer is not formed at the interface and the barrier property is poor. Further, a large amount of undiffused Ti remains in the Cu wiring, and the electrical resistivity of the Cu wiring increases.
  • the heating temperature should be as high as possible, preferably 450 ° C.
  • the upper limit of the heating temperature is about 700 ° C. An apparatus for heating above 700 ° C. is practically difficult, and if the temperature is too high, the semiconductor substrate is deformed.
  • the upper limit with preferable heating temperature is 650 degreeC, and a more preferable upper limit is 600 degreeC.
  • the atmosphere when heating is preferably a non-oxidizing atmosphere or a vacuum atmosphere.
  • Ti dissolved in the Ti-containing Cu alloy thin film preferentially diffuses and concentrates on the surface in contact with the oxidizing gas to form TiOX.
  • the heating atmosphere is preferably an atmosphere from which oxygen is removed as much as possible.
  • the non-oxidizing atmosphere may be, for example, the above-described inert gas atmosphere.
  • the vacuum atmosphere may be, for example, 133 ⁇ 10 ⁇ 10 Pa or less (1 ⁇ 10 ⁇ 10 Torr or less).
  • the heating time may be determined so that the TiC layer is formed at the interface between the Cu alloy and the insulating film in consideration of the heating temperature. That is, when the heating temperature is high, the heating time may be shortened, and when the heating temperature is low, the heating time may be lengthened.
  • a Ti alloy layer can be formed at the interface between the Cu wiring and the insulating film by forming a Cu alloy thin film containing Ti in the recess provided in the insulating film and heating it.
  • Example 1 A substrate was prepared in which an insulating film having a component composition shown in Table 1 and a thickness of 100 nm was formed on the surface of a silicon wafer. Then, a Cu alloy thin film containing 10 atomic% Ti and having a thickness of 450 nm was formed on the surface of the insulating film by a DC magnetron sputtering method.
  • Table 1 although the films denoted as SiCO-1 and SiCO-2 are both SiCO, the component composition is slightly different, so they are distinguished as “SiCO-1” and “SiCO-2”.
  • the component composition of the insulating film was analyzed using a transmission electron microscope (TEM) equipped with an energy dispersive X-ray analyzer (EDX: Energy Dispersive X-ray Fluoressence Spectrometer).
  • the Cu alloy thin film was formed by sputtering using a chip-on target using an HSM-552 type sputtering apparatus manufactured by Shimadzu Corporation as a sputtering apparatus.
  • As the chip-on target a pure Cu target (80 mm ⁇ ) serving as a base was used in which 3 to 6 Ti chips (rectangular plate material having a thickness of 1 mm) were radially attached.
  • Sputtering conditions are Ultimate vacuum: 133 ⁇ 10 ⁇ 8 Pa or less (1 ⁇ 10 ⁇ 8 Torr or less), Atmospheric gas during sputtering: Ar gas, Sputtering gas pressure: 1.07 ⁇ 10 ⁇ 3 kPa (8 ⁇ 10 ⁇ 3 Torr), Discharge power: 300W Substrate temperature: Room temperature (20 ° C., water cooling), Distance between electrodes: 100 mm, It is.
  • the sample obtained as described above was heat-treated in a horizontal tubular furnace using a quartz tube.
  • the heat treatment was performed by heating at 500 ° C. or 600 ° C. for 2 hours in an Ar gas atmosphere.
  • the Ar gas atmosphere was obtained by blowing Ar gas at a flow rate of 20 mL / min and convection into a horizontal tubular furnace. Table 2 shows the heat treatment temperature.
  • membrane was observed by 500,000 times using the transmission electron microscope (TEM).
  • TEM transmission electron microscope
  • the barrier layer shown in Table 2 was continuously generated between the insulating film and the Cu alloy thin film.
  • Table 2 shows the results of measuring the type of barrier layer and the thickness of the barrier layer.
  • the type of the barrier layer was analyzed using a TEM limited-field electron diffraction image (SAD: Selected AreafractionDiffraction).
  • barrier resistance was evaluated by SIMS analysis of the Cu concentration profile in the depth direction from the Cu alloy thin film side to the barrier layer, the insulating film, and the silicon wafer.
  • the SIMS analysis was performed using a secondary ion mass spectrometer (model 4500 manufactured by ATOMICA).
  • Cs + was irradiated as primary ions under the conditions of 3 kV and 30 nA, the irradiation region was set to 300 ⁇ 420 ⁇ m, the analysis region was set to 90 ⁇ 130 ⁇ m, and mass spectra of negative secondary ions were measured.
  • Cu atoms were detected as 63 Cu ⁇ and 65 Cu ⁇ , and the barrier property against Cu diffusion (Cu barrier property) was determined based on whether or not Cu was detected on the insulating film side.
  • the case where no diffusion of Cu was observed on the insulating film side was evaluated as having barrier resistance ( ⁇ (passed)), and the case where Cu diffusion was observed was evaluated as having no barrier resistance ( ⁇ (failed)).
  • the evaluation results are shown in Table 2.
  • SIMS analysis was performed in the same manner to detect the presence or absence of Si atoms on the Cu alloy thin film side, and to determine the presence or absence of Si diffusion.
  • the case where the diffusion of Si was not recognized on the Cu alloy thin film side was evaluated as acceptable (no), and the case where the diffusion of Si was recognized was evaluated as unacceptable (present).
  • the evaluation results are shown in Table 2.
  • Table 2 shows the electrical resistivity ( ⁇ cm) of the Cu alloy thin film calculated by multiplying this by the film thickness.
  • No. 1 and No. 4 is an example using SiO 2 as an insulating film, and TiSi was formed between the insulating film and the Cu alloy thin film. This TiSi functioned as a barrier layer for preventing Cu in the Cu alloy thin film from diffusing to the insulating film side.
  • no. 1 and No. In No. 4 diffusion of Si was observed on the Cu alloy thin film side, and since Si became a resistance, the electrical resistivity of the Cu alloy thin film was high.
  • the reason why Si was diffused on the Cu alloy thin film side is that the TiSi formation reaction rate is lower than TiC described later, so that Si contained in the insulating film before the TiSi is formed is on the Cu alloy thin film side. It is thought that it was because it diffused.
  • No. 2, 3, 5, and 6 are examples using SiCO-1 or SiCN as the insulating film, and TiC was formed between the insulating film and the Cu alloy thin film. This TiC functioned as a barrier layer for preventing Cu in the Cu alloy thin film from diffusing to the insulating film side. Further, no diffusion of Si was observed on the Cu alloy thin film side, and the electrical resistivity of the Cu alloy thin film could be lowered.
  • No. 11 to 15 are examples using SiO 2 as an insulating film, and TiSi was formed as a barrier layer between the insulating film and the Cu alloy thin film.
  • Si diffusion was observed on the Cu alloy thin film side, and since Si became a resistance, the electrical resistivity of the Cu alloy thin film was high.
  • No. Nos. 16 to 27 are examples using SiCO-1 or SiCN as the insulating film, and TiC was formed between the insulating film and the Cu alloy thin film. No. From 16 to 27, no Si diffusion was observed on the Cu alloy thin film side. However, no. In 16, 17, and 22 to 25, since the thickness of TiC was less than 3 nm, diffusion of Cu was recognized on the insulating film side, and TiC did not function as a barrier layer.
  • Example 3 the composition of the Cu alloy thin film formed on the surface of the insulating film was changed to a Cu alloy containing 1 atomic% of Ti, and heat treatment performed in a horizontal tubular furnace was performed in a vacuum atmosphere [133 ⁇ 10 ⁇ 10 Pa or less. (1 ⁇ 10 ⁇ 10 Torr or less)], and the same conditions as in Experimental Example 1 except that the heating was performed at 400 ° C. for 1 to 24 hours.
  • No. Nos. 31 to 35 are examples using SiO 2 as an insulating film, and TiSi was formed as a barrier layer between the insulating film and the Cu alloy thin film.
  • Si diffusion was observed on the Cu alloy thin film side, and since Si became a resistance, the electrical resistivity of the Cu alloy thin film was high.
  • No. 36 to 45 are examples using SiCO-1 or SiCN as the insulating film, and TiC was formed between the insulating film and the Cu alloy thin film. No. In 36 to 45, no Si diffusion was observed on the Cu alloy thin film side. However, no. 36 and no. In No. 37, since the thickness of TiC was less than 3 nm, Cu diffusion was observed on the insulating film side, and TiC did not function as a barrier layer.
  • the electrical resistivity of the Cu alloy thin film decreases as the heat treatment time increases.
  • Ti contained in the Cu alloy thin film diffuses to the interface with the insulating film to form a barrier layer, while Ti also diffuses to the opposite side of the insulating film, and this Ti touches the outside air. It is thought that Ti in the Cu alloy thin film is consumed by forming an oxide film such as TiO 2 .
  • the electrical resistivity of the Cu alloy thin film cannot be reduced to 5 ⁇ cm or less unless heat treatment is performed for 70 hours or longer.
  • SiCO-1 or SiCN is used as the insulating film, it can be seen that the electrical resistivity of the Cu alloy thin film can be reduced to 5 ⁇ cm or less if heat treatment is performed for about 20 hours.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　本発明は、絶縁膜とＣｕ配線の界面に、Ｃｕ配線の電気抵抗率を高めることなく、ＴｉＯ２層とは異なるバリア層を形成した半導体配線を提供する。本発明は、半導体基板上の絶縁膜に設けられた凹部に、Ｔｉを含有するＣｕ配線が埋め込まれた半導体配線であり、前記絶縁膜と前記Ｃｕ配線の間にはＴｉＣ層が形成される。前記絶縁膜は、ＳｉＣＯまたはＳｉＣＮであるとよい。前記ＴｉＣ層の厚みは、３～３０ｎｍであるとよい。

Description

半導体配線
　本発明は、半導体装置に関し、より詳細には、例えばＵＬＳＩ（超大規模集積回路）等に代表されるＳｉ半導体デバイス等の半導体装置における配線に関する。
　近年、ＬＳＩ（Large Scale Integration（大規模集積回路））の高集積化や高速信号伝播の要求を満たすためデザインルールは縮小されており、配線ピッチの縮小や配線幅の減少、配線間距離の縮小、配線同士を接続する層間接続孔（ビア）の減少が行なわれている。また、半導体装置の高集積化に対応するため、配線を多層構造にすることが検討されている。
　配線回路の微細化・高集積化に伴い、配線自体の抵抗が問題になっている。配線抵抗の増加が信号伝達の遅延を招くからである。そこで電気抵抗を低減できる配線材料として、Ｃｕをベースにした配線材料（以下、Ｃｕ系配線材料ということがある）を使用し、Ｃｕ配線を形成することが試みられている。
　多層構造のＣｕ配線を形成する方法として、ダマシン（damascene）配線技術が知られている。これは、半導体基板上に設けられた絶縁膜に、配線溝や層間接続孔（以下、これらをまとめて凹部ということがある）を形成し、凹部表面を純ＣｕやＣｕ合金等のＣｕ系配線材料で覆って加熱し、Ｃｕ系配線材料を流動させて凹部に埋め込むことによってＣｕ配線を形成する方法である。
　Ｃｕ系配線材料を用いる場合、Ｃｕ系配線材料と絶縁膜を直接接触させると、Ｃｕが絶縁膜へ拡散し、絶縁膜の絶縁性を劣化させてしまう。そこでＣｕが絶縁膜へ拡散するのを防止するために、Ｃｕ配線と絶縁膜の間にバリア層を設ける必要がある。このバリア層は、Ｃｕ系配線材料を凹部に埋め込むために５００～７００℃程度の高温に加熱した場合でもバリア性を発揮することが要求される。そのため、バリア層には、ＴａＮ膜やＴｉＮ膜などの金属窒化膜が用いられている。しかしこうした金属窒化膜は、金属膜に比べて電気抵抗率が高いため、Ｃｕ配線の電気抵抗率を実効的に高めるという問題がある。
　Ｃｕ配線の電気抵抗率を低くするには、バリア層を薄く、且つ均一に形成する必要がある。バリア層を薄く、且つ均一に形成する技術として、原子層蒸着（ＡＬＤ；Atomic Layer Deposition）によりＴａＮ層を形成する技術が提案されている（非特許文献１）。しかしこの技術は、実用化できる程度には成熟していない。しかも近年では、配線溝の幅や接続孔の直径は益々小さくなっており、また配線溝の深さ／幅比や接続孔の深さ／直径比は益々大きくなっているため、バリア層の形成は一層難しくなっている。
　本出願人は、Ｃｕ配線と絶縁膜の界面に極薄バリア層を均一に形成するために、スパッタリング法の気相急冷に注目し、非平衡固溶現象を利用して極薄バリア層を形成する技術を先に提案している（特許文献１、２、非特許文献２）。これらの技術では、Ｃｕに対する固溶限の小さい元素であるＴｉを含むＣｕ合金を配線溝や接続孔の表面に形成し、これを加熱加圧することでＣｕとＴｉを２相分離させ、Ｃｕ配線と絶縁膜の界面またはＣｕ配線の表面にＴｉを異常拡散させることによりＴｉ濃化層を形成している。Ｔｉ濃化層のうち、Ｃｕ配線と絶縁膜の界面に生成したＴｉ濃化層が、Ｃｕが絶縁膜へ拡散するのを防止するバリア層として作用する。
　上記特許文献１、２は、絶縁膜として酸化シリコンや窒化シリコンを用いることを開示している。またこれらの文献の実施例は、絶縁膜として具体的にＳｉＯＦ膜を用い、この絶縁膜のうえにＴｉを含有するＣｕ合金薄膜を形成し、これを加熱することによりＣｕ合金と絶縁膜の界面にＴｉＯ２層を形成することを開示している。また、これらの文献は、このＴｉＯ２層がバリア層として作用することも実証している。
日本国公開特許公報：２００７－２５８２５６ 日本国公開特許公報：２００８－２１８０７
「ＡＬＤ法によるＣｕ配線用極薄ＴａＮバリア成膜技術」、第６５回　半導体・集積回路技術シンポジウム講演論文集、電気化学会　電子材料委員会、２００３年、Ｐ．６２～６５ 「Ｃｕ配線合金化によるバリア材自己形成」、ＬＳＩ配線における原子輸送・応力問題研究会　第１０回研究会予稿集、応用物理学会　薄膜・表面物理分科会、２００４年、Ｐ．２８～２９
　本発明の目的は、絶縁膜とＣｕ配線の界面に、Ｃｕ配線の電気抵抗率を高めることなく、ＴｉＯ２層とは異なるバリア層を形成した半導体配線を提供することである。
　本発明者らは、Ｃｕ配線の電気抵抗率を高めることなく絶縁膜とＣｕ配線の界面にバリア層を形成するために、鋭意検討を重ねてきた。その結果、本発明者らは、ＴｉＣ層がバリア層として機能するとともにＣｕ配線の電気抵抗率を低下するのに有用であることを見出し、本発明を完成した。
　すなわち、上記課題を解決することのできた本発明に係る半導体配線とは、半導体基板上の絶縁膜に設けられた凹部に、Ｔｉを含有するＣｕ配線が埋め込まれた半導体配線であって、前記絶縁膜と前記Ｃｕ配線の間に、ＴｉＣ層が形成されている点を特徴とする。前記絶縁膜としては、例えば、ＳｉＣＯまたはＳｉＣＮが挙げられる。前記ＴｉＣ層の厚みは、３～３０ｎｍであることが好ましい。
　本発明によれば、絶縁膜とＣｕ配線との間に、バリア層としてＴｉＣ層を形成することにより、Ｃｕ配線の電気抵抗率を下げることができ、半導体配線の信号伝達を高速化できる。
本発明の一実施形態に係る半導体配線を示す。 熱処理時間と、Ｃｕ合金薄膜の電気抵抗率との関係を示す。
　本発明の半導体配線は、図１に示すように、半導体基板１上の絶縁膜２に設けられた凹部３に、Ｔｉを含有するＣｕ配線４が埋め込まれたものであり、絶縁膜２とＣｕ配線４の間にＴｉＣ層５が連続して形成されている点に特徴付けられる。このＴｉＣ層５は、Ｃｕ配線中のＣｕが絶縁膜側へ拡散・移動することを防止するバリア層として作用する。
　後述するように、上記ＴｉＣ層は、Ｔｉを含有するＣｕ合金薄膜を、絶縁膜に設けられた凹部に埋め込んでＣｕ配線とするときに、熱処理することによって絶縁膜とＣｕ配線との間に形成される。熱処理時に、Ｃｕ配線に含まれるＴｉがＣｕ配線と絶縁膜との界面へ拡散し、絶縁膜に含まれるＣと結合することによって、ＴｉＣ層が形成される。本発明によれば、従来のように、絶縁膜の上に、ＴａＮやＴｉＮなどの金属窒化膜をバリア層として別途形成する必要がなく、ＴｉＣ層をバリア層として形成しているため、Ｃｕ配線の電気抵抗率を低減できる。
　バリア性を確保するために、上記ＴｉＣ層の厚みは３ｎｍ以上であるのがよい。ＴｉＣ層の厚みは、より好ましくは５ｎｍ以上、更に好ましくは８ｎｍ以上である。しかしＴｉＣ層が厚くなり過ぎると、Ｃｕ配線の有効断面積（配線溝の面積からバリア層の面積を引いた面積）が減少することによりＣｕ配線の電気抵抗率が高くなるため、膜厚は３０ｎｍ程度以下であるのがよい。膜厚は、より好ましくは２８ｎｍ以下であり、更に好ましくは２５ｎｍ以下である。
　上記ＴｉＣ層の厚みは、膜の積層状態が観察可能な断面を、透過型電子顕微鏡（ＴＥＭ）で観察して測定すればよい。
　次に、本発明の半導体配線を製造できる方法について説明する。本発明の半導体配線を製造するには、まず、Ｃを含有する絶縁膜を半導体基板の表面に設け、この絶縁膜に凹部（配線溝や層間接続孔）を形成する。次いで、該凹部に、例えばスパッタリング法でＴｉを含有するＣｕ合金薄膜を設け、加熱すればよい。ＣおよびＳｉを含有するものを絶縁膜として用い、該絶縁膜に設けられた凹部に上記Ｃｕ合金薄膜を設け、次いで加熱することによって、Ｃｕ合金薄膜に含まれるＴｉが絶縁膜とＣｕ合金の界面へ拡散し、絶縁膜に含まれるＣと結合してＴｉＣ層が形成される。
　Ｃを含有する絶縁膜とは、化学気相法（ＣＶＤ法）でシリコン酸化膜（ＳｉＯ２）にＣを含有させたものであり、具体的には、ＳｉＣＯやＳｉＣＮなどが例示できる。ＳｉＣＯとＳｉＣＮは非晶質膜であり、ＳｉＣＯはＳｉＯ２とＳｉＣの混合物、ＳｉＣＮはＳｉＯ２とＳｉＮの混合物と考えられる。
　上記絶縁膜に含まれるＣ量は、例えば、１７原子％以上であればよい。これは、Ｃ量が１７原子％未満の場合には、絶縁膜とＣｕ配線の間にＴｉＳｉ層が生成し、Ｃｕ配線の電気抵抗率を充分に低減することができないからである。Ｃ量は、好ましくは１８原子％以上、より好ましくは２０原子％以上である。Ｃ量の上限は４０原子％程度である。Ｃ量の上限は、好ましくは３５原子％以下、より好ましくは３０原子％以下である。なお、上記Ｃを含有する絶縁膜は、常法に従って半導体基板の表面に形成すればよい。
　半導体基板の表面に絶縁膜を設けた後は、この絶縁膜に、Ｃｕ配線を埋め込むための配線溝や、Ｃｕ配線同士を接続するための層間接続孔などの凹部を形成し、該凹部にＴｉを含有するＣｕ合金薄膜を設ける。
　Ｃｕ合金薄膜に含まれるＴｉ量は、０．５～１５原子％とすればよい。Ｔｉが０．５原子％未満では、絶縁膜とＣｕ配線の界面に濃化するＴｉ量が不足するため、該界面に形成されるＴｉＣ層の膜厚が薄くなり過ぎてバリア性を確保できない。また、Ｔｉ濃化量が不足すると、上記界面に沿って生成するＴｉＣ層が非連続になってバリア性が低下する。従って、Ｔｉ量は０．５原子％以上であり、好ましくは１原子％以上、より好ましくは３原子％以上である。しかし、Ｔｉが過剰になっても、絶縁膜とＣｕ配線の界面に生成するＴｉＣ層の膜厚には限度があるため、ＴｉＣ層を形成しない過剰なＴｉが、Ｃｕ配線内に固溶し、またはＣｕ配線内に析出して析出物を形成する。こうした固溶ＴｉやＴｉ析出物は、Ｃｕ配線の電気抵抗率を高める原因となる。従って、Ｔｉは１５原子％以下とし、好ましくは１３原子％以下、より好ましくは１０原子％以下とする。
　Ｃｕ合金薄膜の残部組成はＣｕであるが、例えば、ＡｇやＭｇ，Ｎａ，Ｆｅ，Ｓｉ，Ｄｙ，Ｎ，Ｈなどを含有させてもよい。
　Ｔｉを含有するＣｕ合金薄膜を凹部に形成する方法は特に限定されない。例えば、スパッタリング法や（アーク）イオンプレーティング法などが採用可能である。スパッタリング法は、例えば、ロングスロースパッタリング法であってもよい。
　以下、上記Ｃｕ合金薄膜をスパッタリング法で形成する場合について説明する。
　Ｔｉを含有するＣｕ合金薄膜を形成するには、スパッタリングターゲットして、Ｔｉを含有するＣｕ合金ターゲットを用いるか、純Ｃｕターゲットの表面にＴｉチップを貼付したチップオンターゲットを用い、不活性ガス雰囲気下でスパッタリングすればよい。
　不活性ガスとしては、例えば、ヘリウムやネオン、アルゴン、クリプトン、キセノン、ラドンなどを用いることができる。好ましくは、アルゴンやキセノンを用いるのがよい。特にアルゴンは比較的安価であり、好適に用いることができる。なお、上記不活性ガスはＮ２ガスやＨ２ガスを含有していてもよい。
　その他のスパッタリング条件（例えば、到達真空度、スパッタガス圧、放電パワー密度、基板温度、極間距離など）は、通常の範囲で適宜調整できる。凹部の表面に形成するＣｕ合金薄膜の膜厚は、凹部の深さに応じて変更すればよく、少なくとも凹部の深さと等しい膜厚のＣｕ合金薄膜を形成すればよい。
　また、Ｔｉを含有するＣｕ合金薄膜をシード層として上記凹部の形状に沿って形成した後、このＣｕ合金薄膜付き凹部にＣｕ配線として純Ｃｕ薄膜を形成してもよい。
　純Ｃｕ薄膜を形成する方法は特に限定されないが、例えば、電解メッキ法や化学気相法（ＣＶＤ：Chemical Vapor Deposition）、スパッタリング法、（アーク）イオンプレーティング法などが採用できる。特に、電解メッキ法を採用すれば、純Ｃｕ薄膜を凹部の底から徐々に埋め込みながら充填することができるため、凹部の最小幅が狭く、深い場合でも純Ｃｕを凹部の隅々にまで埋め込むことができる。
　上述したように、凹部にＣｕ合金薄膜を形成した後、または、凹部の形状に沿ってシード層としてＣｕ合金薄膜を形成した後、Ｃｕ配線として純Ｃｕ薄膜が形成される。その後、Ｃｕ合金薄膜中のＴｉを拡散させるためには、４００℃以上に加熱して熱処理を行なうとよい。加熱温度が４００℃未満では、Ｃｕ合金薄膜中のＴｉが、Ｃｕ合金と絶縁膜の界面へ充分に拡散しないため、該界面にＴｉＣ層が形成されず、バリア性が劣る。また、未拡散のＴｉがＣｕ配線中に多く残り、Ｃｕ配線の電気抵抗率が高くなる。加熱温度はできるだけ高いことがよく、好ましくは４５０℃以上、より好ましくは５００℃以上である。加熱温度の上限は、７００℃程度である。７００℃を超えて加熱する装置は現実的に難しく、また温度を高くし過ぎると半導体基板に変形が生じる。加熱温度の好ましい上限は６５０℃、より好ましい上限は６００℃である。
　加熱するときの雰囲気は、非酸化性雰囲気か、真空雰囲気であるのがよい。酸化性雰囲気で加熱すると、Ｔｉ含有Ｃｕ合金薄膜に固溶しているＴｉが、酸化性ガスと接する面に優先的に拡散、濃化して、ＴｉＯＸを形成する。これによりＣｕ合金薄膜中の固溶Ｔｉが消費され、Ｃｕ合金と絶縁膜の界面にＴｉＣ層が安定して形成されないため、バリア効果が得られなくなる。従って、加熱雰囲気は、酸素を極力除いた雰囲気がよい。
　非酸化性雰囲気は、例えば、上記した不活性ガス雰囲気であればよい。真空雰囲気は、例えば、１３３×１０－１０Ｐａ以下（１×１０－１０Ｔｏｒｒ以下）とすればよい。
　加熱時間は、加熱温度を考慮して、Ｃｕ合金と絶縁膜の界面にＴｉＣ層が形成するように定めればよい。すなわち、加熱温度が高い場合は加熱時間を短くしてもよく、加熱温度が低い場合は加熱時間を長くするのがよい。
　以上のように、本発明では、絶縁膜に設けられた凹部に、Ｔｉを含有するＣｕ合金薄膜を形成し、これを加熱することにより、Ｃｕ配線と絶縁膜の界面にＴｉＣ層を形成できる。
　以下、本発明を実施例によって更に詳細に説明するが、下記実施例は本発明を限定する性質のものではない。本発明を、前・後記の趣旨に適合し得る範囲で適当に変更して実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
　［実験例１］
　表１に示される成分組成を有し、かつ厚みが１００ｎｍである絶縁膜を、シリコンウェハー表面に形成した基板を用意した。そして、ＤＣマグネトロンスパッタリング法で、Ｔｉを１０原子％含有し、かつ膜厚が４５０ｎｍであるＣｕ合金薄膜を、絶縁膜の表面に成膜した。なお、表１において、ＳｉＣＯ－１、ＳｉＣＯ－２と表記した膜は共にＳｉＣＯであるが、成分組成が若干異なるため、「ＳｉＣＯ－１」、「ＳｉＣＯ－２」と表記して区別した。
　絶縁膜の成分組成は、エネルギー分散型Ｘ線分析装置（ＥＤＸ：Energy Dispersive X-ray Fluoressence Spectrometer）を備えた透過型電子顕微鏡（ＴＥＭ）を用いて分析した。Ｃｕ合金薄膜の成膜には、スパッタリング装置として島津製作所社製のＨＳＭ－５５２型スパッタ装置を用い、チップオンターゲットを用いてスパッタリングして行なった。チップオンターゲットは、ベースとなる純Ｃｕターゲット（８０ｍｍφ）の表面にＴｉチップ（厚み１ｍｍの長方形板材）を３～６枚放射状に貼り付けたものを用いた。
　スパッタリング条件は、
到達真空度　　：１３３×１０－８Ｐａ以下（１×１０－８Ｔｏｒｒ以下）、
スパッタリング時の雰囲気ガス：Ａｒガス、
スパッタガス圧：１．０７×１０－３ｋＰａ（８×１０－３Ｔｏｒｒ）、
放電パワー　　：３００Ｗ、
基板温度　　　：室温（２０℃、水冷）、
極間距離　　　：１００ｍｍ、
である。
　このように成膜して得られた試料を、石英管を使用した横型管状炉に入れて熱処理した。熱処理は、Ａｒガス雰囲気下で、５００℃または６００℃で２時間加熱することにより行なった。Ａｒガス雰囲気は、Ａｒガスを流速２０ｍＬ／分で吹込み、横型管状炉内に対流させることにより得た。熱処理温度を表２に示す。
　熱処理後の試料について、透過型電子顕微鏡（ＴＥＭ）を用いて、膜の積層状態を観察可能な断面を５０万倍で観察した。その結果、絶縁膜とＣｕ合金薄膜の間には、表２に示すバリア層が連続的に生成していた。バリア層の種類と、バリア層の厚みを測定した結果を表２に示す。なお、バリア層の種類は、ＴＥＭの制限視野電子線回折像（ＳＡＤ：Selected Area Diffraction）を用いて分析した。
　また、Ｃｕの絶縁膜側への拡散の有無（バリア耐性）は、絶縁膜とＣｕ合金薄膜の界面を長さ２０００ｎｍにわたって観察することにより調べた。バリア耐性は、Ｃｕ合金薄膜側から、バリア層、絶縁膜、シリコンウェハーにわたって、深さ方向のＣｕ濃度プロファイルをＳＩＭＳ分析することにより評価した。
　ＳＩＭＳ分析は、二次イオン質量分析装置（ＡＴＯＭＩＫＡ社製の４５００型）を用いて行った。一次イオンとしてＣｓ＋を３ｋＶ、３０ｎＡの条件で照射し、照射領域を３００×４２０μｍ、分析領域を９０×１３０μｍとし、負の二次イオンの質量スペクトル測定を行った。Ｃｕ原子は、６３Ｃｕ-および６５Ｃｕ-として検出し、絶縁膜側におけるＣｕの検出の有無によって、Ｃｕ拡散に対するバリア性（Ｃｕバリア性）を判定した。絶縁膜側にＣｕの拡散が認められなかった場合をバリア耐性有り（○（合格））、Ｃｕの拡散が認められた場合をバリア耐性無し（×（不合格））として評価した。評価結果を表２に示す。
　また、ＳＩＭＳ分析を同様に行って、Ｃｕ合金薄膜側におけるＳｉ原子の有無を検出し、Ｓｉの拡散の有無を判定した。Ｃｕ合金薄膜側にＳｉの拡散が認められなかった場合を合格（無）、Ｓｉの拡散が認められた場合を不合格（有）として評価した。評価結果を表２に示す。
　次に、熱処理後の試料について、Ｃｕ合金薄膜のシート抵抗を４探針法により測定した。これに膜厚を乗じることにより算出したＣｕ合金薄膜の電気抵抗率（μΩｃｍ）を、表２に示す。
　表２から明らかなように、絶縁膜を構成する成分と、Ｃｕ合金に含まれるＴｉとの化合物が、絶縁膜とＣｕ合金薄膜の間に生成している。
　Ｎｏ．１とＮｏ．４は、絶縁膜としてＳｉＯ２を用いた例であり、絶縁膜とＣｕ合金薄膜の間に、ＴｉＳｉが形成されていた。このＴｉＳｉは、Ｃｕ合金薄膜中のＣｕが絶縁膜側へ拡散するのを防止するバリア層として機能していた。しかし、Ｎｏ．１とＮｏ．４は、Ｃｕ合金薄膜側にＳｉの拡散が認められ、Ｓｉが抵抗となるためにＣｕ合金薄膜の電気抵抗率が高くなっていた。Ｃｕ合金薄膜側にＳｉの拡散が認められた理由は、ＴｉＳｉの形成反応速度が後述するＴｉＣよりも小さいために、ＴｉＳｉが形成されるまでの間に絶縁膜に含まれるＳｉがＣｕ合金薄膜側へ拡散したからであると考えられる。
　一方、Ｎｏ．２、３、５、６は、絶縁膜としてＳｉＣＯ－１またはＳｉＣＮを用いた例であり、絶縁膜とＣｕ合金薄膜の間に、ＴｉＣが形成されていた。このＴｉＣは、Ｃｕ合金薄膜中のＣｕが絶縁膜側へ拡散するのを防止するバリア層として機能していた。また、Ｃｕ合金薄膜側にはＳｉの拡散が認められず、Ｃｕ合金薄膜の電気抵抗率を低くすることができた。
　なお、表１に示した絶縁膜ＳｉＣＯ－２は、Ｃ含有量が１７原子％未満であったため、絶縁膜とＣｕ合金薄膜との界面にはＴｉＳｉが形成されていた。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　［実験例２］
　本実験は、成膜して得られた試料を熱処理するときの温度が６００℃である点と、熱処理時間が５分～２時間である点以外は、上記実験例１と同じ条件で行った。
　使用した絶縁膜の種類、熱処理時間、絶縁膜とＣｕ合金薄膜の間に生成したバリア層の種類、バリア層の厚み、絶縁膜側におけるＣｕ拡散の有無（Ｃｕバリア性）、Ｃｕ合金薄膜側におけるＳｉ拡散の有無を表３に示す。
　表３から明らかなように、いずれの熱処理条件でも、絶縁膜を構成する成分と、Ｃｕ合金に含まれるＴｉとの化合物が、絶縁膜とＣｕ合金薄膜の間に生成している。
　Ｎｏ．１１～１５は、絶縁膜としてＳｉＯ２を用いた例であり、絶縁膜とＣｕ合金薄膜の間に、バリア層としてＴｉＳｉが形成されていた。しかし、Ｃｕ合金薄膜側にＳｉの拡散が認められ、Ｓｉが抵抗となるためにＣｕ合金薄膜の電気抵抗率が高くなっていた。
　一方、Ｎｏ．１６～２７は、絶縁膜としてＳｉＣＯ－１またはＳｉＣＮを用いた例であり、絶縁膜とＣｕ合金薄膜の間にＴｉＣが形成されていた。Ｎｏ．１６～２７では、Ｃｕ合金薄膜側にはＳｉの拡散が認められなかった。しかし、Ｎｏ．１６、１７、２２～２５ではＴｉＣの厚みが３ｎｍ未満であったため、絶縁膜側にＣｕの拡散が認められ、ＴｉＣがバリア層として機能していなかった。
Figure JPOXMLDOC01-appb-T000003
　［実験例３］
　本実験は、絶縁膜の表面に形成するＣｕ合金薄膜の組成を、Ｔｉを１原子％含有するＣｕ合金とする点と、横型管状炉で行なう熱処理を、真空雰囲気［１３３×１０－１０Ｐａ以下（１×１０－１０Ｔｏｒｒ以下）］で、４００℃で１～２４時間加熱することにより行う点以外は、上記実験例１と同じ条件で行った。使用した絶縁膜の種類、熱処理時間、絶縁膜とＣｕ合金薄膜の間に生成したバリア層の種類、バリア層の厚み、絶縁膜側におけるＣｕ拡散の有無（Ｃｕバリア性）、Ｃｕ合金薄膜側におけるＳｉ拡散の有無を表４に示す。
　表４から明らかなように、いずれの熱処理条件でも、絶縁膜を構成する成分と、Ｃｕ合金に含まれるＴｉとの化合物が、絶縁膜とＣｕ合金薄膜の間に生成する。
　Ｎｏ．３１～３５は、絶縁膜としてＳｉＯ２を用いた例であり、絶縁膜とＣｕ合金薄膜の間に、バリア層としてＴｉＳｉが形成されていた。しかし、Ｃｕ合金薄膜側にＳｉの拡散が認められ、Ｓｉが抵抗となるためにＣｕ合金薄膜の電気抵抗率が高くなっていた。
　一方、Ｎｏ．３６～４５は、絶縁膜としてＳｉＣＯ－１またはＳｉＣＮを用いた例であり、絶縁膜とＣｕ合金薄膜の間にＴｉＣが形成されていた。Ｎｏ．３６～４５では、Ｃｕ合金薄膜側にはＳｉの拡散が認められなかった。しかし、Ｎｏ．３６とＮｏ．３７は、ＴｉＣの厚みが３ｎｍ未満であったため、絶縁膜側にＣｕの拡散が認められ、ＴｉＣがバリア層として機能していなかった。
Figure JPOXMLDOC01-appb-T000004
　［実験例４］
　本実験では、熱処理時間と、Ｃｕ合金薄膜の電気抵抗率との関係について検討した。
　本実験は、横型管状炉で行なう熱処理の時間を、２時間、２４時間、７２時間、または熱処理無しとする点以外は、上記実験例３と同じ条件で熱処理を行った。熱処理後の試料について、Ｃｕ合金薄膜のシート抵抗を４探針法により測定し、これに膜厚を乗じることによりＣｕ合金薄膜の電気抵抗率（μΩｃｍ）を算出した。熱処理時間に対する電気抵抗率の結果を図２に示す。図２において、○は絶縁膜としてＳｉＯ２を用いた場合の結果、●はＳｉＣＯ－１を用いた場合の結果、△はＳｉＣＮを用いた場合の結果をそれぞれ示す。
　図２から明らかなように、熱処理時間が長くなるほど、Ｃｕ合金薄膜の電気抵抗率が低下する。その理由は、Ｃｕ合金薄膜に含まれるＴｉが絶縁膜との界面へ拡散してバリア層を形成する一方で、絶縁膜とは反対側へもＴｉが拡散し、このＴｉが外気と触れることによりＴｉＯ２などの酸化膜を形成して、Ｃｕ合金薄膜中のＴｉが消費されるためと考えられる。
　また、絶縁膜として、ＳｉＯ２を用いた場合は、熱処理を７０時間以上行なわなければＣｕ合金薄膜の電気抵抗率を５μΩｃｍ以下に低減できないことが分かる。一方、絶縁膜として、ＳｉＣＯ－１またはＳｉＣＮを用いた場合は、熱処理を２０時間程度行えば、Ｃｕ合金薄膜の電気抵抗率を５μΩｃｍ以下に低減することができることが分かる。
　以上の結果から、絶縁膜として、ＳｉＣＯ－１またはＳｉＣＮを用いた場合には、短時間の熱処理でＣｕ合金薄膜の電気抵抗率を低減できるため、半導体配線の生産性を向上できることが分かる。
　以上のとおり、本発明を詳細に、また特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。本出願は２００８年７月１４日出願の日本特許出願（特願２００８－１８３０１４）に基づくものであり、その内容はここに参照として取り込まれる。
　１　半導体基板
　２　絶縁膜
　３　凹部
　４　Ｃｕ配線
　５　ＴｉＣ層

Claims (3)

  1. 　半導体基板上の絶縁膜に設けられた凹部に、Ｔｉを含有するＣｕ配線が埋め込まれた半導体配線であって、
    　前記絶縁膜と前記Ｃｕ配線との間に、ＴｉＣ層が形成されていることを特徴とする半導体配線。
  2. 　前記絶縁膜が、ＳｉＣＯまたはＳｉＣＮである請求項１に記載の半導体配線。
  3. 　前記ＴｉＣ層の厚みが、３～３０ｎｍである請求項１または２に記載の半導体配線。
PCT/JP2009/062618 2008-07-14 2009-07-10 半導体配線 WO2010007951A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/003,181 US20110121459A1 (en) 2008-07-14 2009-07-10 Semiconductor interconnection

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008183014A JP2010021490A (ja) 2008-07-14 2008-07-14 半導体配線
JP2008-183014 2008-07-14

Publications (1)

Publication Number Publication Date
WO2010007951A1 true WO2010007951A1 (ja) 2010-01-21

Family

ID=41550354

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/062618 WO2010007951A1 (ja) 2008-07-14 2009-07-10 半導体配線

Country Status (3)

Country Link
US (1) US20110121459A1 (ja)
JP (1) JP2010021490A (ja)
WO (1) WO2010007951A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5375497B2 (ja) * 2009-10-01 2013-12-25 トヨタ自動車株式会社 半導体装置、及び、半導体装置の製造方法
JP2013125891A (ja) * 2011-12-15 2013-06-24 Sharp Corp 光電変換素子およびその製造方法
US20200312768A1 (en) * 2019-03-27 2020-10-01 Intel Corporation Controlled organic layers to enhance adhesion to organic dielectrics and process for forming such

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008047719A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5968333A (en) * 1998-04-07 1999-10-19 Advanced Micro Devices, Inc. Method of electroplating a copper or copper alloy interconnect
US6126806A (en) * 1998-12-02 2000-10-03 International Business Machines Corporation Enhancing copper electromigration resistance with indium and oxygen lamination
US6562715B1 (en) * 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure
US6664633B1 (en) * 2001-09-10 2003-12-16 Lsi Logic Corporation Alkaline copper plating
US7312146B2 (en) * 2004-09-21 2007-12-25 Applied Materials, Inc. Semiconductor device interconnect fabricating techniques
JP4740004B2 (ja) * 2006-03-20 2011-08-03 株式会社神戸製鋼所 半導体装置におけるＣｕ合金配線の製造方法
JP2008021807A (ja) * 2006-07-12 2008-01-31 Kobe Steel Ltd 半導体配線の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008047719A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20110121459A1 (en) 2011-05-26
JP2010021490A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
US8324730B2 (en) Copper interconnection structure and method for forming copper interconnections
KR102542758B1 (ko) 상호접속부를 위한 루테늄 금속 피처 충전
JP5380838B2 (ja) 半導体装置の製造方法
TWI497598B (zh) 薄膜電晶體用配線層構造及其製造方法
KR20080100153A (ko) 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한 무전해 Ｃｏ 합금막 상에서의 산화를 감소시키고 접착력을 강화시키는 방법
WO2007100125A1 (ja) 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
TW419711B (en) Semiconductor device and its manufacture
JP4740004B2 (ja) 半導体装置におけるＣｕ合金配線の製造方法
WO2010007951A1 (ja) 半導体配線
JP2005167081A (ja) 半導体装置およびその製造方法
US7781339B2 (en) Method of fabricating semiconductor interconnections
JP2007220744A (ja) 半導体装置およびその製造方法
JP2010186977A (ja) 半導体装置の製造方法及び半導体装置
JP5463794B2 (ja) 半導体装置及びその製造方法
TW529065B (en) Semiconductor device and method for manufacturing the same
JP4896850B2 (ja) 半導体装置のＣｕ配線およびその製造方法
Perng et al. Self-forming AlOx layer as Cu diffusion barrier on porous low-k film
KR100327092B1 (ko) 반도체 소자의 구리 합금배선 형성방법
WO2010084844A1 (ja) 半導体配線の製造方法
JP4527393B2 (ja) 半導体装置用Ｃｕ系合金配線及びその製造方法
JP2011086837A (ja) 半導体装置およびその形成方法
JP4065019B2 (ja) 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
JP4065019B6 (ja) 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
JP5463801B2 (ja) 半導体装置及びその製造方法
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09797876

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13003181

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09797876

Country of ref document: EP

Kind code of ref document: A1