TWI497598B - 薄膜電晶體用配線層構造及其製造方法 - Google Patents

薄膜電晶體用配線層構造及其製造方法 Download PDF

Info

Publication number
TWI497598B
TWI497598B TW099114804A TW99114804A TWI497598B TW I497598 B TWI497598 B TW I497598B TW 099114804 A TW099114804 A TW 099114804A TW 99114804 A TW99114804 A TW 99114804A TW I497598 B TWI497598 B TW I497598B
Authority
TW
Taiwan
Prior art keywords
layer
oxygen
film transistor
thin film
wiring layer
Prior art date
Application number
TW099114804A
Other languages
English (en)
Other versions
TW201112331A (en
Inventor
Kazunari Maki
Kenichi Yaguchi
Yosuke Nakasato
Original Assignee
Mitsubishi Materials Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp, Ulvac Inc filed Critical Mitsubishi Materials Corp
Publication of TW201112331A publication Critical patent/TW201112331A/zh
Application granted granted Critical
Publication of TWI497598B publication Critical patent/TWI497598B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/01—Alloys based on copper with aluminium as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Insulated Conductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

薄膜電晶體用配線層構造及其製造方法
本發明是有關配線層構造的領域，特別是有關使用於電晶體等的半導體裝置之配線層構造及其配線層構造的製造方法。
本案是根據2009年06月12日申請的日本特願2009-141440來主張優先權，在此援用其內容。
由高速驅動及低成本化的觀點來看，期待電阻率比現在主流的Al系配線層更低的Cu系配線層，作為TFT面板用的配線層。
但，Cu與Al等的配線材料作比較，與玻璃或Si等的底層基板材料的密接性差，會有Cu擴散於底層基板的問題。
為了克服如此的問題，有利用在氧環境下濺射Cu合金的方法，在玻璃基板或非晶形Si基板上形成Cu合金層的氧化物層，且在其上形成Cu單體或Cu合金層的Cu配線被開發(例如參照非專利文獻1)。在此配線層是Cu單體或Cu合金層會確保低電阻，Cu合金的氧化物層會實現提高Cu配線與底層基板的界面之密接性的同時防止Cu往底層基板的擴散之阻擋層的任務。
有關使用Cu合金的配線層，含有各種的添加元素者被提案(參照專利文獻1及專利文獻2)。
在該等專利文獻是揭示：一面導入氧氣，一面濺射純銅靶(或添加Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy的其中至少一種類者)，將含有氧且以銅作為主成分的阻擋層成膜後，停止氧氣的導入，濺射上述靶，形成純銅的低電阻層之技術。上述那樣含有氧且以銅作為主成分的阻擋層是對矽或玻璃的密接性高，低電阻，且亦可藉由阻擋層來防止往矽基板的銅擴散。
在上述那樣形成的配線層中，是藉由在光阻膜沿著所定的圖案來形成開口部，以乾式或濕式蝕刻來除去露出於該開口部的配線層的材料，形成配線層圖案。藉此，成為底層的一部露出的狀態。
在非晶質矽薄膜或多結晶矽薄膜等的非單結晶半導體薄膜上，形成上述那樣的Cu配線層圖案，使半導體薄膜的一部分露出時，在該被露出的半導體薄膜表面存在多數的懸浮鍵(失去共有結合的對手，不參與結合的結合方)。因為此懸浮鍵不安定，所以一般在由非單結晶半導體薄膜所構成的半導體元件(TFT等)的製作工程中，在配線層圖案(源極‧汲極電極等)形成後，進行氫電漿處理，終端懸浮鍵，安定化。
在此氫電漿處理時，氫離子會容易侵入配線層，且貫通，Cu合金的氧化物層會被還原，被還原的氧會與氫結合而生成水(水蒸汽)，因此有產生界面的剝離，密接性劣化的現象(例如參照非專利文獻2)。
因此，被要求開發一種在上述那樣的氫電漿處理後不使產生密接性劣化等的不良情況，具備高氫電漿耐性的Cu配線層。
[先行技術文献]
[專利文獻]
[專利文獻1]　國際公開第2008/081805號
[專利文獻2]　國際公開第2008/081806號
[非專利文獻]
[非專利文獻1]　Nikkei Electronics，Nikkei BP社，平成21年1月、2009年2月9日號，p52-56
[非專利文獻2]大西順雄，“[FPDI preview]大型FPD的TFT配線用新Cu合金，ULVAC，Inc.與Mitsubishi Materials Corporation合作克服課題”[online]，平成20年10月27日，Tech-On，[平成21年2月12日檢索]，網路<URL(http：//techon.nikkeibp.co.jp/article/NEWS/20081027/160184/>
因此，本發明的目的是在於提供一種對半導體或玻璃基板的底層之密接性高，往底層的擴散阻擋性佳，且氫電漿耐性佳之低電阻的配線層構造、及其製造方法。
為了解決上述課題，本發明的配線層構造係具備：半導體基板或玻璃基板的底層基板；含氧Cu層或含氧Cu合金層，其係形成於該底層基板上；氧化物層，其係形成於該含氧Cu層或該含氧Cu合金層上，含有Al、Zr、Ti的其中至少一種；及Cu合金層，其係形成於該氧化物層上，含有Al、Zr、Ti的其中至少一種。
在此，「半導體基板或玻璃基板」也包含一方的面具備半導體層或二氧化矽層的基板。
在本發明中，是在為了使和半導體及玻璃基板等的底層基板的密接性提升而設置之含氧Cu層或含氧Cu合金層、與含有Al、Zr、Ti的其中至少一種的Cu合金層之間，形成含有Al、Zr、Ti的其中至少一種的氧化物層。藉由此氧化物層的存在，即使更進行氫電漿處理，氫離子也難以進入含氧Cu層或含氧Cu合金層中(氫電漿耐性會提升)，含氧Cu層或含氧Cu合金層中的氧的還原不易產生，界面的剝離難，可謀求密接性更提升。
上述含氧Cu合金層亦可含由Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土族所構成的群選擇的至少一種類的添加元素。
此情況，該等的添加元素會使在Cu合金層與含氧Cu層或含氧Cu合金層的界面之氧化物層的形成更容易。並且，亦具有增強含氧Cu合金層與底層基板的密接性之效果。
上述含氧Cu層或含氧Cu合金層中所含的添加元素，亦可為含20原子%以下，最好是15原子%以下。
若上述添加元素為20原子%以下，則含氧Cu層或含氧Cu合金層中所生成的氧化物或金屬間化合物的量會被限制，因此不會有電阻值顯著增大的情形，對於作為配線層的利用不會有招致妨礙的情形。
上述含氧Cu層或含氧Cu合金層中所含的氧，亦可為含1原子%以上30原子%以下。
若氧為1原子%以上，則與底層基板材料的密接性或擴散阻擋性會成為充分者，若氧為30原子%以下，則含氧Cu層或含氧Cu合金層中所生成的氧化物的量會被限制，因此不會有電阻值顯著增大的情形，對於作為配線層的利用不會有招致妨礙的情形。
比上述含氧Cu層或含氧Cu合金層及氧化物層更處於上面的Cu合金層，亦可更含由Ca、Mg、Li、Si、Mn、Cr、稀土族所構成的群選擇的至少一種類的添加元素。上述Cu合金層中所含的Al、Zr、Ti之合計的添加元素可為1原子%以上15原子%以下，最好是含4原子%以上10原子%以下。若上述添加元素為1原子%以上，則往Cu合金層與含氧Cu層或含氧Cu合金層的界面之氧化物層的形成足夠，充分提升界面的耐剝離性、密接性，若上述添加元素為15原子%以下，則不會有Cu合金層的電阻值顯著增大的情形，對於作為配線層的利用不會有招致妨礙的情形。上述Ca、Mg、Li、Si、Mn、Cr、稀土族的含有量亦可為5原子%以下。若為5原子%以下，則不會有電阻值顯著增大的情形。
在本發明中，亦可更具備形成於上述Cu合金層上的Cu導電層。上述Cu導電層亦可含有99原子%以上的Cu。藉此，可提供一種低電阻的配線層。
上述含氧Cu層或含氧Cu合金層可具有10nm～100nm的厚度，最好是具有30nm～50nm程度的厚度。又，上述氧化物層，為了取得良好的氫電漿耐性，可具有1nm～20nm的厚度，最好是5nm程度的厚度。若上述氧化物層的厚度為1nm以上，則會成為均一的層，可充分取得氫離子的進入防止的效果，進而能夠取得良好的氫電漿耐性，若上述氧化物層的厚度為20nm以下，則不會有電阻值顯著增大的情形，對於作為配線層的利用不會有招致妨礙的情形。上述Cu合金層可具有10nm～100nm的厚度，最好是具有30nm～50nm程度的厚度。上述Cu導電層可具有200nm～10μm的厚度，最好是具有300nm～500nm程度的厚度。
本發明的配線層構造的製造方法是依序具備：在由半導體基板或玻璃基板所構成的底層基板上，利用至少含Cu的靶，在O2 環境下濺射之工程(a)；以含有Al、Zr、Ti的其中至少一種的Cu合金作為靶，在非活性氣體環境下濺射之工程(b)；在根據前述工程(a)及前述工程(b)所形成的層，藉由蝕刻來形成配線層圖案，而使前述底層基板的一部分露出之工程(c)；及實施氫電漿處理來使存在於露出的前述底層基板表面的懸浮鍵終端之工程(d)，並且，在前述工程(b)之後，前述工程(d)之前，更具備在氫環境中進行退火之工程(e)。
在本發明中，是在底層基板上，利用至少含有Cu的靶，在O2 環境下濺射(工程(a))，以含有Al、Zr、Ti的其中至少一種的Cu合金作為靶，在非活性氣體環境下濺射(工程(b))，在根據前述工程(a)及前述工程(b)所形成的層，藉由蝕刻來形成配線層圖案，藉此使底層基板的一部分露出(工程(c))。然後，在此狀態下，實施氫電漿處理來使存在於露出的前述底層基板的懸浮鍵終端(工程(d))，進行安定化。並且，在工程(b)之後，工程(d)之前，更具備在氫環境中進行退火之工程(e)。藉由在此氫環境中實施退火，可在根據工程(a)所形成的含氧Cu層(或Cu合金層)與根據工程(b)所形成的Cu合金層之間形成含有Al、Zr、Ti的其中至少一種的氧化物層。詳細是氧原子(O)會擴散至根據工程(b)所形成的Cu合金層，在該Cu合金層與含氧Cu層(或Cu合金層)的界面形成氧化物層。而且，依照在氫環境中進行退火的條件，可充分取得含有Al、Zr、Ti的其中至少一種的氧化物層的厚度。
藉由此氧化物層的存在，即使更進行氫電漿處理，氫離子也難以進入含氧Cu層(或含氧Cu合金層)中(氫電漿耐性)，含氧Cu層(或含氧Cu合金層)中的氧的還原不易產生，界面的剝離難，可謀求密接性更提升。
在上述工程(a)所使用之前述至少含Cu的靶，亦可更含由Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土族所構成的群選擇的至少一種類的添加元素。
此情況，該等的添加元素會使在Cu合金層與含氧Cu層或含氧Cu合金層的界面之氧化物層的形成更容易。並且，亦具有增強含氧Cu合金層與底層基板的密接性之效果。
上述添加元素可為20原子%以下，最好是含15原子%以下。若上述添加元素為20原子%以下，則含氧Cu層或含氧Cu合金層中所生成的氧化物或金屬間化合物的量會被限制，因此不會有電阻值顯著增大的情形，對於作為配線層的利用不會有招致妨礙的情形。
在上述工程(a)的濺射所使用的O2 環境係體積分率為1%以上30%以下。藉此，可使在工程(a)的濺射所生成的含氧Cu層(或含氧Cu合金層)中所含的氧的含有量形成1原子%以上30原子%以下程度。
含有上述Al、Zr、Ti的其中至少一種的Cu合金靶，亦可更含由Ca、Mg、Li、Si、Mn、Cr、稀土族所構成的群選擇的至少一種類的添加元素。上述Al、Zr、Ti之合計的添加元素可為含1原子%以上15原子%以下，最好是含4原子%以上10原子%以下。
若上述添加元素為1原子%以上，則往Cu合金層與含氧Cu層或含氧Cu合金層的界面之氧化物層的形成足夠，充分提升界面的耐剝離性、密接性。若上述添加元素為15原子%以下，則不會有Cu合金層的電阻值顯著增大的情形，對於作為配線層的利用不會有招致妨礙的情形。上述Ca、Mg、Li、Si、Mn、Cr、稀土族的含有量亦可為5原子%以下。若為5原子%以下，則不會有電阻值顯著增大的情形。
並且，在工程(b)之後，可更具有利用至少含Cu的靶在非活性氣體環境下濺射之工程(f)。
在上述工程(f)所使用之至少含Cu的靶可含有99原子%以上的Cu。藉此，可提供一種低電阻的配線層。
又，若根據本發明，則可提供一種，係具有：半導體基板或玻璃基板的底層基板、及形成於前述底層基板上的閘極電極、及覆蓋前述閘極電極的閘極絕緣層、及形成於前述閘極絕緣層上的半導體層、及形成於前述半導體層上的源極區域及汲極區域、及分別接觸於前述源極區域及前述汲極區域而形成的源極電極層及汲極電極層，其特徵為：
前述閘極電極、前述源極電極層、及前述汲極電極層的至少1個係由上述說明的配線層構造所形成。
又，若根據本發明，則可提供一種薄膜電晶體的製造方法，係具有：在半導體基板或玻璃基板的底層基板上形成閘極電極之工程、及覆蓋前述閘極電極來形成閘極絕緣層之工程、及在前述閘極絕緣層上形成半導體層之工程、在前述半導體層上形成高濃度添加雜質的半導體層之工程、及在前述高濃度添加雜質的半導體層上形成金屬配線層之工程、及使前述金屬配線層、前述高濃度添加雜質的半導體層及前述半導體層圖案化之工程，藉由上述說明的配線層構造的製造方法來製造前述金屬配線層之薄膜電晶體的製造方法，其特徵為：形成前述金屬配線層的工程係前述工程(a)及(b)，前述圖案化的工程係前述工程(c)。
如以上那樣，若根據本發明，則藉由形成一在Cu合金層與含氧Cu層或Cu合金層的界面形成含有Al、Zr、Ti的其中至少一種的氧化物層，可提供一種不僅對底層基板1的密接性高，往底層基板1的擴散阻擋性佳，且氫電漿耐性也佳的低電阻的配線層構造、及其製造方法。
以下，詳細說明用以實施本發明的形態。另外，在以下的說明所使用的圖面中，為了容易理解說明，非如實際的縮小比例顯示各層的厚度。
圖1是表示本發明的第1實施形態之配線層構造的基本構成的概略剖面圖。如圖1所示，在由半導體基板或玻璃基板所構成的底層基板1上形成有含氧的Cu-O層2。Cu-O層2是為了使和底層基板1的密接性提升而設置者。在Cu-O層2上形成有含Al的氧化物層3(大多的情況是處於Al2 O3 的形態)，在含Al的氧化物層3上形成有含Al的Cu合金層(Cu-Al合金層)4，在Cu-Al合金層4上形成有Cu導電層5。在此，「半導體基板或玻璃基板」也包含在一方的面具備半導體層或二氧化矽(Silica)層的基板。
其次，在以下說明有關具有圖1那樣的基本構成的配線層構造的製造方法。
首先，準備半導體基板或玻璃基板作為底層基板1，對其表面利用含銅的靶在O2 環境內進行濺射。此時所使用之含銅的靶亦可含由Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土族所構成的群來選擇的至少一種類的添加元素。
此濺射工程是藉由真空排氣系統來將真空槽真空排氣後，導入濺射氣體(Ar等的非活性氣體)及O2 ，在形成O2 環境的狀態下，將成膜對象物的半導體或玻璃基板搬入真空槽內，一邊流量控制氧氣，一邊施加連接至含銅的靶之濺射電源，藉此來進行。一旦藉由電漿來濺射含銅的靶，則由銅及添加元素的原子或原子團所構成的微粒子會被放出至底層1的方向，與氧反應，在底層1的表面，如圖2A所示，形成由銅(及添加元素)及其氧化物所構成的Cu-O層2(阻擋層)。
繼續含銅的靶之濺射，使Cu-O層2成長，在Cu-O層2形成所定的膜厚時，停止O2 氣體的導入，將靶切換成Cu-Al合金，一面繼續濺射氣體(Ar等的非活性氣體)的導入，一面濺射上述Cu-Al合金靶，藉此在Cu-O層2的表面形成Cu-Al合金層4(圖2B)。
繼續Cu-Al合金的濺射，使Cu-Al合金層4成長，在Cu-Al合金層4形成所定的膜厚時，將靶切換成純銅(Cu)靶，一面繼續濺射氣體(Ar等的非活性氣體)的導入，一面濺射上述純銅靶，藉此在Cu-Al合金層4的表面形成Cu導電層(低電阻層)5。然後，繼續純銅靶的濺射，使Cu導電層5成長，在Cu導電層5形成所定的膜厚時，停止濺射，從濺射裝置搬出結果物(圖2C)。
濺射靶中的銅與添加元素的含有比例、及使用該濺射靶來成膜的金屬層中的銅與添加元素的含有比例，是在僅濺射氣體被導入的真空環境下成膜時，或在氧氣與濺射氣體雙方被導入的真空環境下成膜時皆形成相同，且即使令氧氣的導入量變化，其含有比例也不變。因此，例如若濺射添加元素對銅與添加元素的合計量之比例為15原子%以下的濺射靶，則可取得添加元素對銅與添加元素的合計量之比例為15原子%以下的金屬層。
其次，在被層疊的層疊膜11的表面配置光阻膜，進行曝光、顯像等通常的圖案化，露出層疊膜11表面，在該狀態下將層疊膜11暴露於蝕刻液(濕式蝕刻)或蝕刻氣體(乾式蝕刻)，藉此層疊膜11會被圖案化(圖2D)。然後，藉由通常的方法來除去不要的光阻膜，而形成配線層12。
在非晶質矽薄膜或多結晶矽薄膜等的非單結晶半導體薄膜上，如上述般形成配線層圖案，使半導體的一部分露出時，在該被露出的半導體薄膜表面13存在多數的懸浮鍵。所謂懸浮鍵是意指失去共有結合的對手，不參與結合的結合方。因為此懸浮鍵不安定，所以在由非單結晶半導體薄膜所構成的半導體元件的製作工程中，在配線層圖案形成後，進行氫電漿處理來使上述那樣的懸浮鍵終端，進行安定化。
在本實施形態中，進行此氫電漿處理之前，實施氫退火處理，藉此Cu-O層2的氧原子(O)會擴散至含Al的Cu-Al合金層4，在Cu-Al合金層4與Cu-O層2的界面形成含Al的氧化物層3(大多的情況是處於Al2 O3 的形態)(圖2E)。藉由此氧化物層3的存在，即使再進行氫電漿處理，氫離子也難以進入Cu-O層2中，Cu-O層2中的氧的還原不易產生，界面的剝離難，可謀求密接性更提升。本實施形態的情況，是在實施氫電漿處理前進行氫退火處理，某程度確保氧化物層3的厚度，藉此可更強化氫離子難進入Cu-O層2中的氫電漿耐性。此氫退火處理是為了充分取得氧化物層3的厚度而寄與厚望的處理。
在本實施形態中，Cu-O層2亦可更含由Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土族所構成的群選擇的至少一種類的添加元素。在圖1中，是以括弧內“X”來表示此添加元素。並且，在Cu-O層2中所含的添加元素(Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土族的其中一種類以上)可為20原子%以下，最好是含15原子%以下。最好含Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土族等的添加元素之理由，是因為該等的添加元素會使在Cu合金層與含氧Cu層或含氧Cu合金層的界面之氧化物層的形成更容易，且亦具有強化含氧Cu合金層與底層基板的密接性之效果。若上述添加元素為20原子%以下，則Cu-O層中所生成的氧化物或金屬間化合物的量會被限制，因此不會有電阻值顯著增大的情形，對於作為配線層的利用不會有招致妨礙的情形。上述添加元素的比例，如前述般，可根據濺射靶中的銅與添加元素的含有比例來調節。
並且，含於Cu-O層2的氧，最好是含1原子%以上30原子%以下。若氧為1原子%以上，則與底層基板材料的密接性或擴散阻擋性會成為充分者，若氧為30原子%以下，則Cu-O層中所生成的氧化物的量會被限制，因此不會有電阻值顯著增大的情形，對於作為配線層的利用不會有招致妨礙的情形。含於上述Cu-O層2的氧比例，可根據在濺射所被使用的O2 環境來調節，最好體積分率為1%以上30%以下。
而且，在本實施形態中，Cu合金層4為含有Al者，但並非限於此，亦可單獨含Zr或Ti，或含Al、Zr、Ti的其中一種類以上。Cu合金層4亦可更含由Ca、Mg、Li、Si、Mn、Cr、稀土族所構成的群選擇的至少一種類的添加元素。含於上述Cu合金層4的添加元素(Al、Zr、Ti的其中一種類以上的添加元素)可為1原子%以上15原子%以下，最好是含4原子%以上10原子%以下。若上述添加元素為1原子%以上，則往Cu合金層與Cu-O層的界面之氧化物層的形成足夠，充分提升界面的耐剝離性、密接性，若上述添加元素為15原子%以下，則不會有Cu合金層的電阻值顯著增大的情形，對於作為配線層的利用不會有招致妨礙的情形。上述添加元素的比例，如前述般，可藉由濺射靶中的銅與添加元素的含有比例來調節。上述Ca、Mg、Li、Si、Mn、Cr、稀土族的含有量最好是5原子%以下。若為5原子%以下，則不會有電阻值顯著增大的情形。
Cu導電層5最好是含有99原子%以上的Cu。藉此，可提供一種低電阻的配線層。如此的Cu導電層5可藉由將在圖2D所說明的純銅靶設為99原子%以上的純銅來取得。
Cu-O層2的厚度d1 最好是10nm～100nm，更好是30nm～50nm程度。又，氧化物層3的厚度d2 ，為了取得良好的氫電漿耐性，最好是具有1nm～20nm的厚度，更好是5nm程度。若氧化物層3的厚度為1nm以上，則會成為均一的膜，可充分取得氧化物層3之氫離子的進入防止的效果，進而能夠取得良好的氫電漿耐性，若氧化物層3的厚度為20nm以下，則不會有電阻值顯著增大的情形，對於作為配線層的利用不會有招致妨礙的情形。Cu-Al合金層4的厚度d3 最好是10nm～100nm，更好是30nm～50nm程度。Cu導電層5的厚度d4 最好是200nm～10μm，更好是300nm～500nm程度。
如以上那樣，若根據本實施形態，則藉由形成一在Cu-Al合金層4與Cu-O層2的界面形成含有Al的氧化物層3，可提供一種不僅對底層基板1的密接性高，往底層基板1的擴散阻擋性佳，且氫電漿耐性也佳的低電阻的配線層、及其製造方法。
其次，說明本發明的第2實施形態。圖3是表示本發明的第2實施形態之配線層的基本構成的概略剖面圖。本發明的第2實施形態與第1實施形態構造上相異的點是在於本實施形態中未形成Cu導電層的點，除此以外的構成是與第1實施形態同樣。在圖3中，對於和圖1同樣的層附上同一符號。
如圖3所示，在由半導體基板或玻璃基板所構成的底層基板1上形成含有氧的Cu-O層2。Cu-O層2是與第1實施形態同樣為了使和底層基板1的密接性提升而設置者。在Cu-O層2上形成含有Al的氧化物層3(大多的情況是處於Al2 O3 的形態)，在含有Al的氧化物層3上形成含有Al的Cu合金層(Cu-Al合金層)4。
在第2實施形態中是不形成Cu導電層，Cu-Al合金層4會實現與Cu導電層同樣的機能。亦即，第2實施形態是按照所被適用的用途來使用Cu-Al合金層4作為導電層。第2實施形態時，增厚作為導電層的Cu-Al合金層4的厚度是有利於為了取得低電阻。
在第2實施形態也是在進行此氫電漿處理之前，實施氫退火處理，藉此Cu-O層2的氧原子(O)會擴散至Cu-Al合金層4，在Cu-Al合金層4與Cu-O層2的界面形成含Al的氧化物層3(大多的情況是處於Al2 O3 的形態)。藉由此氧化物層3的存在，在進行氫電漿處理時，氫離子難以進入Cu-O層2中，Cu-O層2中的氧的還原不易產生，界面的剝離難，可謀求密接性更提升。第2實施形態的情況，氫退火處理也是為了充分取得氧化物層3的厚度而寄與厚望的處理。
在第2實施形態，Cu-O層2、Cu合金層4亦可僅以和第1實施形態同樣的比例來含與第1實施形態同樣的添加元素。並且，含於Cu-O層2的氧，最好是含1原子%以上30原子%以下。
又，第2實施形態的情況也是最好將Cu-O層2的厚度d1 、氧化物層3的厚度d2 、Cu-Al合金層4的厚度d3 設為與第1實施形態同樣的厚度。
若根據第2實施形態，則可取得與第1實施形態同樣的效果。
其次，一邊參照圖4A～圖7一邊說明有關薄膜電晶體(TFT)的構造及製造工程，作為使用本發明的配線層之導體裝置的一例。
圖4A是表示本發明的薄膜電晶體的處理對象物110的剖面圖。薄膜電晶體的處理對象物110是具有由玻璃等所構成的透明基板111(底層基板)，在透明基板111上配置有閘極電極112。
在透明基板111上覆蓋閘極電極112，從透明基板111側依序配置閘極絕緣層114、矽層116、及n型矽層118。n型矽層118是藉由雜質添加，電阻值比矽層116更低的矽層。在此，n型矽層118與矽層116是以非晶形矽所構成，但亦可為單結晶或多結晶。閘極絕緣層114是氮化矽薄膜等的絕緣膜，亦可為氧氮化矽膜或其他的絕緣膜。
一旦銅合金靶在混合氧化性氣體的環境下被濺射，則在與處理對象物110的界面形成以銅為主成分，含有添加元素及氧的密接層(含氧Cu合金層)(工程(a))。
其次，一旦以Ar等的濺射氣體來濺射銅合金靶，則在處理對象物110的表面形成以銅為主成分，含有添加元素的Cu合金層(工程(b))。圖4B的符號120a是表示以上述說明那樣的本發明之含氧Cu合金層及Cu合金層所構成的金屬配線層，圖7是分別表示含氧Cu合金層151及Cu合金層152。
在金屬配線層120a之位於閘極電極112上的部分的表面配置光阻膜，蝕刻由金屬配線層120a、n型矽層118、及矽層116所構成的層疊膜，除去層疊膜之未以光阻膜所覆蓋的部分。圖4C是在層疊膜的蝕刻後除去光阻膜的狀態，符號120b是表示以光阻膜所覆蓋而剩下的金屬配線層。
其次，如圖5A所示，在金屬配線層120b上配置圖案化後的光阻膜122，若在使金屬配線層120b的表面露出於光阻膜122的開口部124的底面之狀態下浸漬於蝕刻液，則金屬配線層120b的露出部分會被蝕刻，金屬配線層120b會被圖案化。藉由此圖案化，在閘極電極112上的部分形成有n型矽層118露出的開口部124，金屬配線層120a是藉由開口部124來分離，如圖5B所示，形成源極電極層127與汲極電極層128，可取得本發明的電晶體105。其次，予以搬入蝕刻裝置內，將露出於開口部124底面的n型矽層118暴露於蝕刻氣體的電漿而蝕刻，使矽層116露出於開口部124的底面。形成於n型矽層118的開口部124是位於閘極電極112的上方，藉由開口部124來使n型矽層118分離成源極區域131與汲極區域132(工程(c))。
在開口部124的底面露出矽層116的表面，一旦矽層116暴露於蝕刻n型矽層118時的蝕刻氣體電漿，則會從矽層116表面失去氫原子，形成懸浮鍵(angling bonds)。此懸浮鍵是成為洩漏電流等之TFT的特性不良的原因。為了以氫來再修飾懸浮鍵，如圖6A所示，在使源極電極層127與汲極電極層128露出的狀態下，導入氫而使氫電漿產生，一旦將露出於開口部124的底部的矽層116暴露於氫氣電漿，則矽層116表面的矽原子會與氫結合，懸浮鍵消失(工程(d))。
在前述工程(b)之後，前述工程(d)之前，實施氫退火處理，而於Cu合金層與含氧Cu層或含氧Cu合金層的界面形成氧化物層(工程(e))。
在進行氫電漿的處理之後，如圖6B所示，形成氮化矽層(SiNx )等的鈍化層134，在鈍化層134形成接觸孔137之後，如同圖(c)所示，形成連接源極電極層127或汲極電極層128與畫素電極等(未圖示)之間的透明電極層136。藉此，可取得液晶顯示面板。
藉由本發明所形成的配線層構造，不僅TFT的源極電極、汲極電極，亦可使用於TFT的閘極電極。
又，上述是舉薄膜電晶體(TFT)為例說明半導體裝置，但本發明並非限於此，可適用於薄膜電晶體(TFT)以外的半導體裝置、二極體、電容器、液晶裝置等各種的電極。
[實施例]
以下，說明根據本發明來實際形成配線層構造，進行其評價的結果。
首先，準備一被覆非晶形Si層之縱320mm×橫400mm×厚度0.7mm的尺寸之玻璃基板。
(含氧Cu合金層的製作)
其次，予以插入濺射裝置，使用具有溶解調整後的Cu-4原子%Al的成分組成之Cu合金濺射靶，以下述的條件來進行濺射，而形成膜厚50nm的含氧Cu合金層。
環境：Ar+氧(容量%，Ar/氧=90/10)的氧化環境
環境壓力0.4Pa
基板加熱溫度100℃
(Cu合金層的製作)
使用具有溶解調整後的Cu-4原子%Al的成分組成之Cu合金濺射靶，以下述的條件來進行濺射，而形成膜厚300nm的Cu合金層。
環境：Ar
環境壓力0.4Pa
基板加熱溫度100℃
(氫退火)
其次，以下述的條件來進行氫退火。
環境：H2 +N2 (容量%，H2 /N2 =50/50)
環境壓力0.1MPa(1氣壓)
溫度300℃
保持時間30分。
(薄膜構造評價)
藉由歐傑(Auger)電子分光分析來進行試料的深度方向分析、及藉由TEM(透過電子顯微鏡)來觀察試料剖面。將其結果顯示於圖8A及圖8B。圖8A為根據歐傑電子分光分析之配線層構造的深度方向分析，圖8B為膜剖面的透過型電子顯微鏡像。如圖8A所示，由深度方向分析可知Al與O會濃縮於Cu合金層與含氧Cu合金層的境界(對應於濺射時間為50分附近～60分附近的部分)。又，如圖8B所示，由膜剖面的TEM像(倍率：50萬倍以上)可知位於Cu合金層與含氧Cu合金層之間的Al及O的濃縮層是與Cu合金層或含氧Cu合金層明顯結晶構造相異，為厚度約4nm的層。於是，判斷在此Cu合金層與含氧Cu合金層之間所生成之氧及添加元素(此情況是Al)為主成分的異相的層為氧化物層。本案請求項1所記載的「氧化物層」是指根據歐傑電子分光分析及TEM(透過電子顯微鏡)所特定之此異相的層。並且，藉由四探針試驗來測定本發明之Cu合金層的比電阻時約為5μΩcm。
(氫電漿處理)
以下的條件，
環境：氫氣
氫氣流量：500sccm
氫氣壓250Pa
處理溫度：250℃
輸出：0.1W/cm2
處理時間60秒，進行氫電漿處理。
(棋盤格附著試驗)
在上述氫電漿處理的前後，進行以下的棋盤格附著試驗。以JIS-5400為標準，在上述試料表面分別以0.5mm、1mm、1.5mm及2mm的間隔，將縱橫各11條的溝，以從表面到達玻璃基板的深度且0.1mm的溝寬來使用刀具切入，形成100個的分量，在此分量全體密接貼附3M社製Scotch Tape(註冊商標)，其次一口氣剝下，測定試料表面的100個的分量之中的剝離後的分量的數量(個/100)。其結果，剝離後的分量皆為0個。
表1是比較本發明的實施例(左側)與比較例(右側)者。表1是針對各實施例1～17及比較例1、2來顯示含氧Cu合金層及Cu合金層的組成(添加元素)及厚度，以及純銅層的厚度，顯示氫電漿處理的前後之各個棋盤格附著試驗的結果。在此，玻璃基板的構造是與前述同樣。亦即，使用塗層非晶形Si層之縱320mm×橫400mm×厚度0.7mm的尺寸者。含氧Cu合金層的濺射條件是與前述同樣，亦即，
環境：Ar+氧(容量%，Ar/氧=90/10)的氧化環境
環境壓力0.4Pa
基板加熱溫度100℃，
Cu合金層的濺射條件也與前述同樣，亦即，
環境：Ar
環境壓力0.4Pa
基板加熱溫度100℃，但分別使各層的組成及膜厚變化。
並且，其次工程的純銅層的濺射條件是與Cu合金層的濺射條件同樣，亦即，
環境：Ar
環境壓力0.4Pa
基板加熱溫度100℃，但使用純銅濺射靶(不可避雜質是未滿1原子%)，使膜厚變化。而且，氫退火的條件、薄膜構造評價、氫電漿處理的條件、棋盤格附著試驗的條件是與前述同樣。
由以上的棋盤格附著試驗的結果可知，未進行氫退火的比較例1、及在Cu合金層中實質上未含合金元素的比較例2(有氫退火)時，氫電漿處理後的棋盤格附著試驗的成績低，氫電漿處理耐性差。特別是比較例2時，因為在含氧Cu合金層中未含添加元素，所以含氧Cu合金層與底層基板的密接性低，從氫電漿處理前，棋盤格附著試驗的成績低。本發明的配線層構造(實施例1～17)是氫電漿處理後的棋盤格附著試驗的成績高，因此密接性高，氫電漿處理耐性佳。
[產業上的利用可能性]
若根據本發明的配線層構造及其製造方法，則可提供一種不僅對底層基板的密接性高，往底層基板的擴散阻擋性佳，且氫電漿耐性也佳的低電阻的配線層構造、及其製造方法。
1．．．底層基板
2．．．Cu-O層(含氧Cu層或含氧Cu合金層)
3．．．含Al的氧化物層
4．．．Cu-Al合金層
5．．．Cu導電層
11．．．層疊膜
12．．．配線層
13．．．半導體薄膜表面
105．．．電晶體
111．．．透明基板
112．．．閘極電極
114．．．閘極絕緣層
116．．．矽層
118．．．n型矽層
120a．．．金屬配線層
120b．．．金屬配線層
122．．．光阻膜
127．．．源極電極層
128．．．汲極電極層
131．．．源極區域
132．．．汲極區域
134．．．鈍化層
136．．．透明電極層
137．．．接觸孔
151．．．含氧Cu合金層
152．．．Cu合金層
圖1是表示本發明的第1實施形態之配線層的基本構成的概略剖面圖。
圖2A是說明圖1所示的配線層的製造方法之概略剖面圖，說明在底層基板上形成Cu-O層的工程。
圖2B是說明圖1所示的配線層的製造方法的概略剖面圖，說明在Cu-O層的表面形成Cu-Al合金層的工程。
圖2C是說明圖1所示的配線層的製造方法的概略剖面圖，說明在Cu-Al合金層的表面形成Cu導電層(低電阻層)的工程。
圖2D是說明圖1所示的配線層的製造方法的概略剖面圖，說明使層疊膜圖案化的工程。
圖2E是說明圖1所示的配線層的製造方法的概略剖面圖，說明實施氫退火處理在Cu-Al合金層與Cu-O層的界面形成氧化物層的工程。
圖3是表示本發明的第2實施形態之配線層的基本構成的概略剖面圖。
圖4A是表示作為使用本發明的配線層之半導體裝置的一例之薄膜電晶體(TFT)的製造工程的概略剖面圖，表示在透明基板上形成閘極電極、閘極絕緣層、矽層、n型矽層的狀況。
圖4B是表示作為使用本發明的配線層之半導體裝置的一例之薄膜電晶體(TFT)的製造工程的概略剖面圖，表示形成本發明的金屬配線層的狀況。
圖4C是表示作為使用本發明的配線層之半導體裝置的一例之薄膜電晶體(TFT)的製造工程的概略剖面圖，表示在金屬配線層的表面配置光阻膜來蝕刻的狀況。
圖5A是表示作為使用本發明的配線層之半導體裝置的一例之薄膜電晶體(TFT)的製造工程的概略剖面圖，表示在金屬配線層上配置圖案化的光阻膜的狀況。
圖5B是表示作為使用本發明的配線層之半導體裝置的一例之薄膜電晶體(TFT)的製造工程的概略剖面圖，表示蝕刻金屬配線層的露出部分而圖案化的狀況。
圖6A是表示作為使用本發明的配線層之半導體裝置的一例之薄膜電晶體(TFT)的製造工程的概略剖面圖，表示蝕刻n型矽層而藉由開口部124來分離源極區域與汲極區域的狀況。
圖6B是表示作為使用本發明的配線層之半導體裝置的一例之薄膜電晶體(TFT)的製造工程的概略剖面圖，表示在進行氫電漿的處理之後形成鈍化層的狀況。
圖6C是表示作為使用本發明的配線層之半導體裝置的一例之薄膜電晶體(TFT)的製造工程的概略剖面圖，表示形成透明電極層的狀況。
圖7是表示圖4B的金屬配線層之含氧Cu合金層與Cu合金層。
圖8A是表示歐傑電子分光分析之試料的深度方向分析的結果。
圖8B是表示藉由TEM(透過電子顯微鏡)來觀察試料剖面的結果。
1．．．底層基板
2．．．Cu-O層(含氧Cu層或含氧Cu合金層)
3．．．含Al的氧化物層
4．．．Cu-Al合金層
5．．．Cu導電層

Claims (19)

  1. 一種薄膜電晶體用配線層構造，其特徵係具備：半導體基板或玻璃基板的底層基板；含氧Cu層或含氧Cu合金層，其係形成於該底層基板上；氧化物層，其係形成於該含氧Cu層或該含氧Cu合金層上，含有Al、Zr、Ti的其中至少一種；及Cu合金層，其係形成於該氧化物層上，含有Al、Zr、Ti的其中至少一種，前述氧化物層係形成於前述含氧Cu層或前述含氧Cu合金層與前述Cu合金層的界面。
  2. 如申請專利範圍第1項之薄膜電晶體用配線層構造，其中，前述含氧Cu合金層係含由Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土族所構成的群選擇的至少一種類的添加元素。
  3. 如申請專利範圍第2項之薄膜電晶體用配線層構造，其中，含於前述含氧Cu合金層的添加元素為20原子%以下。
  4. 如申請專利範圍第1~3項中任一項所記載之薄膜電晶體用配線層構造，其中，含於前述含氧Cu層或含氧Cu合金層的氧為1原子%以上30原子%以下。
  5. 如申請專利範圍第1項之薄膜電晶體用配線層構造，其中，前述Cu合金層更含由Ca、Mg、Li、Si、Mn、Cr、稀土族所構成的群選擇的至少一種類的添加元素。
  6. 如申請專利範圍第1項之薄膜電晶體用配線層構造，其中，含於前述Cu合金層之Al、Zr、Ti合計的添加元素為1原子%以上15原子%以下。
  7. 如申請專利範圍第1項之薄膜電晶體用配線層構造，其中，更具備形成於前述Cu合金層上的Cu導電層。
  8. 如申請專利範圍第7項之薄膜電晶體用配線層構造，其中，前述Cu導電層為99原子%以上的純銅。
  9. 如申請專利範圍第7或8項之薄膜電晶體用配線層構造，其中，前述含氧Cu層或含氧Cu合金層係具有10nm~100nm的厚度，前述氧化物層係具有1nm~20nm的厚度，前述Cu合金層係具有10nm~100nm的厚度，前述Cu導電層係具有200nm~10μm的厚度。
  10. 一種薄膜電晶體用配線層構造的製造方法，其特徵係依序具備：在由半導體基板或玻璃基板所構成的底層基板上，利用至少含Cu的靶，在O2 環境下濺射，形成含氧Cu層或含氧Cu合金層之工程(a)；以含有Al、Zr、Ti的其中至少一種的Cu合金作為靶，在非活性氣體環境下濺射，形成Cu合金層之工程(b)；在根據前述工程(a)及前述工程(b)所形成的層，藉由蝕刻來形成配線層圖案，而使前述底層基板的一部分露出之工程(c)；及實施氫電漿處理來使存在於露出的前述底層基板表面的懸浮鍵終端之工程(d)， 並且，在前述工程(b)之後，前述工程(d)之前，更具備在氫環境中進行退火將含有Al、Zr、Ti的其中至少一種的氧化物層形成於前述含氧Cu層或前述含氧Cu合金層與前述Cu合金層的界面之工程(e)。
  11. 如申請專利範圍第10項之薄膜電晶體用配線層構造的製造方法，其中，在前述工程(a)所使用之前述至少含Cu的靶，更含由Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土族所構成的群選擇的至少一種類的添加元素。
  12. 如申請專利範圍第11項之薄膜電晶體用配線層構造的製造方法，其中，在前述工程(a)所使用之前述至少含Cu的靶中所含的添加元素為20原子%以下。
  13. 如申請專利範圍第10項之薄膜電晶體用配線層構造的製造方法，其中，在前述工程(a)的濺射所使用的O2 環境係體積分率為1%以上30%以下。
  14. 如申請專利範圍第10項之薄膜電晶體用配線層構造的製造方法，其中，含有前述Al、Zr、Ti的其中至少一種的Cu合金靶，更含由Ca、Mg、Li、Si、Mn、Cr、稀土族所構成的群選擇的至少一種類的添加元素。
  15. 如申請專利範圍第10項之薄膜電晶體用配線層構造的製造方法，其中，在含有前述Al、Zr、Ti的其中至少一種的Cu合金靶中所含的Al、Zr、Ti的添加元素為1原子%以上15原子%以下。
  16. 如申請專利範圍第10~15項中任一項所記載之薄 膜電晶體用配線層構造的製造方法，其中，在前述工程(b)之後，更具有利用至少含Cu的靶在非活性氣體環境下濺射之工程(f)。
  17. 如申請專利範圍第16項之薄膜電晶體用配線層構造的製造方法，其中，在前述工程(f)所使用之前述至少含Cu的靶係含有99原子%以上的Cu。
  18. 一種薄膜電晶體，其特徵係具有：半導體基板或玻璃基板的底層基板、及形成於前述底層基板上的閘極電極、及覆蓋前述閘極電極的閘極絕緣層、及形成於前述閘極絕緣層上的半導體層、及形成於前述半導體層上的源極區域及汲極區域、及分別接觸於前述源極區域及前述汲極區域而形成的源極電極層及汲極電極層，前述閘極電極、前述源極電極層、及前述汲極電極層的至少1個係由如申請專利範圍第1項記載的薄膜電晶體用配線層構造所形成。
  19. 一種薄膜電晶體的製造方法，其特徵係具有：在半導體基板或玻璃基板的底層基板上形成閘極電極之工程、及覆蓋前述閘極電極來形成閘極絕緣層之工程、及在前述閘極絕緣層上形成半導體層之工程、在前述半導體層上形成高濃度添加雜質的半導體層之工程、及在前述高濃度添加雜質的半導體層上形成金屬配線層之工程、及使前述金屬配線層、前述高濃度添加雜質的半導體層及前述半導體層圖案化之工程，藉由如申請專利範圍第10~17項中任一項所記載之薄膜電晶體用配線層構造的製造方法來製 造前述金屬配線層之薄膜電晶體的製造方法，形成前述金屬配線層的工程係前述工程(a)及(b)，前述圖案化的工程係前述工程(c)。
TW099114804A 2009-06-12 2010-05-10 薄膜電晶體用配線層構造及其製造方法 TWI497598B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009141440A JP5548396B2 (ja) 2009-06-12 2009-06-12 薄膜トランジスタ用配線層構造及びその製造方法

Publications (2)

Publication Number Publication Date
TW201112331A TW201112331A (en) 2011-04-01
TWI497598B true TWI497598B (zh) 2015-08-21

Family

ID=43308618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099114804A TWI497598B (zh) 2009-06-12 2010-05-10 薄膜電晶體用配線層構造及其製造方法

Country Status (6)

Country Link
US (1) US8624397B2 (zh)
JP (1) JP5548396B2 (zh)
KR (1) KR101260612B1 (zh)
CN (1) CN102804352B (zh)
TW (1) TWI497598B (zh)
WO (1) WO2010143355A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102161178B1 (ko) 2013-05-29 2020-09-29 타츠타 전선 주식회사 전자파 실드 필름의 제조 방법
JP5735093B1 (ja) * 2013-12-24 2015-06-17 株式会社マテリアル・コンセプト 太陽電池及びその製造方法
JP6310816B2 (ja) * 2014-08-26 2018-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6228631B1 (ja) * 2016-06-07 2017-11-08 株式会社コベルコ科研 Ａｌ合金スパッタリングターゲット
CN109143745B (zh) * 2017-06-27 2021-02-26 深圳光峰科技股份有限公司 发光聚集器、发光设备及投影光源
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
KR102462381B1 (ko) * 2017-12-19 2022-11-01 삼성전자주식회사 반도체 장치의 제조 방법
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
CN112055888A (zh) * 2019-04-09 2020-12-08 株式会社爱发科 Cu合金靶材、配线膜、半导体装置、液晶显示装置
JP6768180B1 (ja) * 2019-04-09 2020-10-14 株式会社アルバック Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
CN111876629B (zh) * 2020-08-04 2021-03-23 天水华洋电子科技股份有限公司 一种引线框架用高性能铜基合金材料及其制备方法
CN118326201B (zh) * 2024-06-17 2024-09-17 上海理工大学 铜基合金接触线及其连续生产方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756679B2 (en) * 1999-08-10 2004-06-29 Hitachi, Ltd. Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device
US20070145591A1 (en) * 2005-12-28 2007-06-28 Hisashi Yano Semiconductor device and manufacturing method therof
US20090090942A1 (en) * 2007-09-04 2009-04-09 Samsung Electronics Co. Ltd. Wiring structure, array substrate, display device having the same and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166731A (ja) * 1989-11-27 1991-07-18 Hitachi Ltd 銅又は銅合金の配線方法及び構造
JPH06177128A (ja) * 1992-12-07 1994-06-24 Japan Energy Corp 半導体装置とその製造方法
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP4589835B2 (ja) * 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JPWO2008044757A1 (ja) 2006-10-12 2010-02-18 株式会社アルバック 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
EP2096666A4 (en) 2006-12-28 2015-11-18 Ulvac Inc METHOD FOR PRODUCING A WIRING FOIL, TRANSISTOR AND ELECTRONIC DEVICE
WO2008081805A1 (ja) 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2009010089A (ja) * 2007-06-27 2009-01-15 Mitsubishi Materials Corp 密着性に優れた配線下地膜およびこの配線下地膜を含む密着性に優れた二重構造配線膜
WO2009128372A1 (ja) * 2008-04-15 2009-10-22 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756679B2 (en) * 1999-08-10 2004-06-29 Hitachi, Ltd. Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device
US20070145591A1 (en) * 2005-12-28 2007-06-28 Hisashi Yano Semiconductor device and manufacturing method therof
US20090090942A1 (en) * 2007-09-04 2009-04-09 Samsung Electronics Co. Ltd. Wiring structure, array substrate, display device having the same and method of manufacturing the same

Also Published As

Publication number Publication date
JP5548396B2 (ja) 2014-07-16
TW201112331A (en) 2011-04-01
KR20120022798A (ko) 2012-03-12
CN102804352A (zh) 2012-11-28
JP2010287791A (ja) 2010-12-24
US20120068265A1 (en) 2012-03-22
CN102804352B (zh) 2015-11-25
KR101260612B1 (ko) 2013-05-03
WO2010143355A1 (ja) 2010-12-16
US8624397B2 (en) 2014-01-07

Similar Documents

Publication Publication Date Title
TWI497598B (zh) 薄膜電晶體用配線層構造及其製造方法
JP5171990B2 (ja) Ｃｕ合金膜および表示装置
JP4567091B1 (ja) 表示装置用Ｃｕ合金膜および表示装置
KR100203536B1 (ko) 반도체장치
KR101320229B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
KR101100504B1 (ko) 배선 구조, 박막 트랜지스터 기판 및 그 제조 방법, 및 표시 장치
TW201234433A (en) Wiring structure
JP2000208773A (ja) 薄膜トランジスタ及びその製造方法
JP2007134691A (ja) 配線、これを含む薄膜トランジスタ基板、及びその製造方法
KR20110028313A (ko) 배선 구조, 박막 트랜지스터 기판 및 그 제조 방법 및 표시 장치
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP5354781B2 (ja) バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
JP2008536295A (ja) 銀被覆電極を有するｌｃｄ装置
WO2017195826A1 (ja) 積層配線膜および薄膜トランジスタ素子
JP2001176842A (ja) シリコン窒化膜のエッチング方法及び半導体装置の製造方法
JP5685125B2 (ja) 配線構造、表示装置、および半導体装置
JP2011049542A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2009088049A (ja) 液晶表示装置
US20130026470A1 (en) Wiring structure, display apparatus, and semiconductor device
JP2004342977A (ja) 半導体装置の製造方法
US7601633B2 (en) Semiconductor device and method for fabricating the same
CN110117792A (zh) 金属层用蚀刻剂组合物和制造导电图案的方法