KR101260612B1 - 배선층 구조 및 그 제조 방법 - Google Patents

배선층 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR101260612B1
KR101260612B1 KR1020117024816A KR20117024816A KR101260612B1 KR 101260612 B1 KR101260612 B1 KR 101260612B1 KR 1020117024816 A KR1020117024816 A KR 1020117024816A KR 20117024816 A KR20117024816 A KR 20117024816A KR 101260612 B1 KR101260612 B1 KR 101260612B1
Authority
KR
South Korea
Prior art keywords
layer
oxygen
alloy
wiring layer
atomic
Prior art date
Application number
KR1020117024816A
Other languages
English (en)
Other versions
KR20120022798A (ko
Inventor
가즈나리 마키
겐이치 야구치
요스케 나카사토
Original Assignee
가부시키가이샤 알박
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박, 미쓰비시 마테리알 가부시키가이샤 filed Critical 가부시키가이샤 알박
Publication of KR20120022798A publication Critical patent/KR20120022798A/ko
Application granted granted Critical
Publication of KR101260612B1 publication Critical patent/KR101260612B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/01—Alloys based on copper with aluminium as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Non-Insulated Conductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 기판 또는 유리 기판의 하지 기판과, 그 하지 기판 상에 형성된 산소 함유 Cu 층 또는 산소 함유 Cu 합금층과, 그 산소 함유 Cu 층 또는 그 산소 함유 Cu 합금층 상에 형성된, Al, Zr, Ti 중 적어도 1 종을 함유하는 산화물층과, 그 산화물층 상에 형성된, Al, Zr, Ti 중 적어도 1 종을 함유하는 Cu 합금층을 구비한 배선층 구조.

Description

배선층 구조 및 그 제조 방법{WIRING LAYER STRUCTURE AND PROCESS FOR MANUFACTURE THEREOF}
본 발명은 배선층 구조의 분야에 관한 것으로, 특히 트랜지스터 등의 반도체 장치에 사용되는 배선층 구조와 그 배선층 구조의 제조 방법에 관한 것이다.
본원은, 2009년 6월 12일에 일본 출원된 일본 특허 출원 2009-141440 에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
고속 구동 및 저비용화의 관점에서, TFT 패널용의 배선층으로서 현재 주류인 Al 계 배선층보다 저항율이 낮은 Cu 계 배선층에 기대가 집중되어 있다.
그러나, Cu 는 Al 등의 배선 재료와 비교하여, 유리나 Si 등의 하지 기판 재료와의 밀착성이 나빠, Cu 가 하지 기판에 확산되어 버린다는 문제가 있다.
이와 같은 문제를 극복하기 위해, Cu 합금을 산소 분위기 하에서 스퍼터링하는 방법을 이용하여, 유리 기판 또는 아모르퍼스 Si 기판 위에, Cu 합금층의 산화물층을 형성하고, 그 위에 Cu 단체 또는 Cu 합금층을 형성한 Cu 배선이 개발되었다 (예를 들어, 비특허문헌 1 참조). 이 배선층에서는, Cu 단체 또는 Cu 합금층이 저저항을 확보하여, Cu 합금의 산화물층이 Cu 배선과 하지 기판의 계면의 밀착성을 높임과 함께 Cu 의 하지 기판에 대한 확산을 방지하는 배리어층이 역할을 다한다.
Cu 합금을 사용한 배선층에 대해 여러 가지의 첨가 원소를 함유하는 것이 제안되어 있다 (특허문헌 1 및 특허문헌 2 참조).
이들 특허문헌에는, 산소 가스를 도입하면서 순동 타깃 (또는 Mg, Al, Si, Be, Ca, Sr, Ba, Ra, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy 중 적어도 1 종류가 첨가된 것) 을 스퍼터링하여 산소를 함유하고 구리를 주성분으로 하는 배리어층을 성막한 후, 산소 가스의 도입을 정지시켜 상기 타깃을 스퍼터링하고, 순동의 저저항층을 성막하는 기술이 개시되어 있다. 상기와 같은 산소를 함유하고 구리를 주성분으로 하는 배리어층은, 실리콘이나 유리에 대한 밀착성이 높고, 저저항임과 함께, 배리어층에 의해 실리콘 기판에 대한 구리 확산도 방지된다.
상기와 같이 하여 형성된 배선층에 있어서는, 레지스트막에 소정 패턴을 따라 개구부가 형성되고, 그 개구부에 노출된 배선층의 재료를 건식 또는 습식 에칭으로 제거함으로써, 배선층 패턴이 형성된다. 이로써, 하지층의 일부가 노출된 상태가 된다.
비정질 실리콘 박막 혹은 다결정 실리콘 박막 등의 비단결정 반도체 박막 상에 상기와 같은 Cu 배선층 패턴을 형성하여 반도체 박막의 일부를 노출시킨 경우, 그 노출된 반도체 박막 표면에는 단글링 본드 (공유 결합의 상대를 잃어 결합에 관여하지 않는 결합손) 가 다수 존재하는 것이 알려져 있다. 단글링 본드는 불안정하기 때문에, 일반적으로, 비단결정 반도체 박막으로 이루어지는 반도체 소자 (TFT 등) 의 제작 공정에 있어서, 배선층 패턴 (소스·드레인 전극 등) 의 형성 후에 수소 플라스마 처리를 실시하여 단글링 본드를 종단하고, 안정화한다.
이 수소 플라스마 처리시에는, 수소 이온이 용이하게 배선층에 침입, 관통해 버려, Cu 합금의 산화물층이 환원되고, 환원된 산소가 수소와 결합하여 물 (수증기) 이 생성되고, 그에 따라 계면의 박리가 일어나, 밀착성이 열화되는 현상이 보고되어 있다 (예를 들어, 비특허문헌 2 참조).
따라서, 상기와 같은 수소 플라스마 처리 후에 밀착성 열화 등의 문제를 발생시키지 않는, 높은 수소 플라스마 내성을 구비한 Cu 배선층의 개발이 요구되고 있다.
[선행기술문헌]
[특허문헌]
(특허문헌 1) 국제 공개 제2008/081805호
(특허문헌 2) 국제 공개 제2008/081806호
[비특허문헌]
(비특허문헌 1) 닛케이 엘렉트로닉스, 닛케이 BP 사, 평성 21년 1월, 2009년 2월 9일호, p52-56
(비특허문헌 2) 오오니시 타카오, "[FPDI 프리뷰］대형 FPD 의 TFT 배선용 신 Cu 합금, 알박과 미츠비시 마테리얼이 협업하여 과제를 극복 "[online], 평성 20년 10월 27일, Tech-On, [평성 21년 2월 12일 검색], 인터넷 ＜URL (http://techon.nikkeibp.co.jp/article/NEWS/20081027/160184/＞
따라서, 본 발명의 목적은, 반도체 또는 유리 기판의 하지층에 대한 밀착성이 높고, 하지층에 대한 확산 배리어성이 우수하고, 또한 수소 플라스마 내성이 우수한 저저항인 배선층 구조, 및 그 제조 방법을 제공하는 것이다.
상기 서술한 과제를 해결하기 위해서, 본 발명의 배선층 구조는, 반도체 기판 또는 유리 기판의 하지 기판과, 그 하지 기판 상에 형성된 산소 함유 Cu 층 또는 산소 함유 Cu 합금층과, 그 산소 함유 Cu 층 또는 그 산소 함유 Cu 합금층 상에 형성된, Al, Zr, Ti 중 적어도 1 종을 함유하는 산화물층과, 그 산화물층 상에 형성된, Al, Zr, Ti 중 적어도 1 종을 함유하는 Cu 합금층을 구비한다. 여기서, 「반도체 기판 또는 유리 기판」에는 반도체층 또는 실리카층을 일방의 면에 구비한 기판도 포함한다.
본 발명에 있어서는, 반도체 및 유리 기판 등의 하지 기판과의 밀착성을 향상시키기 위해서 형성한, 산소 함유 Cu 층 또는 산소 함유 Cu 합금층과, Al, Zr, Ti 중 적어도 1 종을 함유하는 Cu 합금층 사이에, Al, Zr, Ti 중 적어도 1 종을 함유하는 산화물층이 형성된다. 이 산화물층의 존재에 의해, 추가로 수소 플라스마 처리를 실시했더라도, 수소 이온이 산소 함유 Cu 층 또는 산소 함유 Cu 합금층 중에 잘 진입하지 않게 되어 (수소 플라스마 내성이 향상되어), 산소 함유 Cu 층 또는 산소 함유 Cu 합금층 중의 산소의 환원이 잘 일어나지 않게 되고, 계면의 박리가 잘 일어나지 않게 되어, 더욱 밀착성의 향상을 도모할 수 있다.
상기 산소 함유 Cu 합금층은, Ca, Mg, Li, Al, Zr, Ti, Si, Mn, Cr, 희토류로 이루어지는 군에서 선택되는 적어도 1 종류의 첨가 원소를 함유하고 있어도 된다. 이 경우, 이들 첨가 원소가, Cu 합금층과 산소 함유 Cu 층 또는 산소 함유 Cu 합금층의 계면에서의 산화물층의 형성을 보다 용이하게 한다. 또, 산소 함유 Cu 합금층과 하지 기판의 밀착성을 강하게 하는 효과도 있다.
상기 산소 함유 Cu 층 또는 산소 함유 Cu 합금층에 함유되는 첨가 원소는, 20 원자％ 이하, 바람직하게는 15 원자％ 이하 함유되어 있어도 된다. 상기 첨가 원소가 20 원자％ 이하이면, 산소 함유 Cu 층 또는 산소 함유 Cu 합금층 중에 생성되는 산화물이나 금속간 화합물의 양이 제한되기 때문에, 전기 저항값이 현저하게 증대되지 않아, 배선층으로서의 이용에 지장을 초래하는 경우가 없다.
상기 산소 함유 Cu 층 또는 산소 함유 Cu 합금층에 함유되는 산소는, 1 원자％ 이상 30 원자％ 이하 함유되어 있어도 된다. 산소가 1 원자％ 이상이면, 하지 기판 재료와의 밀착성이나 확산 배리어성이 충분한 것이 된다. 산소가 30 원자％ 이하이면, 산소 함유 Cu 층 또는 산소 함유 Cu 합금층 중에 생성되는 산화물의 양이 제한된다. 이로써, 전기 저항값이 현저하게 증대되는 경우가 없어, 배선층으로서의 이용에 지장을 초래하는 경우가 없다.
상기 산소 함유 Cu 층 또는 산소 함유 Cu 합금층 및 산화물층보다 위에 있는 Cu 합금층은, 추가로 Ca, Mg, Li, Si, Mn, Cr, 희토류로 이루어지는 군에서 선택되는 적어도 1 종류의 첨가 원소를 함유하고 있어도 된다. 상기 Cu 합금층에 함유되는 Al, Zr, Ti 의 합계의 첨가 원소는, 1 원자％ 이상 15 원자％ 이하, 바람직하게는 4 원자％ 이상 10 원자％ 이하 함유되어 있어도 된다. 상기 첨가 원소가 1 원자％ 이상이면, Cu 합금층과 산소 함유 Cu 층 또는 산소 함유 Cu 합금층의 계면에 대한 산화물층의 형성이 충분해져, 계면의 내박리성, 따라서 밀착성의 향상이 충분해진다. 상기 첨가 원소가 15 원자％ 이하이면, Cu 합금층의 전기 저항값이 현저하게 증대되는 경우가 없어, 배선층으로서의 이용에 지장을 초래하는 경우가 없다. 상기 Ca, Mg, Li, Si, Mn, Cr, 희토류의 함유량은 5 원자％ 이하여도 된다. 5 원자％ 이하이면, 저항값이 현저하게 증대되는 경우가 없다.
본 발명에 있어서는, 상기 Cu 합금층 상에 형성된 Cu 도전층을 추가로 구비하고 있어도 된다. 상기 Cu 도전층은, 99 원자％ 이상의 Cu 를 함유하고 있어도 된다. 이로써, 저저항인 배선층을 제공할 수 있다.
상기 산소 함유 Cu 층 또는 산소 함유 Cu 합금층은 10 ㎚ ∼ 100 ㎚ 의 두께를 가지고 있어도 되고, 바람직하게는 30 ㎚ ∼ 50 ㎚ 정도의 두께를 가지고 있어도 된다. 또, 상기 산화물층은, 우수한 수소 플라스마 내성을 얻기 위해서는 1 ㎚ ∼ 20 ㎚ 의 두께를 가지고 있어도 되고, 바람직하게는 5 ㎚ 정도의 두께를 가지고 있어도 된다. 상기 산화물층의 두께가 1 ㎚ 이상이면, 균일한 층이 되어, 수소 이온의 진입 방지의 효과가 충분히 얻어져 우수한 수소 플라스마 내성을 얻을 수 있다. 상기 산화물층의 두께가 20 ㎚ 이하이면, 전기 저항값이 현저하게 증대되는 경우가 없어, 배선층으로서의 이용에 지장을 초래하는 경우가 없다. 상기 Cu 합금층은 10 ㎚ ∼ 100 ㎚ 의 두께를 가지고 있어도 되고, 바람직하게는 30 ㎚ ∼ 50 ㎚ 정도의 두께를 가지고 있어도 된다. 상기 Cu 도전층은 200 ㎚ ∼ 10 ㎛ 의 두께를 가지고 있어도 되고, 바람직하게는 300 ㎚ ∼ 500 ㎚ 정도의 두께를 가지고 있어도 된다.
본 발명의 배선층 구조의 제조 방법은, 반도체 기판 또는 유리 기판으로 이루어지는 하지 기판 상에, 적어도 Cu 를 함유하는 타깃을 이용하여 O2 분위기에서 스퍼터하는 공정 (a) 와, Al, Zr, Ti 중 적어도 1 종을 함유하는 Cu 합금을 타깃으로 하여 불활성 가스 분위기에서 스퍼터하는 공정 (b) 와, 상기 공정 (a) 및 상기 공정 (b) 에 의해 형성된 층에 에칭에 의해 배선층 패턴을 형성하여, 상기 하지 기판의 일부를 노출시키는 공정 (c) 와, 수소 플라스마 처리를 실시하여 노출된 상기 하지 기판 표면에 존재하는 단글링 본드를 종단시키는 공정 (d) 를 이 순서로 구비하고, 상기 공정 (b) 후에 상기 공정 (d) 전에, 수소 분위기 중에서 어닐을 실시하는 공정 (e) 를, 추가로 구비한다.
본 발명에 있어서는, 하지 기판 상에, 적어도 Cu 를 함유하는 타깃을 이용하여 O2 분위기에서 스퍼터하고 (공정 (a)), Al, Zr, Ti 중 적어도 1 종을 함유하는 Cu 합금을 타깃으로 하여 불활성 가스 분위기에서 스퍼터하고 (공정 (b)), 상기 공정 (a) 및 상기 공정 (b) 에 의해 형성된 층에 에칭에 의해 배선층 패턴을 형성함으로써, 하지 기판의 일부가 노출된다 (공정 (c)). 그리고, 이 상태에서, 수소 플라스마 처리를 실시하여 노출된 상기 하지 기판에 있는 단글링 본드를 종단시키고 (공정 (d)), 안정화를 실시한다. 또, 공정 (b) 후에 공정 (d) 전에, 수소 분위기 중에서 어닐을 추가로 실시한다 (공정 (e)). 이 수소 분위기 중에서 어닐을 실시함으로써, 공정 (a) 에 의해 형성된 산소 함유 Cu 층 (또는 Cu 합금층) 과 공정 (b) 에 의해 형성된 Cu 합금층 사이에, Al, Zr, Ti 중 적어도 1 종을 함유하는 산화물층이 형성된다. 상세하게는, 산소 원자 (O) 가, 공정 (b) 에 의해 형성된 Cu 합금층 쪽으로 확산되어, 당해 Cu 합금층과 산소 함유 Cu 층 (또는 Cu 합금층) 의 계면에 산화물층을 형성한다. 또, 수소 분위기 중에서 어닐을 실시하는 조건에 의해, Al, Zr, Ti 중 적어도 1 종을 함유하는 산화물층의 두께를 충분히 얻을 수 있다. 이 산화물층의 존재에 의해, 추가로 수소 플라스마 처리를 실시했더라도, 수소 이온이 산소 함유 Cu 층 (또는 산소 함유 Cu 합금층) 중에 잘 진입하지 않게 되어 (수소 플라스마 내성), 산소 함유 Cu 층 (또는 산소 함유 Cu 합금층) 안의 산소의 환원이 잘 일어나지 않게 되고, 계면의 박리가 잘 일어나지 않게 되어, 더욱 밀착성의 향상을 도모할 수 있다.
상기 공정 (a) 에서 사용되는 상기 적어도 Cu 를 함유하는 타깃은, 추가로 Ca, Mg, Li, Al, Zr, Ti, Si, Mn, Cr, 희토류로 이루어지는 군에서 선택되는 적어도 1 종류의 첨가 원소를 함유하고 있어도 된다. 이 경우, 이들 첨가 원소가, Cu 합금층과 산소 함유 Cu 층 또는 산소 함유 Cu 합금층의 계면에서의 산화물층의 형성을 보다 용이하게 한다. 또, 산소 함유 Cu 합금층과 하지 기판의 밀착성을 강하게 하는 효과도 있다.
상기 첨가 원소는, 20 원자％ 이하, 바람직하게는 15 원자％ 이하 함유되어 있어도 된다. 상기 첨가 원소가 20 원자％ 이하이면, 산소 함유 Cu 층 또는 산소 함유 Cu 합금층 중에 생성되는 산화물이나 금속간 화합물의 양이 제한되기 때문에, 전기 저항값이 현저하게 증대되는 경우가 없어, 배선층으로서의 이용에 지장을 초래하는 경우가 없다.
상기 공정 (a) 의 스퍼터에서 사용되는 O2 분위기는, 체적 분율로 1 ％ 이상 30 ％ 이하여도 된다. 이로써, 공정 (a) 의 스퍼터에서 생성되는 산소 함유 Cu 층 (또는 산소 함유 Cu 합금층) 에 함유되는 산소의 함유량을, 1 원자％ 이상 30 원자％ 이하 정도로 할 수 있다.
상기 Al, Zr, Ti 중 적어도 1 종을 함유하는 Cu 합금 타깃은, 추가로 Ca, Mg, Li, Si, Mn, Cr, 희토류로 이루어지는 군에서 선택되는 적어도 1 종류의 첨가 원소를 함유하고 있어도 된다. 상기 Al, Zr, Ti 의 합계의 첨가 원소는, 1 원자％ 이상 15 원자％ 이하 함유되어 있어도 되고, 바람직하게는 4 원자％ 이상 10 원자％ 이하 함유되어 있어 된다. 상기 첨가 원소가 1 원자％ 이상이면, Cu 합금층과 산소 함유 Cu 층 또는 산소 함유 Cu 합금층의 계면에 대한 산화물층의 형성이 충분해져, 계면의 내박리성이 향상되어, 밀착성의 향상이 충분해진다. 상기 첨가 원소가 15 원자％ 이하이면, Cu 합금층의 전기 저항값이 현저하게 증대되는 경우가 없어, 배선층으로서의 이용에 지장을 초래하는 경우가 없다. 상기 Ca, Mg, Li, Si, Mn, Cr, 희토류의 함유량은 5 원자％ 이하여도 된다. 5 원자％ 이하이면, 저항값이 현저하게 증대되지 않는다.
또, 공정 (b) 후에, 적어도 Cu 를 함유하는 타깃을 이용하여 불활성 가스 분위기에서 스퍼터하는 공정 (f) 를, 추가로 가지고 있어도 된다.
상기 공정 (f) 에서 사용되는 적어도 Cu 를 함유하는 타깃은, 99 원자％ 이상의 Cu 를 함유하고 있어도 된다. 이로써, 저저항인 배선층을 제공할 수 있다.
또한, 본 발명에 의하면, 반도체 기판 또는 유리 기판의 하지 기판과, 상기 하지 기판 상에 형성된 게이트 전극과, 상기 게이트 전극을 덮는 게이트 절연층과, 상기 게이트 절연층 상에 형성된 반도체층과, 상기 반도체층 상에 형성된 소스 영역 및 드레인 영역과, 상기 소스 영역 및 상기 드레인 영역에 각각 접촉하여 형성된 소스 전극층 및 드레인 전극층을 갖는 박막 트랜지스터로서, 상기 게이트 전극, 상기 소스 전극층, 및 상기 드레인 전극층 중 적어도 1 개가 상기에서 설명한 배선층 구조로 형성되어 있는 박막 트랜지스터가 제공된다.
또한, 본 발명에 의하면, 반도체 기판 또는 유리 기판의 하지 기판 상에 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 덮고 게이트 절연층을 형성하는 공정과, 상기 게이트 절연층 상에 반도체층을 형성하는 공정과, 상기 반도체층 상에 불순물을 고농도로 첨가한 반도체층을 형성하는 공정과, 상기 불순물을 고농도로 첨가한 반도체층 상에 금속 배선층을 형성하는 공정과, 상기 금속 배선층, 상기 불순물을 고농도로 첨가한 반도체층, 및 상기 반도체층을 패터닝하는 공정을 갖고, 상기에서 설명한 배선층 구조의 제조 방법에 의해 상기 금속 배선층을 제조하는 박막 트랜지스터의 제조 방법으로서, 상기 금속 배선층을 형성하는 공정은 상기 공정 (a) 및 (b) 이고, 상기 패터닝하는 공정은 상기 공정 (c) 인 박막 트랜지스터의 제조 방법이 제공된다.
이상과 같이, 본 발명에 의하면, Cu 합금층과 산소 함유 Cu 층 또는 Cu 합금층의 계면에 Al, Zr, Ti 중 적어도 1 종을 함유하는 산화물층을 형성함으로써, 하지 기판에 대한 밀착성이 높고, 하지 기판에 대한 확산 배리어성이 우수할 뿐만 아니라, 나아가 수소 플라스마 내성도 우수한 저저항인 배선층 구조, 및 그 제조 방법을 제공할 수 있다.
도 1 은 본 발명의 제 1 실시형태에 의한 배선층의 기본적인 구성을 나타내는 개략 단면도이다.
도 2a 는 도 1 에 나타낸 배선층의 제조 방법을 설명하는 개략 단면도로서, 하지 기판 위에 Cu-O 층을 형성하는 공정을 설명하는 도면이다.
도 2b 는 도 1 에 나타낸 배선층의 제조 방법을 설명하는 개략 단면도로서, Cu-O 층의 표면에 Cu-Al 합금층을 형성하는 공정을 설명하는 도면이다.
도 2c 는 도 1 에 나타낸 배선층의 제조 방법을 설명하는 개략 단면도로서, Cu-Al 합금층의 표면에 Cu 도전층 (저저항층) 을 형성하는 공정을 설명하는 도면이다.
도 2d 는 도 1 에 나타낸 배선층의 제조 방법을 설명하는 개략 단면도로서, 적층막을 패터닝하는 공정을 설명하는 도면이다.
도 2e 는 도 1 에 나타낸 배선층의 제조 방법을 설명하는 개략 단면도로서, 수소 어닐 처리를 실시하여 Cu-Al 합금층과 Cu-O 층의 계면에 산화물층을 형성하는 공정을 설명하는 도면이다.
도 3 은 본 발명의 제 2 실시형태에 의한 배선층의 기본적인 구성을 나타내는 개략 단면도이다.
도 4a 는 본 발명에 의한 배선층을 사용하는 반도체 장치의 일례로서의, 박막 트랜지스터 (TFT) 의 제조 공정을 나타내는 개략 단면도로서, 투명 기판 상에 게이트 전극, 게이트 절연층, 실리콘층, n 형 실리콘층을 형성하는 상황을 나타내는 도면이다.
도 4b 는 본 발명에 의한 배선층을 사용하는 반도체 장치의 일례로서의, 박막 트랜지스터 (TFT) 의 제조 공정을 나타내는 개략 단면도로서, 본 발명에 의한 금속 배선층을 형성하는 상황을 나타내는 도면이다.
도 4c 는 본 발명에 의한 배선층을 사용하는 반도체 장치의 일례로서의, 박막 트랜지스터 (TFT) 의 제조 공정을 나타내는 개략 단면도로서, 금속 배선층의 표면에 레지스트막을 배치하여 에칭하는 상황을 나타내는 도면이다.
도 5a 는 본 발명에 의한 배선층을 사용하는 반도체 장치의 일례로서의, 박막 트랜지스터 (TFT) 의 제조 공정을 나타내는 개략 단면도로서, 금속 배선층 상에 패터닝한 레지스트막을 배치하는 상황을 나타내는 도면이다.
도 5b 는 본 발명에 의한 배선층을 사용하는 반도체 장치의 일례로서의, 박막 트랜지스터 (TFT) 의 제조 공정을 나타내는 개략 단면도로서, 금속 배선층의 노출 부분을 에칭하여 패터닝하는 상황을 나타내는 도면이다.
도 6a 는 본 발명에 의한 배선층을 사용하는 반도체 장치의 일례로서의, 박막 트랜지스터 (TFT) 의 제조 공정을 나타내는 개략 단면도로서, n 형 실리콘층을 에칭하여 개구부 (124) 에 의해 소스 영역과 드레인 영역을 분리하는 상황을 나타내는 도면이다.
도 6b 는 본 발명에 의한 배선층을 사용하는 반도체 장치의 일례로서의, 박막 트랜지스터 (TFT) 의 제조 공정을 나타내는 개략 단면도로서, 수소 플라스마의 처리를 실시한 후에 패시베이션층을 형성하는 상황을 나타내는 도면이다.
도 6c 는 본 발명에 의한 배선층을 사용하는 반도체 장치의 일례로서의, 박막 트랜지스터 (TFT) 의 제조 공정을 나타내는 개략 단면도로서, 투명 전극층을 형성하는 상황을 나타내는 도면이다.
도 7 은 도 4b 의 금속 배선층에 있어서의 산소 함유 Cu 합금층과 Cu 합금층을 나타내는 도면이다.
도 8a 는 오제 전자 분광 분석에 의한 시료의 깊이 방향 분석의 결과를 나타내는 도면이다.
도 8b 는 시료 단면을 TEM (투과 전자현미경) 에 의해 관찰한 결과를 나타내는 도면이다.
이하, 본 발명을 실시하기 위한 형태를 상세하게 설명한다. 또한, 이하의 설명에서 사용하는 도면에 있어서는, 설명을 알기 쉽게 하기 위해서, 각 층의 두께를 실제의 축척 대로는 나타내지 않았다.
도 1 은 본 발명의 제 1 실시형태에 의한 배선층 구조의 기본적인 구성을 나타내는 개략 단면도이다. 도 1 에 나타내는 바와 같이, 반도체 기판 또는 유리 기판으로 이루어지는 하지 기판 (1) 상에, 산소를 함유하는 Cu-O 층 (2) 이 형성되어 있다. Cu-O 층 (2) 은 하지 기판 (1) 과의 밀착성을 향상시키기 위해서 형성된다. Cu-O 층 (2) 상에는, Al 을 함유하는 산화물층 (3) (상당수의 경우, Al2O3 의 형태로 있다) 이 형성되고, Al 을 함유하는 산화물층 (3) 상에, Al 을 함유하는 Cu 합금층 (Cu-Al 합금층) (4) 이 형성되고, Cu-Al 합금층 (4) 상에 Cu 도전층 (5) 이 형성되어 있다. 여기서, 「반도체 기판 또는 유리 기판」에는 반도체층 또는 실리카층을 일방의 면에 구비한 기판도 포함한다.
다음으로, 도 1 과 같은 기본적인 구성을 갖는 배선층 구조의 제조 방법에 대해, 이하에서 설명한다.
먼저, 하지 기판 (1) 으로서 반도체 기판 또는 유리 기판을 준비하고, 그 표면에 구리를 함유하는 타깃을 이용하여 O2 분위기 내에서 스퍼터를 실시한다. 이 때 사용하는 구리를 함유하는 타깃은, Ca, Mg, Li, Al, Zr, Ti, Si, Mn, Cr, 희토류로 이루어지는 군에서 선택되는 적어도 1 종류의 첨가 원소를 함유하고 있어도 된다.
이 스퍼터 공정은, 진공조를 진공 배기계에 의해 진공 배기한 후, 스퍼터링 가스 (Ar 등의 불활성 가스) 와 O2 를 도입하여 O2 분위기로 한 상태에서 성막 대상물인 반도체 또는 유리 기판을 진공조 내에 반입하고, 산소 가스를 유량 제어하면서 구리를 함유하는 타깃으로 접속된 스퍼터 전원을 인가함으로써 실시한다. 플라스마에 의해 구리를 함유하는 타깃이 스퍼터링되면, 구리 및 첨가 원소의 원자 또는 원자단으로 이루어지는 미립자가 하지 (1) 의 방향으로 방출되어, 산소와 반응하여, 하지 (1) 의 표면에, 도 2a 에 나타내는 바와 같이, 구리 (및 첨가 원소) 와 그 산화물로 이루어지는 Cu-O 층 (2) (배리어층) 이 형성된다.
구리를 함유하는 타깃의 스퍼터링을 계속하여 Cu-O 층 (2) 을 성장시키고, Cu-O 층 (2) 이 소정 막 두께로 형성되었을 때에 O2 가스의 도입을 정지시켜, 타깃을 Cu-Al 합금으로 전환하고, 스퍼터링 가스 (Ar 등의 불활성 가스) 의 도입을 계속하면서 상기 Cu-Al 합금 타깃을 스퍼터링함으로써, Cu-O 층 (2) 의 표면에 Cu-Al 합금층 (4) 이 형성된다 (도 2b).
또한, Cu-Al 합금의 스퍼터링을 계속하여 Cu-Al 합금층 (4) 을 성장시키고, Cu-Al 합금층 (4) 이 소정 막 두께로 형성되었을 때에 타깃을 순동 (Cu) 타깃으로 전환하고, 스퍼터링 가스 (Ar 등의 불활성 가스) 의 도입을 계속하면서 상기 순동 타깃을 스퍼터링함으로써, Cu-Al 합금층 (4) 의 표면에 Cu 도전층 (저저항층) (5) 이 형성된다. 그리고, 순동 타깃의 스퍼터링을 계속하여 Cu 도전층 (5) 을 성장시키고, Cu 도전층 (5) 이 소정 막 두께로 형성되었을 때에 스퍼터링을 정지시켜, 결과물을 스퍼터링 장치로부터 반출한다 (도 2c).
스퍼터링 타깃 중의 구리와 첨가 원소의 함유 비율과, 그 스퍼터링 타깃을 이용하여 성막된 금속층 중의 구리와 첨가 원소의 함유 비율은, 스퍼터 가스만 도입된 진공 분위기에서 성막한 경우도, 산소 가스와 스퍼터 가스의 양방이 도입된 진공 분위기에서 성막한 경우도 동일해지고, 또, 산소 가스의 도입량을 변화시켜도, 그 함유 비율은 변함없다. 따라서, 예를 들어, 구리와 첨가 원소의 합계량에 대한 첨가 원소의 비율이 15 원자％ 이하인 스퍼터링 타깃을 스퍼터링하면, 구리와 첨가 원소의 합계량에 대한 첨가 원소의 비율이 15 원자％ 이하의 금속층이 얻어진다.
다음으로, 적층된 적층막 (11) 의 표면에 레지스트막을 배치하고, 노광, 현상 등의 통상적인 패터닝을 실시하여 적층막 (11) 표면을 노출시키고, 그 상태에서 적층막 (11) 을 에칭액 (습식 에칭) 또는 에칭 가스 (건식 에칭) 에 노출시킴으로써, 적층막 (11) 이 패터닝된다 (도 2d). 그리고, 불필요해진 레지스트막을 통상적인 방법에 의해 제거하여, 배선층 (12) 을 형성한다.
비정질 실리콘 박막 혹은 다결정 실리콘 박막 등의 비단결정 반도체 박막 상에 상기와 같이 하여 배선층 패턴을 형성하고, 반도체의 일부를 노출시킨 경우, 그 노출된 반도체 박막 표면 (13) 에는 단글링 본드가 다수 존재한다. 단글링 본드란, 공유 결합의 상대를 잃어 결합에 관여하지 않는 결합손을 말한다. 이 단글링 본드는 불안정하기 때문에, 비단결정 반도체 박막으로 이루어지는 반도체 소자의 제작 공정에 있어서는, 배선층 패턴 형성 후에, 수소 플라스마 처리를 실시하여 상기와 같은 단글링 본드를 종단시켜, 안정화를 실시한다.
본 실시형태에 있어서는, 이 수소 플라스마 처리를 실시하기 전에, 수소 어닐 처리를 실시함으로써, Cu-O 층 (2) 에 있어서의 산소 원자 (O) 가, Al 을 함유하는 Cu-Al 합금층 (4) 쪽으로 확산되어, Cu-Al 합금층 (4) 과 Cu-O 층 (2) 의 계면에 Al 을 함유하는 산화물층 (3) (상당수의 경우, Al2O3 의 형태로 있다) 이 형성된다 (도 2e). 이 산화물층 (3) 의 존재에 의해, 추가로 수소 플라스마 처리를 실시했더라도, 수소 이온이 Cu-O 층 (2) 중에 잘 진입하지 않게 되어, Cu-O 층 (2) 중의 산소의 환원이 잘 일어나지 않게 되고, 계면의 박리가 잘 일어나지 않게 되어, 더욱 밀착성의 향상을 도모할 수 있다. 본 실시형태의 경우, 수소 플라스마 처리를 실시하기 전에 수소 어닐 처리를 실시하여, 산화물층 (3) 의 두께를 어느 정도 확보함으로써, 수소 이온이 Cu-O 층 (2) 중에 잘 진입하지 않게 되는 수소 플라스마 내성을 더욱 강화시킬 수 있다. 이 수소 어닐 처리는, 산화물층 (3) 의 두께를 충분히 얻기 위해서 바람직한 처리이다.
본 실시형태에 있어서, Cu-O 층 (2) 은, 또한 Ca, Mg, Li, Al, Zr, Ti, Si, Mn, Cr, 희토류로 이루어지는 군에서 선택되는 적어도 1 종류의 첨가 원소를 함유하고 있어도 된다. 도 1 에 있어서는, 이 첨가 원소를 괄호 내에서 "X" 로 나타내고 있다. 또, Cu-O 층 (2) 에 함유되는 첨가 원소 (Ca, Mg, Li, Al, Zr, Ti, Si, Mn, Cr, 희토류 중 1 종류 이상) 는, 20 원자％ 이하, 바람직하게는 15 원자％ 이하 함유되어 있어도 된다. Ca, Mg, Li, Al, Zr, Ti, Si, Mn, Cr, 희토류 등의 첨가 원소를 함유하는 것이 바람직한 이유는, 이들 첨가 원소가, Cu 합금층과 산소 함유 Cu 층 또는 산소 함유 Cu 합금층의 계면에서의 산화물층의 형성을 보다 용이하게 하기 때문이고, 또, 산소 함유 Cu 합금층과 하지 기판의 밀착성을 강하게 하는 효과도 있기 때문이다. 상기 첨가 원소가 20 원자％ 이하이면, Cu-O 층 중에 생성되는 산화물이나 금속간 화합물의 양이 제한되기 때문에, 전기 저항값이 현저하게 증대되지 않아, 배선층으로서의 이용에 지장을 초래하는 경우가 없다. 상기 첨가 원소의 비율은, 전술한 바와 같이, 스퍼터링 타깃 중의 구리와 첨가 원소의 함유 비율에 의해 조절할 수 있다.
또, Cu-O 층 (2) 에 함유되는 산소는, 1 원자％ 이상 30 원자％ 이하 함유되어 있는 것이 바람직하다. 산소가 1 원자％ 이상이면, 하지 기판 재료와의 밀착성이나 확산 배리어성이 충분한 것이 되고, 산소가 30 원자％ 이하이면, Cu-O 층 중에 생성되는 산화물의 양이 제한되기 때문에, 전기 저항값이 현저하게 증대되는 경우가 없어, 배선층으로서의 이용에 지장을 초래하는 경우가 없다. 상기 Cu-O 층 (2) 에 함유되는 산소 비율은, 스퍼터에서 사용되는 O2 분위기에 의해 조절할 수 있고, 체적 분율로 1 ％ 이상 30 ％ 이하인 것이 바람직하다.
또 본 실시형태에 있어서, Cu 합금층 (4) 이 Al 을 함유하는 것으로 하고 있는데, 이것에 한정되지 않고, Zr 이나 Ti 를 단독으로, 혹은 Al, Zr, Ti 중 1 종류 이상 함유하고 있어도 된다. Cu 합금층 (4) 은, 또한 Ca, Mg, Li, Si, Mn, Cr, 희토류로 이루어지는 군에서 선택되는 적어도 1 종류의 첨가 원소를 함유하고 있어 된다. 상기 Cu 합금층 (4) 에 함유되는 첨가 원소 (Al, Zr, Ti 중 1 종류 이상의 첨가 원소) 는, 1 원자％ 이상 15 원자％ 이하, 바람직하게는 4 원자％ 이상 10 원자％ 이하 함유되어 있어도 된다. 상기 첨가 원소가 1 원자％ 이상이면, Cu 합금층과 Cu-O 층의 계면에 대한 산화물층의 형성이 충분해져, 계면의 내박리성, 따라서 밀착성의 향상이 충분해지고, 상기 첨가 원소가 15 원자％ 이하이면 Cu 합금층의 전기 저항값이 현저하게 증대되는 경우가 없어, 배선층으로서의 이용에 지장을 초래하는 경우가 없다. 상기 첨가 원소의 비율은, 전술한 바와 같이, 스퍼터링 타깃 중의 구리와 첨가 원소의 함유 비율에 의해 조절할 수 있다. 상기 Ca, Mg, Li, Si, Mn, Cr, 희토류의 함유량은 5 원자％ 이하가 바람직하다. 5 원자％ 이하이면, 저항값이 현저하게 증대되는 경우가 없다.
Cu 도전층 (5) 은, 99 원자％ 이상의 Cu 를 함유하는 것이 바람직하다. 이로써, 저저항인 배선층을 제공할 수 있다. 이와 같은 Cu 도전층 (5) 은, 도 2d 에서 설명한 순동 타깃을 99 원자％ 이상의 순동으로 함으로써 얻을 수 있다.
Cu-O 층 (2) 의 두께 (d1) 는 10 ㎚ ∼ 100 ㎚ 인 것이 바람직하고, 30 ㎚ ∼ 50 ㎚ 정도인 것이 더욱 바람직하다. 또, 산화물층 (3) 의 두께 (d2) 는, 우수한 수소 플라스마 내성을 얻기 위해서는 1 ㎚ ∼ 20 ㎚ 의 두께를 갖는 것이 바람직하고, 5 ㎚ 정도인 것이 더욱 바람직하다. 산화물층 (3) 의 두께가 1 ㎚ 이상이면, 균일한 막이 되어, 산화물층 (3) 에 의한 수소 이온의 진입 방지의 효과가 충분히 얻어져 우수한 수소 플라스마 내성을 얻을 수 있고, 산화물층 (3) 의 두께가 20 ㎚ 이하이면, 전기 저항값이 현저하게 증대되는 경우가 없어, 배선층으로서의 이용에 지장을 초래하는 경우가 없다. Cu-Al 합금층 (4) 의 두께 (d3) 는 10 ㎚ ∼ 100 ㎚ 인 것이 바람직하고, 30 ㎚ ∼ 50 ㎚ 정도인 것이 더욱 바람직하다. Cu 도전층 (5) 의 두께 (d4) 는 200 ㎚ ∼ 10 ㎛ 인 것이 바람직하고, 300 ㎚ ∼ 500 ㎚ 정도인 것이 더욱 바람직하다.
이상과 같이 본 실시형태에 의하면, Cu-Al 합금층 (4) 과 Cu-O 층 (2) 의 계면에 Al 을 함유하는 산화물층 (3) 을 형성함으로써, 하지 기판 (1) 에 대한 밀착성이 높고, 하지 기판 (1) 에 대한 확산 배리어성이 우수할 뿐만 아니라, 나아가 수소 플라스마 내성도 우수한 저저항인 배선층, 및 그 제조 방법을 제공할 수 있다.
다음으로, 본 발명의 제 2 실시형태를 설명한다. 도 3 은 본 발명의 제 2 실시형태에 의한 배선층의 기본적인 구성을 나타내는 개략 단면도이다. 본 발명의 제 2 실시형태가 제 1 실시형태와 구조적으로 상이한 점은, 본 실시형태에 있어서는 Cu 도전층이 형성되지 않는 점이며, 그 이외의 구성은 제 1 실시형태와 동일하다. 도 3 에 있어서, 도 1 과 동일한 층에는 동일한 부호를 부여하고 있다.
도 3 에 나타내는 바와 같이, 반도체 기판 또는 유리 기판으로 이루어지는 하지 기판 (1) 상에, 산소를 함유하는 Cu-O 층 (2) 이 형성되어 있다. Cu-O 층 (2) 은 제 1 실시형태와 마찬가지로 하지 기판 (1) 과의 밀착성을 향상시키기 위해서 형성된다. Cu-O 층 (2) 상에는, Al 을 함유하는 산화물층 (3) (상당수의 경우, Al2O3 의 형태로 있다) 이 형성되고, Al 을 함유하는 산화물층 (3) 상에, Al 을 함유하는 Cu 합금층 (Cu-Al 합금층) (4) 이 형성되어 있다.
제 2 실시형태에 있어서는, Cu 도전층을 형성하지 않고, Cu-Al 합금층 (4) 이 Cu 도전층과 동일한 기능을 한다. 즉, 제 2 실시형태는, 적용되는 용도에 따라, 도전층으로서 Cu-Al 합금층 (4) 을 사용한다. 제 2 실시형태의 경우, 도전층으로서의 Cu-Al 합금층 (4) 의 두께를 두껍게 하는 것이, 낮은 저항을 얻기 위해서는 유리하다.
제 2 실시형태에 있어서도, 이 수소 플라스마 처리를 실시하기 전에, 수소 어닐 처리를 실시함으로써, Cu-O 층 (2) 에 있어서의 산소 원자 (O) 가 Cu-Al 합금층 (4) 쪽으로 확산되어, Cu-Al 합금층 (4) 과 Cu-O 층 (2) 의 계면에 Al 을 함유하는 산화물층 (3) (상당수의 경우, Al2O3 의 형태로 있다) 이 형성된다. 이 산화물층 (3) 의 존재에 의해, 수소 플라스마 처리를 실시했을 때에 수소 이온이 Cu-O 층 (2) 중에 잘 진입하지 않게 되어, Cu-O 층 (2) 중의 산소의 환원이 잘 일어나지 않게 되고, 계면의 박리가 잘 일어나지 않게 되어, 더욱 밀착성의 향상을 도모할 수 있다. 제 2 실시형태의 경우도, 수소 어닐 처리는, 산화물층 (3) 의 두께를 충분히 얻기 위해서 바람직한 처리이다.
제 2 실시형태에 있어서도, Cu-O 층 (2), Cu 합금층 (4) 이, 제 1 실시형태와 동일한 첨가 원소를 제 1 실시형태와 동일한 비율만 함유하고 있어도 된다. 또, Cu-O 층 (2) 에 함유되는 산소는, 1 원자％ 이상 30 원자％ 이하 함유되어 있는 것이 바람직하다.
또, 제 2 실시형태의 경우도, Cu-O 층 (2) 의 두께 (d1), 산화물층 (3) 의 두께 (d2), Cu-Al 합금층 (4) 의 두께 (d3) 를, 제 1 실시형태와 동일한 두께로 하는 것이 바람직하다.
제 2 실시형태에 의하면, 제 1 실시형태와 동일한 효과를 얻을 수 있다.
다음으로, 본 발명에 의한 배선층을 사용하는 반도체 장치의 일례로서, 박막 트랜지스터 (TFT) 의 구조와 제조 공정에 대해 도 4a ∼ 도 7 을 참조하면서 설명한다.
도 4a 는, 본 발명에 의한 박막 트랜지스터가 되는 처리 대상물 (110) 을 나타내는 단면도이다. 박막 트랜지스터가 되는 처리 대상물 (110) 은, 유리 등으로 이루어지는 투명 기판 (111) (하지 기판) 을 가지고 있고, 투명 기판 (111) 상에는 게이트 전극 (112) 이 배치되어 있다.
투명 기판 (111) 상에는, 게이트 전극 (112) 을 덮고, 게이트 절연층 (114) 과, 실리콘층 (116) 과, n 형 실리콘층 (118) 이, 투명 기판 (111) 측으로부터 이 순서로 배치되어 있다. n 형 실리콘층 (118) 은, 불순물 첨가에 의해, 실리콘층 (116) 보다 저항값이 낮게 된 실리콘층이다. 여기서는, n 형 실리콘층 (118) 과 실리콘층 (116) 은 아모르퍼스 실리콘으로 구성되어 있는데, 단결정이나 다결정이어도 된다. 게이트 절연층 (114) 은, 질화 실리콘 박막 등의 절연막이고, 산질화 실리콘막이나 다른 절연막이어도 된다.
구리 합금 타깃이, 산화성 가스가 혼합된 분위기에서 스퍼터링되면, 처리 대상물 (110) 과의 계면에는, 구리를 주성분으로 하여, 첨가 원소와 산소를 함유한 밀착층 (산소 함유 Cu 합금층) 이 형성된다 (공정 (a)).
다음으로 구리 합금 타깃을 Ar 등의 스퍼터링 가스로 스퍼터링하면, 처리 대상물 (110) 의 표면에, 구리를 주성분으로 하여, 첨가 원소를 함유한 Cu 합금층이 형성된다 (공정 (b)). 도 4b 의 부호 120a 는, 상기에서 설명한 바와 같은 본 발명에 의한 산소 함유 Cu 합금층과, Cu 합금층에서 구성되는 금속 배선층을 나타내고 있고, 도 7 은, 각각 산소 함유 Cu 합금층 (151) 과 Cu 합금층 (152) 을 나타내고 있다.
금속 배선층 (120a) 의 게이트 전극 (112) 상에 위치하는 부분의 표면에 레지스트막을 배치하고, 금속 배선층 (120a) 과, n 형 실리콘층 (118) 과, 실리콘층 (116) 으로 이루어지는 적층막을 에칭하고, 적층막의 레지스트막으로 덮이지 않는 부분을 제거한다. 도 4c 는, 적층막의 에칭 후에 레지스트막을 제거한 상태이며, 부호 120b 는 레지스트막으로 덮이고 남은 금속 배선층을 나타내고 있다.
다음으로, 도 5a 에 나타내는 바와 같이, 금속 배선층 (120b) 상에 패터닝한 레지스트막 (122) 을 배치하고, 레지스트막 (122) 의 개구부 (124) 의 저면에 금속 배선층 (120b) 의 표면을 노출시킨 상태에서, 에칭액에 침지하면, 금속 배선층 (120b) 의 노출 부분이 에칭되어 금속 배선층 (120b) 이 패터닝된다. 이 패터닝에 의해, 게이트 전극 (112) 상의 부분에 n 형 실리콘층 (118) 이 노출되는 개구부 (124) 가 형성되고, 금속 배선층 (120b) 은 개구부 (124) 에 의해 분리되어, 도 5b 에 나타내는 바와 같이, 소스 전극층 (127) 과 드레인 전극층 (128) 이 형성되어, 본 발명에 의한 트랜지스터 (105) 가 얻어진다. 이어서, 에칭 장치 내에 이것을 반입하여 개구부 (124) 저면에 노출시키는 n 형 실리콘층 (118) 을 에칭 가스의 플라스마에 노출시켜 에칭하고, 개구부 (124) 의 저면에 실리콘층 (116) 을 노출시킨다. n 형 실리콘층 (118) 에 형성된 개구부 (124) 는 게이트 전극 (112) 의 상방에 위치하고 있고, 개구부 (124) 에 의해, n 형 실리콘층 (118) 은 소스 영역 (131) 과 드레인 영역 (132) 으로 분리된다 (공정 (c)).
개구부 (124) 의 저면에는, 실리콘층 (116) 의 표면이 노출되어 있고, 실리콘층 (116) 이 n 형 실리콘층 (118) 을 에칭할 때의 에칭 가스 플라스마에 노출되면, 실리콘층 (116) 표면으로부터 수소 원자가 없어져, 단글링 본드가 형성되어 버린다. 이 단글링 본드는 리크 전류 등의 TFT 의 특성 불량의 원인이 된다. 단글링 본드를 수소로 재수식하기 위해서, 도 6a 에 나타내는 바와 같이, 소스 전극층 (127) 과 드레인 전극층 (128) 을 노출시킨 상태에서, 수소를 도입하여 수소 플라스마를 발생시키고, 개구부 (124) 의 저부에 노출되는 실리콘층 (116) 을 수소 가스 플라스마에 노출시키면, 실리콘층 (116) 표면의 실리콘 원자는 수소와 결합하여, 단글링 본드는 소멸된다 (공정 (d)).
상기 공정 (b) 후에, 상기 공정 (d) 전에, 수소 어닐 처리를 실시하여, Cu 합금층과 산소 함유 Cu 층 또는 산소 함유 Cu 합금층의 계면에 산화물층을 형성한다 (공정 (e)).
수소 플라스마의 처리를 실시한 후, 도 6b 에 나타내는 바와 같이, 질화 실리콘층 (SiNx) 등의 패시베이션층 (134) 을 형성하고, 패시베이션층 (134) 에 컨택트홀 (137) 을 형성한 후, 도 6c 에 나타내는 바와 같이, 소스 전극층 (127) 또는 드레인 전극층 (128) 에서 화소 전극 등 (도시 생략) 의 사이를 접속하는 투명 전극층 (136) 을 형성한다. 이로써, 액정 표시 패널이 얻어진다.
본 발명에 의해 형성된 배선층 구조는, TFT 의 소스 전극, 드레인 전극뿐만이 아니라, TFT 의 게이트 전극에도 사용할 수 있다.
또한, 상기에서는, 반도체 장치로서 박막 트랜지스터 (TFT) 를 예로 들어 설명했는데, 본 발명은 이것에 한정되지 않고, 박막 트랜지스터 (TFT) 이외의 반도체 장치, 다이오드, 캐패시터, 액정 장치 등의, 여러가지 전극에 적용 가능하다.
［실시예］
이하, 본 발명에 기초하여 실제로 배선층 구조를 형성하고, 그 평가를 실시한 결과를 설명한다.
먼저, 아모르퍼스 Si 층을 코팅한, 세로 320 ㎜ × 가로 400 ㎜ × 두께 0.07 ㎜ 치수의 유리 기판을 준비하였다.
(산소 함유 Cu 합금층의 제작)
다음으로, 이것을 스퍼터 장치에 삽입하고, 용해 조정한 Cu-4 원자％ Al 의 성분 조성을 갖는 Cu 합금 스퍼터링 타깃을 이용하여,
분위기：Ar ＋ 산소 (용량％ 로 Ar/산소 = 90/10) 의 산화 분위기
분위기 압력 0.4 Pa
기판 가열 온도 100 ℃ 의 조건으로 스퍼터를 실시하여, 막 두께 50 ㎚ 의 산소 함유 Cu 합금층을 형성하였다.
(Cu 합금층의 제작)
용해 조정한 Cu-4 원자％ Al 의 성분 조성을 갖는 Cu 합금 스퍼터링 타깃을 이용하여,
분위기： Ar
분위기 압력 0.4 Pa
기판 가열 온도 100 ℃ 의 조건으로 스퍼터를 실시하여, 막 두께 300 ㎚ 의 Cu 합금층을 형성하였다.
(수소 어닐)
다음으로,
분위기：H2 ＋ N2 (용량％ 로 H2/N2 = 50/50)
분위기 압력 0.1 MPa (1 기압)
온도 300 ℃
유지 시간 30 분의 조건으로 수소 어닐을 실시하였다.
(박막 구조 평가)
오제 전자 분광 분석에 의해 시료의 깊이 방향 분석, 및 시료 단면을 TEM (투과 전자현미경) 에 의해 관찰하였다. 그 결과를 도 8a 및 도 8b 에 나타낸다. 도 8a 가 오제 전자 분광 분석에 의한 배선층 구조의 깊이 방향 분석, 도 8b 가 막 단면의 투과형 전자현미경 이미지이다. 도 8a 에 나타낸 바와 같이, 깊이 방향 분석보다, Al 과 O 가, Cu 합금층과 산소 함유 Cu 합금층의 경계에 농축되어 있는 것을 알 수 있었다 (스퍼터 시간이 50 분 부근 ∼ 60 분 부근에 대응하는 부분). 또, 도 8b 에 나타낸 바와 같이, 막 단면의 TEM 이미지 (배율：50 만배 이상) 로부터, Cu 합금층과 산소 함유 Cu 합금층 사이에 있는 Al 과 O 의 농축층은, Cu 합금층이나 산소 함유 Cu 합금층과 명백하게 결정 구조가 상이하고, 두께 약 4 ㎚ 의 층인 것을 알 수 있었다. 그래서, 이 Cu 합금층과 산소 함유 Cu 합금층 사이에 생성된 산소와 첨가 원소 (이 경우 Al) 가 주성분이 되는 이상 (異相) 의 층이 산화물층인 것으로 판단하였다. 본원 청구항 1 에 기재된 「산화물층」이란, 오제 전자 분광 분석 및 TEM (투과 전자현미경) 에 의해 특정된, 이상의 층을 가리키고 있다. 또, 4 탐침 시험에 의해, 본 발명에 의한 Cu 합금층의 비저항을 측정한 바 약 5 μΩ ㎝ 였다.
(수소 플라스마 처리)
이하의 조건,
분위기：수소 가스
수소 가스 유량：500 sccm
수소 가스압 250 Pa
처리 온도：250 ℃
출력：0.1 W/㎠
처리 시간 60 초로 수소 플라스마 처리를 실시하였다.
(바둑판 단위 면적당 중량 시험)
상기 수소 플라스마 처리의 전후에 있어서, 이하의 바둑판 단위 면적당 중량 시험을 실시하였다. JIS-5400 에 준하여 상기 시료 표면에 각각 0.5 ㎜, 1 ㎜, 1.5 ㎜ 및 2 ㎜ 의 간격으로 가로세로 각각 11 개의 홈을, 표면으로부터 유리 기판에 도달하는 깊이로, 또한 0.1 ㎜ 의 홈 폭으로 절입을 커터로 넣어, 100 개의 격자 모양의 무늬 (升目) 를 형성하고, 이 격자 모양의 무늬 전체에 걸쳐서 3M 사 제조 스카치 테이프 (등록 상표) 를 첩부하고, 이어서 단번에 박리하여, 시료 표면의 100 개의 격자 모양의 무늬 중 박리된 격자 모양의 무늬의 수 (개/100) 를 측정하였다. 그 결과, 박리된 격자 모양의 무늬는 모두 0 개였다.
표 1 은, 본 발명에 의한 실시예 (좌측) 와 비교예 (우측) 를 비교하여 나타내는 도면이다. 표 1 은, 각 실시예 1 ∼ 17 및 비교예 1, 2 에 대해, 산소 함유 Cu 합금층 및 Cu 합금층의 조성 (첨가 원소) 과 두께, 그리고 순동층의 두께를 나타내고, 수소 플라스마 처리의 전후에 있어서의 각각의 바둑판 단위 면적당 중량 시험의 결과를 나타내었다. 여기서, 유리 기판의 구조는 전술한 바와 같다. 즉, 아모르퍼스 Si 층을 코팅한 세로 320 ㎜ × 가로 400 ㎜ × 두께 0.7 ㎜ 의 치수인 것을 사용하였다. 산소 함유 Cu 합금층의 스퍼터 조건은 전술한 바와 같고, 즉,
분위기：Ar ＋ 산소 (용량％ 로 Ar/산소 = 90/10) 의 산화 분위기
분위기 압력 0.4 Pa
기판 가열 온도 100 ℃ 이고, Cu 합금층의 스퍼터 조건도 전술한 바와 같고, 즉,
분위기：Ar
분위기 압력 0.4 Pa
기판 가열 온도 100 ℃ 인데, 각각, 각 층의 조성과 막 두께를 변화시키고 있다. 또, 다음 공정의 순동층의 스퍼터 조건은, Cu 합금층의 스퍼터 조건과 같고, 즉,
분위기：Ar
분위기 압력 0.4 Pa
기판 가열 온도 100 ℃ 인데, 순동 스퍼터링 타깃 (불가피 불순물은 1 원자％ 미만) 을 이용하고 있어, 막 두께를 변화시키고 있다. 또한, 수소 어닐의 조건, 박막 구조 평가, 수소 플라스마 처리의 조건, 바둑판 단위 면적당 중량 시험의 조건은, 전술한 바와 같다.
Figure 112011082271602-pct00001
이상의 바둑판 단위 면적당 중량 시험의 결과로부터, 수소 어닐을 실시하지 않았던 비교예 1, 및 Cu 합금층에 실질적으로 합금 원소를 함유하지 않는 비교예 2 (수소 어닐 있음) 의 경우, 수소 플라스마 처리 후의 바둑판 단위 면적당 중량 시험의 성적이 낮아, 수소 플라스마 처리 내성에 열등하다. 특히 비교예 2 의 경우, 산소 함유 Cu 합금층에 첨가 원소를 함유하지 않기 때문에, 산소 함유 Cu 합금층과 하지 기판의 밀착성이 낮아져, 수소 플라스마 처리 전부터 바둑판 단위 면적당 중량 시험의 성적이 낮다. 본 발명에 의한 배선층 구조 (실시예 1 ∼ 17) 는, 수소 플라스마 처리 후의 바둑판 단위 면적당 중량 시험의 성적이 높고, 따라서 밀착성이 높아, 수소 플라스마 처리 내성이 우수하다는 것을 알 수 있다.
산업상 이용가능성
본 발명의 배선층 구조 및 그 제조 방법에 의하면, 하지 기판에 대한 밀착성이 높고, 하지 기판에 대한 확산 배리어성이 우수할 뿐만 아니라, 나아가 수소 플라스마 내성도 우수한 저저항인 배선층 구조, 및 그 제조 방법을 제공할 수 있다.
1 하지 기판
2 Cu-O 층 (산소 함유 Cu 층 또는 산소 함유 Cu 합금층)
3 Al 을 함유하는 산화물층
4 Cu-Al 합금층
5 Cu 도전층
11 적층막
12 배선층
13 반도체 박막 표면
105 트랜지스터
111 투명 기판
112 게이트 전극
114 게이트 절연층
116 실리콘층
118 n 형 실리콘층
120a 금속 배선층
120b 금속 배선층
122 레지스트막
127 소스 전극층
128 드레인 전극층
131 소스 영역
132 드레인 영역
134 패시베이션층
136 투명 전극층
137 컨택트홀
151 산소 함유 Cu 합금층
152 Cu 합금층

Claims (19)

  1. 반도체 기판 또는 유리 기판의 하지 기판과,
    상기 하지 기판 상에 형성된 산소 함유 Cu 층 또는 산소 함유 Cu 합금층과,
    상기 산소 함유 Cu 층 또는 상기 산소 함유 Cu 합금층 상에 형성된, Al, Zr, Ti 중 적어도 1 종을 함유하는 산화물층과,
    상기 산화물층 상에 형성된, Al, Zr, Ti 중 적어도 1 종을 함유하는 Cu 합금층을 구비한, 배선층 구조.
  2. 제 1 항에 있어서,
    상기 산소 함유 Cu 합금층은, Ca, Mg, Li, Al, Zr, Ti, Si, Mn, Cr, 희토류로 이루어지는 군에서 선택되는 적어도 1 종류의 첨가 원소를 함유하는, 배선층 구조.
  3. 제 2 항에 있어서,
    상기 산소 함유 Cu 합금층에 함유되는 첨가 원소는, 20 원자％ 이하인, 배선층 구조.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 산소 함유 Cu 층 또는 산소 함유 Cu 합금층에 함유되는 산소는, 1 원자％ 이상 30 원자％ 이하인, 배선층 구조.
  5. 제 1 항에 있어서,
    상기 Cu 합금층은, 추가로 Ca, Mg, Li, Si, Mn, Cr, 희토류로 이루어지는 군에서 선택되는 적어도 1 종류의 첨가 원소를 함유하는, 배선층 구조.
  6. 제 1 항에 있어서,
    상기 Cu 합금층에 함유되는 Al, Zr, Ti 합계의 첨가 원소는, 1 원자％ 이상 15 원자％ 이하인, 배선층 구조.
  7. 제 1 항에 있어서,
    상기 Cu 합금층 상에 형성된 Cu 도전층을 추가로 구비한, 배선층 구조.
  8. 제 7 항에 있어서,
    상기 Cu 도전층이 99 원자％ 이상의 순동인, 배선층 구조.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 산소 함유 Cu 층 또는 산소 함유 Cu 합금층은 10 ㎚ ∼ 100 ㎚ 의 두께를 갖고, 상기 산화물층은 1 ㎚ ∼ 20 ㎚ 의 두께를 갖고, 상기 Cu 합금층은 10 ㎚ ∼ 100 ㎚ 의 두께를 갖고, 상기 Cu 도전층은 200 ㎚ ∼ 10 ㎛ 의 두께를 갖는, 배선층 구조.
  10. 반도체 기판 또는 유리 기판으로 이루어지는 하지 기판 상에, 적어도 Cu 를 함유하는 타깃을 이용하여 O2 분위기에서 스퍼터하는 공정 (a) 와,
    Al, Zr, Ti 중 적어도 1 종을 함유하는 Cu 합금을 타깃으로 하여 불활성 가스 분위기에서 스퍼터하는 공정 (b) 와,
    상기 공정 (a) 및 상기 공정 (b) 에 의해 형성된 층에 에칭에 의해 배선층 패턴을 형성하여, 상기 하지 기판의 일부를 노출시키는 공정 (c) 와,
    수소 플라스마 처리를 실시하여 노출된 상기 하지 기판 표면에 존재하는 단글링 본드를 종단시키는 공정 (d) 를 이 순서로 구비하고,
    상기 공정 (b) 후에 상기 공정 (d) 전에, 수소 분위기 중에서 어닐을 실시하는 공정 (e) 를 추가로 구비하는, 배선층 구조의 제조 방법.
  11. 제 10 항에 있어서,
    상기 공정 (a) 에서 사용되는 상기 적어도 Cu 를 함유하는 타깃은, 추가로 Ca, Mg, Li, Al, Zr, Ti, Si, Mn, Cr, 희토류로 이루어지는 군에서 선택되는 적어도 1 종류의 첨가 원소를 함유하는, 배선층 구조의 제조 방법.
  12. 제 11 항에 있어서,
    상기 공정 (a) 에서 사용되는 상기 적어도 Cu 를 함유하는 타깃에 함유되는 첨가 원소는, 20 원자％ 이하인, 배선층 구조의 제조 방법.
  13. 제 10 항에 있어서,
    상기 공정 (a) 의 스퍼터에서 사용되는 O2 분위기는, 체적 분율로 1 ％ 이상 30 ％ 이하인, 배선층 구조의 제조 방법.
  14. 제 10 항에 있어서,
    상기 Al, Zr, Ti 중 적어도 1 종을 함유하는 Cu 합금 타깃은, 추가로 Ca, Mg, Li, Si, Mn, Cr, 희토류로 이루어지는 군에서 선택되는 적어도 1 종류의 첨가 원소를 함유하는, 배선층 구조의 제조 방법.
  15. 제 10 항에 있어서,
    상기 Al, Zr, Ti 중 적어도 1 종을 함유하는 Cu 합금 타깃에 함유되는 Al, Zr, Ti 의 첨가 원소는, 1 원자％ 이상 15 원자％ 이하인, 배선층 구조의 제조 방법.
  16. 제 10 항에 있어서,
    상기 공정 (b) 후에, 적어도 Cu 를 함유하는 타깃을 이용하여 불활성 가스 분위기에서 스퍼터하는 공정 (f) 를 추가로 갖는, 배선층 구조의 제조 방법.
  17. 제 16 항에 있어서,
    상기 공정 (f) 에서 사용되는 상기 적어도 Cu 를 함유하는 타깃은, 99 원자％ 이상의 Cu 를 함유하는, 배선층 구조의 제조 방법.
  18. 반도체 기판 또는 유리 기판의 하지 기판과, 상기 하지 기판 상에 형성된 게이트 전극과, 상기 게이트 전극을 덮는 게이트 절연층과, 상기 게이트 절연층 상에 형성된 반도체층과, 상기 반도체층 상에 형성된 소스 영역 및 드레인 영역과, 상기 소스 영역 및 상기 드레인 영역에 각각 접촉하여 형성된 소스 전극층 및 드레인 전극층을 갖는 박막 트랜지스터로서,
    상기 게이트 전극, 상기 소스 전극층, 및 상기 드레인 전극층 중 적어도 1 개가 제 1 항에 기재된 배선층 구조로 형성되어 있는, 박막 트랜지스터.
  19. 반도체 기판 또는 유리 기판의 하지 기판 상에 게이트 전극을 형성하는 공정과,
    상기 게이트 전극을 덮고 게이트 절연층을 형성하는 공정과,
    상기 게이트 절연층 상에 반도체층을 형성하는 공정과,
    상기 반도체층 상에 불순물을 고농도로 첨가한 반도체층을 형성하는 공정과,
    상기 불순물을 고농도로 첨가한 반도체층 상에 금속 배선층을 형성하는 공정과,
    상기 금속 배선층, 상기 불순물을 고농도로 첨가한 반도체층, 및 상기 반도체층을 패터닝하는 공정을 갖고,
    제 10 항 내지 제 17 항 중 어느 한 항에 기재된 배선층 구조의 제조 방법에 의해 상기 금속 배선층을 제조하는 박막 트랜지스터의 제조 방법으로서,
    상기 금속 배선층을 형성하는 공정은 상기 공정 (a) 및 (b) 이고, 상기 패터닝하는 공정은 상기 공정 (c) 인, 박막 트랜지스터의 제조 방법.
KR1020117024816A 2009-06-12 2010-05-11 배선층 구조 및 그 제조 방법 KR101260612B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009141440A JP5548396B2 (ja) 2009-06-12 2009-06-12 薄膜トランジスタ用配線層構造及びその製造方法
JPJP-P-2009-141440 2009-06-12
PCT/JP2010/003187 WO2010143355A1 (ja) 2009-06-12 2010-05-11 配線層構造及びその製造方法

Publications (2)

Publication Number Publication Date
KR20120022798A KR20120022798A (ko) 2012-03-12
KR101260612B1 true KR101260612B1 (ko) 2013-05-03

Family

ID=43308618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117024816A KR101260612B1 (ko) 2009-06-12 2010-05-11 배선층 구조 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8624397B2 (ko)
JP (1) JP5548396B2 (ko)
KR (1) KR101260612B1 (ko)
CN (1) CN102804352B (ko)
TW (1) TWI497598B (ko)
WO (1) WO2010143355A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI652005B (zh) 2013-05-29 2019-02-21 大自達電線股份有限公司 電磁波遮蔽膜及利用此電磁波遮蔽膜之印刷電路板
JP5735093B1 (ja) * 2013-12-24 2015-06-17 株式会社マテリアル・コンセプト 太陽電池及びその製造方法
JP6310816B2 (ja) * 2014-08-26 2018-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6228631B1 (ja) * 2016-06-07 2017-11-08 株式会社コベルコ科研 Ａｌ合金スパッタリングターゲット
CN109143745B (zh) * 2017-06-27 2021-02-26 深圳光峰科技股份有限公司 发光聚集器、发光设备及投影光源
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
KR102462381B1 (ko) * 2017-12-19 2022-11-01 삼성전자주식회사 반도체 장치의 제조 방법
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
JP6768180B1 (ja) * 2019-04-09 2020-10-14 株式会社アルバック Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
US20210215986A1 (en) * 2019-04-09 2021-07-15 Ulvac, Inc. Cu alloy target, wiring film, semiconductor device, and liquid crystal display device
CN111876629B (zh) * 2020-08-04 2021-03-23 天水华洋电子科技股份有限公司 一种引线框架用高性能铜基合金材料及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027259A (ja) 2005-07-13 2007-02-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166731A (ja) * 1989-11-27 1991-07-18 Hitachi Ltd 銅又は銅合金の配線方法及び構造
JPH06177128A (ja) * 1992-12-07 1994-06-24 Japan Energy Corp 半導体装置とその製造方法
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2007180407A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR101067364B1 (ko) 2006-10-12 2011-09-23 울박, 인크 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
EP2101346A4 (en) 2006-12-28 2015-11-18 Ulvac Inc METHOD FOR FORMING WIRING FILM, TRANSISTOR, AND ELECTRONIC DEVICE
KR101073421B1 (ko) 2006-12-28 2011-10-17 가부시키가이샤 알박 배선막의 형성 방법, 트랜지스터, 및 전자 장치
JP2009010089A (ja) * 2007-06-27 2009-01-15 Mitsubishi Materials Corp 密着性に優れた配線下地膜およびこの配線下地膜を含む密着性に優れた二重構造配線膜
KR101102891B1 (ko) * 2007-09-04 2012-01-10 삼성전자주식회사 배선구조 및 이를 이용한 박막 트랜지스터
WO2009128372A1 (ja) * 2008-04-15 2009-10-22 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027259A (ja) 2005-07-13 2007-02-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP2010287791A (ja) 2010-12-24
KR20120022798A (ko) 2012-03-12
WO2010143355A1 (ja) 2010-12-16
US20120068265A1 (en) 2012-03-22
CN102804352B (zh) 2015-11-25
US8624397B2 (en) 2014-01-07
TWI497598B (zh) 2015-08-21
TW201112331A (en) 2011-04-01
CN102804352A (zh) 2012-11-28
JP5548396B2 (ja) 2014-07-16

Similar Documents

Publication Publication Date Title
KR101260612B1 (ko) 배선층 구조 및 그 제조 방법
TWI437107B (zh) Display device
KR101100504B1 (ko) 배선 구조, 박막 트랜지스터 기판 및 그 제조 방법, 및 표시 장치
TW201234433A (en) Wiring structure
TWI397125B (zh) 半導體裝置的製造方法
KR101261786B1 (ko) 배리어층을 구성층으로 하는 박막 트랜지스터 및 배리어층의 스퍼터 성막에 사용되는 Ｃｕ 합금 스퍼터링 타깃
JP4548280B2 (ja) 半導体装置の製造方法
DE102005057075A1 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht
KR101251227B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
JP5685125B2 (ja) 配線構造、表示装置、および半導体装置
US7781339B2 (en) Method of fabricating semiconductor interconnections
JP4896850B2 (ja) 半導体装置のＣｕ配線およびその製造方法
CN100468653C (zh) 防止铜扩散的方法及半导体器件的制造方法
KR20120134137A (ko) 배선 구조, 표시 장치 및 반도체 장치
JP2006073569A (ja) 半導体装置とその製造方法
KR100327092B1 (ko) 반도체 소자의 구리 합금배선 형성방법
KR100663291B1 (ko) 박막 트랜지스터 액정표시장치 제조 방법
JP4527393B2 (ja) 半導体装置用Ｃｕ系合金配線及びその製造方法
JP2006294679A (ja) 半導体装置とその製造方法
WO2010134231A1 (ja) 半導体装置及びその製造方法
Higa et al. Surface modification of CdTe crystal by plasma treatment using various gases
KR20200078494A (ko) 배선 구조 및 타깃재
JPH1126461A (ja) 半導体装置及びその製造方法
WO2001059849A1 (fr) Transistor a film mince a gachette en alliage molybdene-tungstene

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180305

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 7