CN100468653C - 防止铜扩散的方法及半导体器件的制造方法 - Google Patents
防止铜扩散的方法及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN100468653C CN100468653C CNB2006101169012A CN200610116901A CN100468653C CN 100468653 C CN100468653 C CN 100468653C CN B2006101169012 A CNB2006101169012 A CN B2006101169012A CN 200610116901 A CN200610116901 A CN 200610116901A CN 100468653 C CN100468653 C CN 100468653C
- Authority
- CN
- China
- Prior art keywords
- copper wiring
- wiring layer
- layer
- copper
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种防止铜扩散的方法，采用惰性气体离子轰击铜布线层表面，所述的惰性气体离子轰击铜布线层表面的深度范围为30至70。同时，本发明还提供一种铜互连的半导体器件的制造方法。本发明通过优化预处理工艺，优化制备扩散阻挡层的结构，加强了扩散阻挡层和铝垫层之间的附着力，更好地阻挡了铜向Al垫层扩散。
Description
技术领域
本发明涉及半导体领域，特别涉及一种防止铜扩散的方法。
背景技术
随着集成电路集成度的不断提高，Al作为内连线材料其性能已难以很好满足集成电路的要求。Cu较Al具有低的电阻率和高的抗电迁移能力在深亚微米技术中得到广泛的应用。然而Cu又是导致器件失效的元凶，这主要因为Cu是一种重金属，在高温和加电场的情况下，可以在半导体硅片和二氧化硅中快速扩散，引起器件可靠性方面的问题。所以，在铜布线层和介质隔离层之间，必须加上防止Cu扩散的扩散阻挡层材料，例如TaN、TiSiN、Ta等来实现防止Cu扩散的目的。
同时，随着芯片集成度的提高，互连引线变得更细、更窄、更薄，因此其中的电流密度越来越大。在较高的电流密度作用下，互连引线中的金属原子将会沿着电子运动方向进行迁移，这种现象就是电迁移(EM)。电迁移能使IC中的互连引线在工作过程中产生断路或短路，是引起集成电路失效的一种重要机制。所以，在铜布线层和介质隔离层之间加上扩散阻挡层还可以阻止Cu发生电迁移，同时可以提高Cu和Al垫层之间的粘附性。
以往公开的专利或者文献对铜布线层和介质隔离层之间的扩散阻挡层有很多的公开和报道，如公开号为2004/0152301和2004/0152330以及2005/0023686的美国专利申请通过在铜布线层和介质隔离层之间添加扩散阻挡层如Ta和TaN、金属氮化物以及WSiN材料来防止Cu向介质隔离层进行扩散，然而对于Cu向铝垫层中的扩散未公开防止措施。在深亚微米工艺中，在顶层铜布线层上制作的引出金属垫仍然采用Al，由于Cu会向Al垫层中进行扩散，发生反应生成电阻率较大的CuAl2，因此必须在顶层铜布线层和金属Al垫层之间引入防扩散层。
下面参照图1，对现有技术加以举例说明，在半导体衬底1l上形成介质隔离层12和镶嵌于介质隔离层12中的铜布线层13，介质隔离层12中的凹槽暴露出铜布线层13的表面，凹槽为采用现有公知的光刻和刻蚀技术形成；在凹槽的内侧壁和暴露出的铜布线层13表面依次形成扩散阻挡层15和Al垫层16。由于在刻蚀形成凹槽之后会在铜布线层13表面以及凹槽侧壁上残留有一些有机物和无机物沾污，因此需要对铜布线层13表面和凹槽侧壁进行预处理以增加铜布线层13和上层扩散阻挡层15以及Al垫层16的附着力，现有技术中，均采用Ar离子轰击方式进行去除铜布线层13表面和凹槽侧壁的沾污，但是Ar离子轰击铜布线层13的深度目前尚未进行严格优化，如果Ar离子轰击深度过小，无法完全去除铜布线层13表面和凹槽侧壁上残留的有机物和无机物沾污，如果Ar离子轰击深度过大，会造成被轰击出来的Cu被溅射到凹槽侧壁，在形成Al垫层16之后扩散进入Al垫层16，因此Ar离子轰击铜布线层13的深度对于Cu的扩散也具有重要影响。另外，如果形成的扩散阻挡层15结构比较疏松，也会导致扩散阻挡层15防止Cu扩散的能力较弱。
图2A和2B给出在上述工艺形成后Al垫层表面的电子扫描显微镜(SEM)结果，可以看出，在Al垫层表面出现两种缺陷，一种是如图2A所示的出现在Al垫层中心的黑色斑点21，另一种是如图2B所示的在Al垫层边缘出现的黑色斑点22，经过成分分析为Cu，表明为下层的Cu扩散出来的结果。
由上面讨论可知，预处理过程的Ar离子轰击铜布线层的深度需要更为优化的工艺，Ar离子轰击深度的多少不但影响扩散阻挡层的附着力而且影响铜布线层沿着凹槽侧壁的扩散。同时，众所周知，Cu通过阻挡材料的电迁移和扩散主要沿着阻挡材料的晶粒边界出现，因此需要优化阻挡材料的结构，从而最小化晶粒边界区和/或者延长沿晶粒边界的扩散路径。
发明内容
本发明解决的问题是半导体器件中的铜布线层中的Cu向Al垫层中扩散，侵蚀Al垫层，从而导致器件性能失效。
为解决上述问题，本发明提供一种防止铜扩散的方法，采用惰性气体离子轰击铜布线层表面，所述的惰性气体离子轰击铜布线层表面的深度范围为
至
在裸露出的铜布线层表面形成扩散阻挡层，所述扩散阻挡层为无定形结构的氮化钽。
所述扩散阻挡层采用物理气相沉积形成，气氛为氮气和氩气的混合气体，氮气和氩气的体积比范围为0.5至0.6。
所述惰性气体离子为氩离子。
在形成扩散阻挡层之前还包括采用还原性气体清洗裸露出的铜布线层表面。
所述还原性气体为氢气。
所述的扩散阻挡层厚度范围为30至80nm。
本发明还提供一种铜互连的半导体器件的制造方法，包括如下步骤：提供带有介质隔离层和铜布线层的半导体衬底，所述铜布线层镶嵌于介质隔离层中并且通过介质隔离层的凹槽暴露出铜布线层的表面；采用惰性气体离子轰击铜布线层表面；在所述的铜布线层和介质隔离层表面以及凹槽内侧壁形成扩散阻挡层：在扩散阻挡层上形成铝垫层，其特征在于，所述的采用惰性气体离子轰击铜布线层表面的深度范围为
至
所述扩散阻挡层为无定形结构的氮化钽。
所述扩散阻挡层采用物理气相沉积形成，气氛为氮气和氩气的混合气体，氮气和氩气的体积比范围为0.5至0.6。
所述惰性气体离子为氩离子。
在形成扩散阻挡层之前还包括采用还原性气体清洗裸露出的铜布线层表面。
所述还原性气体为氢气。
所述的扩散阻挡层厚度范围为30至80nm。
与现有技术相比，本发明具有以下优点：本发明通过优化惰性气体离子轰击铜布线层的表面深度，防止了铜布线层由于Ar离子轰击过多所导致的Cu扩散问题，同时通过采用无定形结构的氮化钽作为扩散阻挡层，加强了扩散阻挡层防止铜布线层的铜通过扩散阻挡层扩散的能力，同时同时增加了铜布线层和扩散阻挡层之间的附着力。
附图说明
图1是现有技术制备的半导体衬底上的铜布线层和Al垫层的结构剖面示意图。
图2A和2B是现有技术制备的Al垫层的SEM照片。
图3A至3C是本发明防止铜扩散方法的第一实施例。
图4A至4D是本发明形成铜互连的半导体器件的第二实施例。
图5是本发明Ar离子轰击铜布线层深度和Al垫层上的缺陷数关系曲线。
图6A是现有技术Ar离子轰击铜布线层过深后形成扩散阻挡层的FIB截面照片。
图6B是本发明技术优化Ar离子轰击深度后制备的铜布线层和Al垫层的截面FIB照片。
图7是本发明制备扩散阻挡层的不同Ar/N2体积比和形成的Al垫层上缺陷数关系曲线。
图8A是本发明和现有技术制备的Al垫层的球剪切测试结果对照。
图8B是本发明和现有技术制备的Al垫层的线拉测试结果对照。
具体实施方式
以下通过依据附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚：
本实施例首先给出了防止铜扩散的方法的第一实施例，工艺步骤为：采用惰性气体离子轰击铜布线层表面，所述的惰性气体离子轰击铜布线层表面的深度范围为至
下面结合附图对本发明的第一实施例做一详细的说明。图3A为采用惰性气体离子轰击衬底上的铜布线层的剖面结构示意图。铜布线层92形成在衬底91上，采用惰性气体离子93轰击衬底91上的铜布线层92表面。
所述衬底91为含有一层或者多层布线层和一层或者多层介质层的半导体衬底。所述采用惰性气体离子93轰击衬底91上的铜布线层92表面的深度范围为
至
所述惰性气体离子93为Ar+，Ne+，He+，Kr+，Xe+，比较优选的惰性气体离子93为Ar′，Ar′的流量为2至20sccm，Ar+轰击时候，衬底91的温度范围为20至100℃，真空腔内的气压为1.33×10-1至6.65×10-1Pa。
在本发明的一个实施方式中，采用Ar+离子轰击衬底91上的铜布线层92表面深度为此时Ar离子的流量为12sccm，衬底91的温度为50℃，真空腔内的气压为1.95×10-1Pa。
参照图3B，采用惰性气体离子93轰击铜布线层92表面之后，采用还原性气体94清洗铜布线层92表面，所述还原性气体94包括H2、CO等，比较优选的还原性气体94为H2，清洗时候H2的流量范围为50至150sccm，清洗时间范围为10至60s，清洗时候，衬底91温度为25至100℃，真空腔内的气压为10.6至13.3Pa。经过还原性气体94的清洗，铜布线层92表面的氧化物和还原性气体94发生化学反应，铜布线层92表面的氧化物被还原，达到去除氧化物的目的。
参照图3C，在铜布线层92表面形成扩散阻挡层95，所述扩散阻挡层95为无定形结构的氮化钽。形成扩散阻挡层93的方法可以采用物理气相沉积(PVD)、化学气相沉积(CVD)、脉冲激光沉积(PLD)、电子束蒸发或者其他现有镀膜方式形成，比较优选的制备方式为物理气相沉积(PVD)方式，采用金属Ta作靶，沉积功率范围为2000至4000W，沉积的气氛为Ar和N2的混合气体，N2和Ar的体积比为0.5至0.6，沉积时候半导体衬底11温度范围为100至300℃。扩散阻挡层95的厚度范围为30至80nm.
扩散阻挡层95的无定形结构可以在沉积过程中形成，也可以在沉积以后通过处理形成，比如通过离子注入把沉积形成的晶体结构的扩散阻挡层95的结构转化为无定形态。
在本发明的一个实施方式中，采用Ta作靶，利用PVD装置，在3.9×10-1Pa气压下，在N2和Ar的混合气氛下，N2和Ar的体积比为0.52，衬底温度为200℃下，沉积功率为3000W，形成的TaN薄膜的厚度为50nm，TaN薄膜的晶体结构为无定形态作为防止铜布线层92中Cu扩散的扩散阻挡层95。
本实施例接着给出了铜互连的半导体器件的制造方法的第二实施例，工艺步骤为：提供带有介质隔离层和铜布线层的半导体衬底，所述铜布线层镶嵌于介质隔离层中并且通过介质隔离层的凹槽暴露出铜布线层的表面；采用惰性气体离子轰击铜布线层表面；在所述的铜布线层和介质隔离层表面以及凹槽内侧壁形成扩散阻挡层；在扩散阻挡层上形成铝垫层，其特征在于，所述的采用惰性气体离子轰击铜布线层表面的深度范围为
至
图4A至图4D是本发明形成铜互连的半导体器件的第二实施例。下面结合附图对本发明的具体实施方式做一详细的说明。图4A为采用惰性气体离子轰击半导体衬底上的铜布线层的剖面结构示意图。半导体衬底11带有介质隔离层12和铜布线层13，铜布线层13镶嵌于介质隔离层12中并且通过介质隔离层12的凹槽17暴露出铜布线层13的表面，凹槽17为采用现有公知的光刻和蚀刻技术在介质隔离层12中形成并且暴露出铜布线层13的表面，在光刻和蚀刻形成凹槽17工艺中会在半导体衬底11上的铜布线层13中残留有有机物和无机物，因此需要预处理，以去除这些沾污，采用惰性气体离子18轰击半导体衬底11上的铜布线层13表面。
所述半导体衬底11为一层或者多层导电层和绝缘层所构成的半导体器件结构的衬底。
所述介质隔离层12可为单层或者多层，由SiO2、USG(未掺杂硅酸盐玻璃)、BPSG(硼磷硅玻璃)、PSG(磷硅玻璃)、SiN、SiON、SiOF、AlN、Al2O3、BN、类金刚石、SOG(旋涂玻璃)、FOX(可流动氧化物)、聚合物等组中的至少一种及它们的组合构成。
所述铜布线层13采用公知的光刻和刻蚀技术形成，铜布线层13为可为单层或者多层的Cu薄膜组成。
采用惰性气体离子18轰击半导体衬底11上的铜布线层13表面的深度范围为
至所述惰性气体离子18为Ar+，Ne+，He+，Kr+，Xe+，比较优选的惰性气体离子18为Ar+，Ar+的流量为2至20sccm，Ar+轰击时候，半导体衬底11的温度范围为20至100℃，真空腔内的气压为1.33×10-1至6.65×10-1Pa。
在本发明的一个实施方式中，采用Ar离子轰击半导体衬底11上的铜布线层13表面深度为
此时Ar离子的流量为5sccm，半导体衬底11的温度为50℃，真空腔内的气压为1.95×10-1Pa。
在本发明的另一个实施方式中，采用Ar离子轰击半导体衬底11上的铜布线层13表面深度为
此时Ar离子的流量为15sccm，半导体衬底11的温度为75C，真空腔内的气压为1.95×10-1Pa。
由于在形成凹槽17的光刻和蚀刻工艺均是暴露在大气下进行，因此在铜布线层13表面会被氧化，由于铜布线层13表面的氧化物的存在会影响扩散阻挡层31以及Al垫层32与铜布线层13的附着力，另一方面会增加互连的接触电阻，需要去除铜布线层13表面的氧化物。参照图4B，采用惰性气体离子18轰击铜布线层13表面之后，采用还原性气体19清洗铜布线层13表面，所述还原性气体19包括H2、CO等，比较优选的还原性气体19为H2，清洗时候H2的流量范围为50至150sccm，清洗时间范围为10至60s，清洗时候，半导体衬底11温度为25至100℃，真空腔内的气压为10.6至13.3Pa。经过还原性气体19的清洗，铜布线层13表面的氧化物和还原性气体19发生化学反应，铜布线层13表面的氧化物被还原，达到去除氧化物的目的。
采用还原性气体19和惰性气体离子18对铜布线层13表面进行预处理的先后次序可以调换。
参照图4C，在预处理完成以后，在铜布线层13和介质隔离层12表面形成扩散阻挡层31，扩散阻挡层31为无定形态，比较优化的扩散阻挡层31的材料为TaN。扩散阻挡层31可以采用物理气相沉积(PVD)、化学气相沉积(CVD)、脉冲激光沉积(PLD)、电子束蒸发或者其他现有镀膜方式形成，比较优选的制备方式为物理气相沉积(PVD)方式，采用金属Ta作靶，沉积功率范围为2000至4000W，沉积的气氛为Ar和N2的混合气体，N2和Ar的体积比为0.5至0.6，沉积时候半导体衬底11温度范围为100至300℃。扩散阻挡层31的厚度范围为30至80nm.
扩散阻挡层31的无定形结构可以在沉积过程中形成，也可以在沉积以后通过处理形成，比如通过离子注入把沉积形成的晶体结构的扩散阻挡层31的结构转化为无定形态。
在本发明的一个实施方式中，采用Ta作靶，利用PVD装置，在3.9×10-1Pa气压下，在N2和Ar的混合气氛下，N2和Ar的体积比为0.55，衬底温度为200℃下，沉积功率为3000W，形成的TaN薄膜的厚度为50nm，TaN薄膜的晶体结构为无定形态作为防止铜布线层13中Cu扩散的扩散阻挡层31。
参照图4D为在扩散阻挡层31上形成Al垫层32结构示意图。Al垫层32可为单层或者多层，Al垫层32的厚度范围为
至
形成Al垫层32后对其Al垫层32进行合金化处理以加强Al垫层32和下层材料的附着力。最后采用公知的光刻和刻蚀技术Al垫层32的图形。
在本发明的一个具体实施方式中，采用Al作靶，利用PVD装置，在3.5×10-1Pa气压下，在Ar气氛下，在270℃温度下，沉积功率为9200W，形成的Al垫层32的厚度为
结合图4A至图4D，以及上述的工艺描述，本发明给出一个在铜布线层13和Al垫层32之间制备扩散阻挡层31的具体实施例，如下：
在半导体衬底11上形成介质隔离层12和铜布线层13，铜布线层13镶嵌与介质隔离层12中，且通过介质隔离层12暴露出铜布线层13表面。
对铜布线层13进行预处理，首先采用惰性气体离子18的Ar离子轰击铜布线层13，Ar离子轰击的深度为接着采用还原性气体19比如H2清洗铜布线层13，清洗时间为30s。
预处理结束后，在暴露出的铜布线层13以及介质隔离层12表面形成扩散阻挡层31，扩散阻挡层31的材料为TaN。采用物理气相沉积(PVD)装置，选用金属Ta作靶，沉积功率为3500W，沉积的气氛为N2和Ar的混合气体，N2和Ar的体积比为0.53，沉积时候衬底温度范围为150℃，真空腔内气压为3.9×10-1Pa。采用此工艺形成的TaN扩散阻挡层31的晶体结构为无定形态，TaN扩散阻挡层31的厚度为65nm。
最后在扩散阻挡层31上形成Al垫层32。Al垫层32的厚度为
基于以上工艺实施以后，得到的最终结构如图3D所示，包括铜布线层13和裸露出的铜布线层13表面的扩散阻挡层，所述铜布线层13镶嵌于形成在半导体衬底11上的介质隔离层12中，并且通过节制隔离层12的凹槽暴露出铜布线层13的表面，在带有介质隔离层12和铜布线层13的半导体衬底11，铜布线层13镶嵌，位于铜布线层13和介质隔离层12表面的扩散阻挡层31以及位于扩散阻挡层31之上的Al垫层32，扩散阻挡层31为无定形结构的TaN。
采用美国应用材料(Applied Materials Co.Ltd.)公司的型号为Compass的电子扫描显微镜(SEM)设备测试了上述Al垫层32的表面形貌，通过统计Al垫层32表面的缺陷数目画出其和Ar离子轰击铜布线层13的深度之间的关系曲线，结果如图5所示，其中曲线41和42分别为形成Al垫层32后不同合金化时间处理后的缺陷数目和Ar离子轰击深度的关系，曲线41为合金化时间为0.5小时的结果，曲线42为合金化时间3小时的结果，由图5可以看出，同样的轰击深度下，随着合金化时间的延长，Al垫层32表面出现的缺陷数目越高，同时，同样的轰击时间下，两条曲线随着Ar离子轰击深度的变化趋势一致，均随着Ar离子轰击深度的加大而缺陷数目增加。这主要由于Ar离子轰击铜布线层13表面越深，被溅射出来的Cu越多，积累在凹槽17的侧壁，由于扩散阻挡层31在侧壁致密性稍低于凹槽17的底部，积累在凹槽17侧壁的Cu会通过扩散阻挡层31侵蚀Al垫层32，形成缺陷。但是Ar离子轰击深度过浅会造成无法完全去除由于光刻和刻蚀过程中在凹槽17侧壁和铜布线层13表面残留的有机物无机物沾污。采用SEM测试了Ar离子轰击深度分别为
和
的Al垫层32表面形貌(未示出)，结果可以看出在合金化处理0.5小时后，随着轰击深度的增加，Al垫层32表面的缺陷数目明显增加。
采用美国费(Fei)公司制备的Dual Beam 835型离子束聚焦(FIB)设备优化Ar离子轰击深度前后的截面形貌，结果如图6A和6B所示，图中22为扩散阻挡层，21为铜布线层，可以看出，在优化工艺前，采用Ar离子轰击的深度为
，形成扩散阻挡层22后，可以看出在扩散阻挡层22两边残留有很多溅射出来的Cu23，造成扩散阻挡层22的界面模糊。图6B为优化Ar离子轰击工艺以后的结果，可以看出，各个扩散阻挡层22的界面非常清晰干净，在扩散阻挡层22两边没有出现由铜布线层21中被溅射出来的Cu，说明优化Ar离子轰击深度可以防止被溅射出来的Cu扩散侵蚀Al垫层32。
美国应用材料(Applied Materials Co.Ltd.)公司的型号为Compass的电子扫描显微镜(SEM)设备测试了上述Al垫层32的表面形貌，通过统计Al垫层32表面的缺陷数目画出其和制备扩散阻挡层31的N2和Ar体积比的关系曲线，结果如图7A所示，图中给出Ar离子轰击铜布线层13两种深度下的不同N2和Ar体积比和缺陷数目的关系，其中曲线61为Ar离子轰击铜布线层13深度为条件下制备扩散阻挡层31的不同N2和Ar体积比与Al垫层32表面的缺陷数目的关系曲线，曲线62为Ar离子轰击铜布线层13深度为80
条件下制备扩散阻挡层31的不同N2和Ar体积比与Al垫层32表面的缺陷数目的关系曲线，可以看出，这两条曲线的趋势相同，Al垫层32表面的缺陷数目均随着N2和Ar体积比的增大呈现先迅速降低后缓慢增大的趋势，Ar离子轰击铜布线层13深度为条件下的缺陷数目普遍比
的要低，验证了上图5中Ar离子轰击铜布线层深度和缺陷数目的关系，如图7A可见，在N2和Ar体积比为0.5至0.6范围内可以获得较低缺陷数目。
同时，图7B、7C和7D给出在Ar离子轰击深度为
下，N2和Ar体积比分别为0.3、0.4和0.5条件下，制备的Al垫层32的表面形貌，可以看出，在N2和Ar体积为0.5条件下制备的Al垫层32表面的缺陷密度较低，在体积比为0.3和0.4条件下制备的缺陷密度较高。
综合上述结果可以获得比较优化的制备扩散阻挡层31的条件，为在预处理中Ar离子轰击深度范围在30至
制备扩散阻挡层31的气氛中N2和Ar体积比为0.5至0.6范围内在Al垫层32表面可以获得较低缺陷密度。
采用英国德革(Dage)公司的2400PC型的键合力测试设备测试了本发明和现有技术制备的Al垫层32的附着力，如图8A给出本发明和现有技术制备的Al垫层32的球剪切测试结果，71为现有技术的Al垫层32的附着力，统计结米为16.8g，72为本发明的Al垫层32的附着力，统计结果为18.5g，本发明的结果明显高于现有技术的结果，图8B给出本发明和现有技术制备的Al垫层32的线拉力测试结果，73为现有技术的Al垫层32的附着力，74为本发明的Al垫层32的附着力，线拉力的平均值和现有技术的统计结果相差不大，均为为16.8g，综合来看，本发明技术制备的Al垫层32的附着力要高于现有技术制备的结果。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种防止铜扩散的方法，采用惰性气体离子轰击铜布线层表面，其特征在于，所述的惰性气体离子轰击铜布线层表面的深度范围为30
至70。
2.根据权利要求1所述的防止铜扩散的方法，其特征在于：所述惰性气体离子为氩离子。
3.根据权利要求1所述的防止铜扩散的方法，其特征在于：在裸露出的铜布线层表面形成扩散阻挡层，所述扩散阻挡层为无定形结构的氮化钽。
4.根据权利要求3所述的防止铜扩散的方法，其特征在于：所述扩散阻挡层采用物理气相沉积形成，气氛为氮气和氩气的混合气体，氮气和氩气的体积比范围为0.5至0.6。
5.根据权利要求3所述的防止铜扩散的方法，其特征在于：所述的扩散阻挡层厚度范围为30至80nm。
6.根据权利要求1所述的防止铜扩散的方法，其特征在于：采用惰性气体离子轰击铜布线层表面之后还包括采用还原性气体清洗裸露出的铜布线层表面。
7.根据权利要求6所述的防止铜扩散的方法，其特征在于：所述还原性气体为氢气。
8.一种铜互连的半导体器件的制造方法，包括：提供带有介质隔离层和铜布线层的半导体衬底，所述铜布线层镶嵌于介质隔离层中并且通过介质隔离层的凹槽暴露出铜布线层的表面；采用惰性气体离子轰击铜布线层表面；在所述的铜布线层和介质隔离层表面以及凹槽内侧壁形成扩散阻挡层；在扩散阻挡层上形成铝垫层，其特征在于，所述的采用惰性气体离子轰击铜布线层表面的深度范围为30至70。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于：所述惰性气体离子为氩离子。
10.根据权利要求8所述的半导体器件的制造方法，其特征在于：所述扩散阻挡层为无定形结构的氮化钽。
11.根据权利要求8或10所述的半导体器件的制造方法，其特征在于：所述扩散阻挡层采用物理气相沉积形成，气氛为氮气和氩气的混合气体，氮气和氩气的体积比范围为0.5至0.6。
12.根据权利要求10所述的半导体器件的制造方法，其特征在于：所述的扩散阻挡层厚度范围为30至80nm。
13.根据权利要求8所述的半导体器件的制造方法，其特征在于：在形成扩散阻挡层之前还包括采用还原性气体清洗裸露出的铜布线层表面。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于：所述还原性气体为氢气。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101169012A CN100468653C (zh) | 2006-09-30 | 2006-09-30 | 防止铜扩散的方法及半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101169012A CN100468653C (zh) | 2006-09-30 | 2006-09-30 | 防止铜扩散的方法及半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101154590A CN101154590A (zh) | 2008-04-02 |
| CN100468653C true CN100468653C (zh) | 2009-03-11 |
Family
ID=39256148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101169012A Active CN100468653C (zh) | 2006-09-30 | 2006-09-30 | 防止铜扩散的方法及半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100468653C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593713B (zh) * | 2008-05-26 | 2010-11-10 | 中芯国际集成电路制造(北京)有限公司 | 铝引线焊垫中铜扩散缺陷的检测方法 |
| CN103377988B (zh) * | 2012-04-17 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 防止铜扩散的方法 |
| CN103779269A (zh) * | 2012-10-26 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 互连中铜表面处理的方法 |
-
2006
- 2006-09-30 CN CNB2006101169012A patent/CN100468653C/zh active Active
Non-Patent Citations (2)
| Title |
|---|
| 使用氩离子击穿PVD阻挡层工艺提高90nm双大马真士革互联的参变量和可靠性. N.Kumar，et.电子工业专用设备，第127期. 2005 |
| 使用氩离子击穿PVD阻挡层工艺提高90nm双大马真士革互联的参变量和可靠性. N.Kumar,et.电子工业专用设备，第127期. 2005 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101154590A (zh) | 2008-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563705B2 (en) | Manufacturing method of semiconductor device | |
| US7956463B2 (en) | Large grain size conductive structure for narrow interconnect openings | |
| US20050179137A1 (en) | Semiconductor device having copper damascene interconnection and fabricating method thereof | |
| US8314494B2 (en) | Metal cap layer of increased electrode potential for copper-based metal regions in semiconductor devices | |
| US8432035B2 (en) | Metal cap layer with enhanced etch resistivity for copper-based metal regions in semiconductor devices | |
| US20060216930A1 (en) | Post ECP multi-step anneal/H2 treatment to reduce film impurity | |
| KR101260612B1 (ko) | 배선층 구조 및 그 제조 방법 | |
| US20070063348A1 (en) | Method and structure of forming an interconnect including a dielectric cap having a tensile stress | |
| KR20070083230A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| CN101038907A (zh) | 形成互连结构的方法及其形成的互连结构 | |
| KR101045831B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100824637B1 (ko) | Ｎｏｒ 플래쉬 디바이스 및 그의 제조 방법 | |
| CN100459099C (zh) | 铜互连的半导体器件的制造方法及其结构 | |
| CN100468653C (zh) | 防止铜扩散的方法及半导体器件的制造方法 | |
| CN1976020A (zh) | 互连结构及其形成方法 | |
| CN102760685A (zh) | 铜互连线的刻蚀后处理方法 | |
| JP2006073569A (ja) | 半導体装置とその製造方法 | |
| JP4447433B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100327092B1 (ko) | 반도체 소자의 구리 합금배선 형성방법 | |
| Zeng et al. | BEOL Cu Gap-fill Performance Improvement for 14nm Technology Node | |
| US7169706B2 (en) | Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition | |
| JP4527393B2 (ja) | 半導体装置用Ｃｕ系合金配線及びその製造方法 | |
| JP2006294679A (ja) | 半導体装置とその製造方法 | |
| US20080160755A1 (en) | Method of Forming Interconnection of Semiconductor Device | |
| Abe et al. | Effect of Ti insertion between Cu and TiN layers on electromigration reliability in Cu/(Ti)/TiN/Ti layered damascene interconnects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |