KR101045831B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101045831B1
KR101045831B1 KR1020080096623A KR20080096623A KR101045831B1 KR 101045831 B1 KR101045831 B1 KR 101045831B1 KR 1020080096623 A KR1020080096623 A KR 1020080096623A KR 20080096623 A KR20080096623 A KR 20080096623A KR 101045831 B1 KR101045831 B1 KR 101045831B1
Authority
KR
South Korea
Prior art keywords
layer
barrier film
bias
applying
sputtering
Prior art date
Application number
KR1020080096623A
Other languages
English (en)
Other versions
KR20090045000A (ko
Inventor
타케에 네모토
아키노부 테라모토
타다히로 오오미
Original Assignee
고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠, 도쿄엘렉트론가부시키가이샤 filed Critical 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Publication of KR20090045000A publication Critical patent/KR20090045000A/ko
Application granted granted Critical
Publication of KR101045831B1 publication Critical patent/KR101045831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(과제) 층간 절연막의 손상을 억제하면서 탄탈을 주성분으로 하는 배리어막을 스퍼터에 의해 성막하는 반도체 장치의 제조 방법을 제공한다.
(해결 수단) 층간 절연막(113) 상에, 크세논 가스를 이용한 스퍼터링으로, 탄탈 또는 질화탄탈을 주성분으로 하는 배리어막(116)을 형성하는 스퍼터 성막 공정을 구비한다. 스퍼터 성막 공정은, 층간 절연막(113)의 위에, 기판에 RF 바이어스를 인가하여 행하는 크세논 가스를 이용하는 스퍼터링에 의해, 질화탄탈을 주성분으로 하는 배리어막(116A)을 형성하는 공정과, RF 바이어스를 인가하지 않고 행하는 크세논 가스를 이용하는 스퍼터링에 의해, 배리어막(116A)의 위에, 탄탈을 주성분으로 하는 배리어막(116B)을 형성하는 공정을 구비해도 좋다. 배리어막(116)은 RF 바이어스를 연속적으로 변화시켜서, 층간 절연막(113)측을 RF 바이어스를 인가하고, 배선층(117)을 RF 바이어스를 인가하지 않고 형성할 수도 있다.
층간 절연막, 탄탈, 배리어막, 스퍼터

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR APPARATUS AND MANUFACTURING METHOD THEREOF}
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 배선과 그 아래의 절연물과의 사이에 배리어(barrier)막을 구비하는 반도체 장치 및, 배리어막을 스퍼터링으로 생성하는 반도체의 제조 방법에 관한 것이다.
오늘날의 반도체 집적 회로 장치에서는, 기판 상에 형성된 다수의 소자를 접속하는 데에, 층간 절연막 중에 배선 패턴을 매설한 배선층을 적층한 다층 배선 구조를 사용하는 일이 많다. 집적 회로의 성능은, 디바이스의 미세화에 의한 고집적화, 동작 주파수의 고속화에 따라 진전해 왔다. 디바이스의 미세화에 수반되는 배선의 고밀도화에 의해, 집적 회로의 동작 지연 시간은, 심장부인 트랜지스터의 게이트 지연 시간뿐만 아니라, 배선의 저항(R)과 선간 용량(C)에 따라 결정되는 RC 지연 시간의 비율이 상대적으로 커지고 있다. 그래서, 배선의 저항을 작게 하기 위해, 저(低)저항의 구리를 이용하고, 또한, 선간 용량을 작게 하기 위해, 저(低)유전율 층간 절연막(소위 low-K 층간 절연막)이 이용된다. 그리고, 배선의 구리가 층간 절연막으로 확산하는 것을 방지하기 위해, 배선과 층간 절연막의 사이에 배리 어층을 형성한다.
배리어층으로서는, 몰리브덴(Mo), 탄탈(Ta) 또는 질화탄탈(TaN)(예를 들면, 특허 문헌 1 참조) 등이 이용된다. 이들의 금속을 스퍼터링으로 퇴적하는 데에는 Ar 가스를 이용한다(특허 문헌 2, 특허 문헌 3 참조). 그런데, Ta/TaN은 「스퍼터 등의 물리기상성장(PVD)법을 이용한 경우, PVD에 의해 박히는 입자는 에너지가 크기 때문에, 각 층간 절연막에 박혀 그 내부로 확산할 우려가 있다」(특허 문헌 4, 단락 [0054]).
한편, 저유전율 층간 절연막의 재료로서, 플루오로카본(CF)이 주목되고 있다. 그러나, 플루오로카본은, 밀착성이 작은 등의 프로세스 정합성(整合性)에 관한 난점이 있다(비 특허 문헌 1).
[특허 문헌 1] 일본공개특허공보 2005-347472호
[특허 문헌 2] 일본공개특허공보 2001-85331호
[특허 문헌 3] 일본공개특허공보 2003-309084호
[특허 문헌 4] 일본공개특허공보 2005-229093호
[비 특허 문헌 1] 플루오로카본 플라즈마 CVD를 이용한 저유전율 박막의 제작(<소특집> 재료 프로세스용 플루오로카본 플라즈마 -현상과 전망-):(플라즈마·핵융합학회지 Vol.83. NO.4(20070425) pp.350-355)
일반적으로 스퍼터에 이용되는 아르곤(Ar) 플라즈마는 플라즈마 포텐셜(plasma potential)이 높고, 또한, 플루오로카본(CF)에 대한 에너지 이전(移轉) 효율이 높기 때문에, CF 기판에 대미지(damage)를 주기 쉽다. 한편, Ar 플라즈마는 질화탄탈(TaN)로는 에너지 이전 효율이 낮고, 결정 개선을 위한 에너지를 부여하기 어렵다(결정 개선을 위한 충분한 에너지를 부여할 수 없다). 결과적으로, CF 기판 상에 결정성이 양호한 TaN을 성막할 수 없다.
본 발명은 이러한 상황을 감안하여 이루어진 것으로, 그 목적은, 층간 절연막의 손상을 억제하면서 탄탈(Ta)을 주성분으로 하는 배리어막을 스퍼터에 의해 성막하는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 제1 관점에 따른 반도체 장치는,
반도체 장치의 1개의 층과 그 층에 인접하는 층과의 사이에 형성되어, 상기 1개의 층으로부터 상기 인접하는 층으로 상기 1개의 층의 원자가 확산하는 것을 억제하는 배리어막으로서, 주성분의 하나로 탄탈을 포함하고, 그리고 크세논을 함유하는 배리어막을 구비하는 것을 특징으로 한다.
상기 배리어막은, 상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하여 행하는 크세논 가스를 이용한 스퍼터링에 의해 형성되는 경우가 있다.
바람직하게는, 상기 배리어막의 아래에 접하는 층이, 탄소와 불소를 주성분 으로 하는 아모퍼스 절연물로 구성된다.
또는, 상기 배리어막의 아래에 접하는 층이, 규소 또는 탄소를 주성분으로 하는 절연물로 구성되어도 좋다.
바람직하게는, 상기 규소 또는 탄소를 주성분으로 하는 절연물로 구성되는 층이, 다공질 구조를 갖는다.
바람직하게는, 상기 배리어막의 아래에 접하는 층이, 불화탄화수소로 구성되는 층의 위에 탄질화규소(SiCN)를 포함하는 층이 형성되는 절연물로 구성된다.
바람직하게는, 상기 배리어막은,
상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하여 행하는 크세논 가스를 이용한 스퍼터링에 의해, 상기 인접하는 층의 위에 형성된, 질화탄탈을 주성분으로 하는 하층 배리어막과,
상기 기판에 RF 바이어스를 인가하지 않거나 또는 상기 하층 배리어막보다도 작은 RF 바이어스를 인가하여 행하는 크세논 가스를 이용한 스퍼터링에 의해, 상기 1개의 층에 접하도록 형성된, 질화탄탈(TaN)을 주성분으로 하는 상층 배리어막
을 구비하는 것을 특징으로 한다.
또는, 상기 배리어막은,
상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하여 행하는 크세논 가스를 이용한 스퍼터링에 의해, 상기 인접하는 층의 위에 형성된, 질화탄탈을 주성분으로 하는 하층 배리어막과,
상기 기판에 RF 바이어스를 인가하지 않거나 또는 상기 하층 배리어막보다도 작은 RF 바이어스를 인가하여 행하는 크세논 가스를 이용한 스퍼터링에 의해, 상기 1개의 층에 접하도록 형성된, 탄탈을 주성분으로 하는 상층 배리어막
을 구비하는 구성이어도 좋다.
본 발명의 제2 관점에 따른 반도체 장치의 제조 방법은,
반도체 장치의 1개의 층과 그 층에 인접하는 층과의 사이에 형성되어, 상기 1개의 층으로부터 상기 인접하는 층으로 상기 1개의 층의 원자가 확산하는 것을 억제하는 배리어막을 형성하는 공정으로서, 상기 인접하는 층의 위에, 크세논 가스를 이용한 스퍼터링에 의해, 탄탈을 주성분의 하나로 하는 상기 배리어막을 형성하는 스퍼터 성막 공정을 구비하는 것을 특징으로 한다.
바람직하게는, 상기 스퍼터 성막 공정은, 상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하면서 상기 크세논 가스를 이용한 스퍼터링을 행하는 공정을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 스퍼터 성막 공정에서 인가하는 RF 바이어스는, 피크 전압이 0V보다 크고, 20V 이하이다.
바람직하게는, 상기 스퍼터 성막 공정은, 탄소와 불소를 주성분으로 하는 아모퍼스 절연물로 구성되는 층의 위에, 상기 배리어막을 형성하는 것을 특징으로 한다.
또는, 상기 스퍼터 성막 공정은, 규소 또는 탄소를 주성분으로 하는 절연물로 구성되는 층의 위에, 상기 배리어막을 형성해도 좋다.
또한, 상기 규소 또는 탄소를 주성분으로 하는 절연물로 구성되는 층은, 다 공질 구조를 갖고 있어도 좋다.
바람직하게는, 상기 스퍼터 성막 공정은, 불화탄화수소로 구성되는 층의 위에 탄질화규소(SiCN)를 포함하는 층이 형성되는 절연물로 구성되는 층의 위에, 상기 배리어막을 형성한다.
바람직하게는, 상기 스퍼터 성막 공정은,
상기 인접하는 층의 위에, 상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하여 행하는 크세논 플라즈마에 의한 스퍼터링으로, 질화탄탈을 주성분으로 하는 하층 배리어막을 형성하는 공정과,
상기 기판에 RF 바이어스를 인가하지 않거나 또는 상기 하층 배리어막을 형성하는 공정보다도 작은 RF 바이어스를 인가하여 행하는 크세논 플라즈마에 의한 스퍼터링으로, 상기 1개의 층에 접하도록, 질화탄탈을 주성분으로 하는 상층 배리어막을 형성하는 공정
을 포함하는 것을 특징으로 한다.
또는, 상기 스퍼터 성막 공정은,
상기 인접하는 층의 위에, 상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하여 행하는 크세논 플라즈마에 의한 스퍼터링으로, 질화탄탈을 주성분으로 하는 하층 배리어막을 형성하는 공정과,
상기 기판에 RF 바이어스를 인가하지 않거나 또는 상기 하층 배리어막을 형성하는 공정보다도 작은 RF 바이어스를 인가하여 행하는 크세논 플라즈마에 의한 스퍼터링으로, 상기 1개의 층에 접하도록, 탄탈을 주성분으로 하는 상층 배리어막 을 형성하는 공정
을 포함하는 구성이어도 좋다.
본 발명의 반도체 장치의 제조 방법에 의하면, 층간 절연막으로의 대미지를 회피하면서, 탄탈을 주성분의 하나로 하는 배리어막을 형성할 수 있다. 배선재인 Cu가 층간 절연막으로 확산하는 것에 대한 배리어성도 확보할 수 있다.
(발명을 실시하기 위한 최량의 형태)
(실시 형태)
이하, 이 발명의 실시 형태에 대하여 도면을 참조하면서 상세하게 설명한다. 도1A 내지 도1D 는, 본 발명의 실시 형태에 따른 반도체 장치에 있어서 배선층의 형성 공정을 나타내는 도면이다.
도1A는 기판 상에 배선 패턴을 형성한 단면도이다. 실리콘 기판(110) 상에 형성된 실리콘 산화막(SiO2막)(111) 상에는, 구리(Cu) 등의 저(低)저항 금속으로 이루어지는 배선 패턴(111A)이 매설되어 있다. 도1B 는, 배선 패턴의 위에 층간 절연막을 형성한 기판의 단면도이다. 도1B 의 공정에 있어서, SiO2막(111) 상에는 실리콘 질화막(SiN막) 등의 에칭 스토퍼막(112)을 통하여, 저유전율 층간 절연막(113), SiN막 등의 에칭 스토퍼막(114) 및 저유전율 층간 절연막(115)이 형성된다.
층간 절연막(113, 115)은, 예를 들면, SiO2, 플루오로카본(CF), 탄소 첨가 산화규소(SiOC), 또는 탄질화규소(SiCN) 등을 이용할 수 있다. 또는 플루오로카본(CF)의 위에 SiCN의 박막을 형성한 것 등을 이용해도 좋다. 플루오로카본은 불소(F)와 탄소(C)를 주성분으로 한다. 플루오로카본은 아모퍼스(비결정성)의 구조를 갖는 것을 이용해도 좋다. 층간 절연막은, 예를 들면 탄소 첨가 산화규소(SiOC) 등의 다공질 구조를 갖고 있어도 좋다.
도1C 는, 층간 절연막에 배리어막을 형성한 기판의 단면도이다. 도1C 의 공정에 있어서 층간 절연막(113 및 115) 중에 배선 홈이나 비어홀(via hole) 등의 오목부(113A, 113B)가 형성된다. 비어홀(113B)의 저부에 있어서 Cu 배선 패턴(111A)이 노출되도록, SiN막(114)을 에칭 스토퍼막으로서 형성한다. 또한 도1C 의 공정에 있어서, 도1B의 구조 상에 오목부(113A, 113B)의 저면 및 측벽면을 덮도록 배리어막(116)을 형성한다.
배리어막(116)은, 탄탈(Ta) 또는 질화탄탈(TaN)을 주성분으로 하여 구성한다. 배리어막(116)은, 크세논(Xe) 가스의 플라즈마 중에서, Ta을 스퍼터링으로 퇴적함으로써 형성한다. 탄탈/질화탄탈 등의 배리어막의 퇴적을 위해, 처리 가스는 Xe과 질소를 포함한다. Xe은, 타겟에 충격을 가하는 플라즈마 이온을 위한 주된 가스 소스로서 작용하고, 질소는, 주로 타겟으로부터 스퍼터된 원자(탄탈)와 반응하여, 기판 상에 퇴적되는 탄탈/질화탄탈막을 형성한다. Xe 가스를 이용하여 스퍼터링하는 결과, 퇴적되는 배리어막은 미량의 Xe을 포함한다.
도1D 는, 오목부(113A, 113B)를 도체로 충전한 기판의 단면도이다. 배리어막(116)의 위에, 도1D 의 공정에 있어서 오목부(113A, 113B)를, 예를 들면, Cu막으로 충전한 후(도시하지 않음), 층간 절연막(115) 상의 여분의 Cu막 및 층간 절연막 상면의 배리어막(116)을 CMP법(Chemical Mechanical Polishing: 화학 기계 연마)으로 연마·제거한다. 도1D 에 나타내는 바와 같이, 오목부(113A, 113B)가 Cu 재료로 충전되고, Cu 배선 패턴 또는 Cu 플러그 등의 배선층(117)의 구조가 얻어진다.
도2 는, 본 실시 형태에서 사용되는 플라즈마 처리 장치(10)의 구성을 나타낸다. 플라즈마 처리 장치(10)는 피처리 기판(21)을 지지하는 기판 지지대(12)를 수납하고, 기판 지지대(12)와 함께 프로세스 공간을 획성(define)하는 처리 용기(11)를 구비한다. 처리 용기(11)는, 타겟 장착대(11A), 베이스(11B), 측벽(11C)으로 구성된다. 타겟 장착대(11A)는, 타겟(20)이 장착되고, 타겟(20)과는 반대측에 자석(19)이 배치된다. 처리 용기(11)에는, 가스 도입구(13) 및 배기 덕트(14)가 형성된다. 배기 덕트(14)는 펌프(15)에 결합된다.
타겟 장착대(11A)는, DC 전원 공급부(16)에 접속된다. DC 전원 공급부(16)는 통상, 타겟 장착대(11A)를 기판 지지대(12)에 대하여 플러스의 전위로 유지한다. 측벽(11C)은 도전성이고, DC 전원 공급부(17)에 접속된다. DC 전원 공급부(17)는, 측벽(11C)을 기판 지지대(12)에 대하여 마이너스의 전위로 유지한다. 기판 지지대(12)는, RF 바이어스 공급부(18)에 접속된다. RF 바이어스 공급부(18)는, 타겟(20)에 대하여, 기판 지지대(12)에 고주파의 교류 전압을 건다. 따라서, 피처리 기판(21)에는 RF 바이어스가 인가된다.
펌프(15)에 의해, 처리 용기(11) 내를 적절한 정도의 진공으로 유지한다. 가스 도입구(13)로부터 Xe 가스를 도입하고, 글로우 방전(glow discharge) 등(도시하지 않음)에 의해 플라즈마(22)를 생성한다. 플라즈마(22)는, 자석(19)에 의해 타겟(20) 부근에 갇힌다. 여기서, RF 바이어스 공급부(18)에 의해, 피처리 기판(21)에 RF 바이어스를 인가하는 경우와, RF 바이어스를 인가하지 않는 경우가 있다. 플라즈마(22)의 하층과 주위에 발생하는 전자는, 도전성의 측벽(11C)으로부터 DC 전원 공급부(17)로 흐른다. 그 결과, 플라즈마(22) 중의 이온 농도가 높아진다. 타겟(20)은 마이너스의 전위로 유지된다. 그리고, 플라즈마(22)의 이온이 타겟(20)에 충돌하여, 타겟(20)의 원자를 스퍼터링한다. 스퍼터링된 원자는, 기판(21)에 부착하여 막을 형성한다.
본 발명에서는, 타겟(20)으로서, 탄탈(Ta), 또는 Ta을 주성분으로 하는 Ta 합금 또는 Ta 화합물을 이용한다. 또한, 가스 도입구(13)로부터, 필요에 따라, 질소(N) 등을 도입한다. 질소(N)는, 주로 타겟(20)으로부터 스퍼터링된 원자(탄탈)와 반응하여, 기판 상에 퇴적되는 탄탈/질화탄탈막을 형성한다.
플라즈마 처리 장치(10)에서, Ta/TaN의 배리어막을 형성할 때에, RF 바이어스를 인가하여 스퍼터링하는 방법과, RF 바이어스를 인가하지 않고 스퍼터링하는 방법이 있다. 어느 쪽에 있어서도, Ar을 이용하는 경우에 비하여, 층간 절연막의 손상은 작다. 특히, 플루오로카본의 경우에, Ar 보다도 층간 절연막의 손상은 작다.
상세하게는 후술하지만, RF 바이어스를 인가하는 경우는, Ta/TaN은 상대적으 로 결정성이 높은 경향을 나타내고, RF 바이어스를 인가하지 않는 경우는, Ta/TaN은 상대적으로 결정성이 낮은 경향을 나타낸다. 그리고, 결정성이 높은 Ta/TaN은 Cu의 배리어성이 높고, 결정성이 낮은 Ta/TaN은 Cu와의 밀착성이 높다. 층간 절연막 및 배선층의 조합에 따라서, RF 바이어스를 인가하면서 Xe 플라즈마에 의해 스퍼터링한 Ta/TaN, 또는 RF 바이어스를 인가하지 않고 Xe 플라즈마에 의해 스퍼터링한 Ta/TaN을, 배리어막으로서 이용할 수 있다.
층간 절연막에 접하는 측의 배리어막을 RF 바이어스를 인가하여 형성하고, 배선에 접하는 측의 배리어막을 RF 바이어스를 인가하지 않고 형성하면, 더욱, Cu의 배리어성이 높고, 그리고 Cu와의 밀착성이 높은 배리어막이 얻어진다. 도3 은, 2단계로 형성된 배리어막을 모식적으로 나타내는 단면도이다. 층간 절연막(113, 115)에 접하는 측을 RF 바이어스를 인가하여 형성한 Ta/TaN의 배리어막(116A)으로 한다. 그리고, 그 위에 RF 바이어스를 인가하지 않고 Ta/TaN의 배리어막(116B)을 형성한다. 어느 것이나 Xe 가스의 스퍼터에 의해 형성하기 때문에, Xe을 미량으로 포함한다. 이렇게 함으로써, 배선층(117)의 Cu가 층간 절연막(113, 115)으로 확산하는 것을 방지하는 배리어성을 더욱 향상하고, 그리고, Cu와 배리어막(116B)과의 밀착성을 보다 높일 수 있다.
배리어막을 도3 과 같이 명확한 2층 구조로 하지 않고, RF 바이어스를 연속적으로 변화시켜 스퍼터링해도, 동일한 효과를 얻을 수 있다. 도4 는, RF 바이어스를 연속적으로 변화시켜 스퍼터링한 경우를 모식적으로 나타내는 단면도이다. 층간 절연막(113, 115)측에서는 RF 바이어스를 걸어 스퍼터링하고, 배선층(117)측 에서는 RF 바이어스를 걸지 않거나, 또는 층간 절연막(113, 115)측보다 작은 RF 바이어스로 스퍼터링해도 좋다. 이와 같이 해도, 배리어성을 더욱 향상하고, 그리고 밀착성을 보다 높인 배리어막을 형성할 수 있다.
도5 는, RF 바이어스를 건 경우와 걸지 않은 경우의 TaN의 결정 방위의 산란 강도(Intensity)를 나타낸다. 검은 원의 굵은 선은 RF 바이어스를 걸어 Xe으로 스퍼터링한 경우의 결정 방위의 산란 강도를 나타낸다. 흰 원의 가는 선은 RF 바이어스를 걸지 않고 Xe으로 스퍼터링한 경우의 결정 방위의 산란 강도를 나타낸다. RF 바이어스를 건 경우는, β-Ta와 Ta2N에 현저한 피크가 나타나, 그것들의 결정 구조가 형성되어 있는 것을 알 수 있다. RF 바이어스를 걸지 않는 경우는 이러한 피크는 거의 나타나지 않고, 결정성이 낮은 구조인 것이 나타난다. Xe 플라즈마는 플라즈마 포텐셜이 낮아도, RF 바이어스로 야기되는 이온 충돌에 의해 TaN의 결정도가 높아지는 것을 알 수 있다.
도6 및 도7 은, RF 바이어스를 건 경우와 걸지 않은 경우에 대하여, TaN 중의 N와 Ta 각각의 결합 에너지를 나타낸다. 도6 은 질소(N)의, 도7 은 탄탈(Ta)의 그래프이다. 결합 에너지는 X선 광전자 분광(X-ray Photoelectron Spectroscopy: 이하, XPS라고 함)으로 계측했다. 도6 및 도7 중, 검은 원의 굵은 선은 RF 바이어스를 걸어 Xe으로 스퍼터링한 경우, 흰 원의 가는 선은 RF 바이어스를 걸지 않고 Xe으로 스퍼터링한 경우를 나타낸다.
도6 에 나타나는 바와 같이, RF 바이어스를 걸지 않은 경우의 TaN 쪽이, RF 바이어스를 건 경우보다도, N21S의 피크 강도가 각각의 그래프 중에서 상대적으로 강하다. 따라서, RF 바이어스를 걸지 않은 쪽이 RF 바이어스를 건 경우보다도, TaN 중에 질소 원자가 취입되는 것을 의미한다.
이 점은 도7 에 의해서도 뒷받침된다. 즉, 보다 많은 질소 원자가 취입됨으로써, Ta의 피크인 Ta4f7/2가, RF 바이어스를 걸지 않은 경우 쪽이 높은 에너지로 시프트하고 있다. 그 결과, RF 바이어스를 인가하여 행한 Xe 스퍼터링에 의해 질소 원자가 적고 결정성이 높은 TaN 박막이 형성되고, RF 바이어스를 인가하지 않고 행한 Xe 스퍼터링에 의해 질소 원자가 많고 결정성이 낮은 TaN 박막이 형성된다.
이상(理想) 입자의 단순한 질점계(質點系) 탄성 충돌을 가정하면, 기판의 원자에 충돌하는 이온의 에너지 이전(移轉) 효율(η)은 다음의 식(1)로 주어진다.
Figure 112008069077966-pat00001
여기서, Mion은 이온의 원자 질량, Msub는 기판의 원자 질량이다. 식(1)과 원자 질량으로부터, 몇 종류의 이온과 기판의 조합에 대하여 에너지 이전 효율을 구한 결과를 도8 에 나타낸다. 도8 의 표에 나타내는 바와 같이, Xe 이온으로부터 Ta, C 및 F로의 에너지 이전 효율은 각각, 97％, 31％, 44％이다. Ar 이온으로부터 Ta로의 이전 효율 59％에 비교하여, Xe 이온으로부터 Ta로는 대부분의 에너지가 이전(移轉)된다. 한편, Xe 이온으로부터 C 및 F 원자로는, 조금밖에 이전되지 않 는다. Ar 이온에서는 반대로, C(71％) 및 F(87％)로는, Ta(59％)보다도 많은 에너지가 이전된다.
기판에 퇴적하는 박막을 결정화하기 위해 이온의 충돌 에너지가 필요하지만, 충돌 에너지는 또한, 기판의 손상을 가져온다. 따라서, Ta에는 많은 에너지가 이전되고, C 및 F 원자에는 적은 에너지밖에 이전되지 않는 Xe 이온은, 기판에 Ta 배리어막을 형성하는 데에 안성맞춤이다.
이온의 이전 에너지는 다음의 식(2)로 주어진다.
Eion = η·Vion … (2)
여기서, Vion은 플라즈마 중의 기판 상의 이온의 에너지이며, 플로팅 포텐셜(floating potential)이라고 불린다. 플로팅 포텐셜은, 인가되는 전압의 교류 성분이다. 몇 개인가의 기판에 대하여, 결합 에너지와 이전 에너지(Eion)를 도9 에 나타낸다(W. Shindo and T. Ohmi: L. Appl. Phys., 79(5), (1996), 2347). 도9 에 있어서, 이온은 Xe이다. 기판은, 탄소의 단결합, 탄소와 불소의 단결합, 탄소의 2중 결합, 탄소의 3중 결합, Ta, Ta2N의 경우를 나타낸다.
도9 에 나타내는 바와 같이, C 및 F에 관한 결합 에너지는, 모두 Eion와 동등 이상이다. 따라서, Xe 플라즈마 중에서는 이들의 기판은 손상을 입지 않는다고 생각된다. 한편, Ta, Ta2N에 대해서는, 결합 에너지에 비하여 Eion이 크지만, 결정화를 위해 필요한 에너지가 Xe 플라즈마로 부여된다고 생각된다.
Ta에 대하여, RF 바이어스를 건 경우와 걸지 않은 경우에서, Eion의 차이는, 1.0eV이다. 이 차이가, TaN의 결정화에 효과를 미친다고 생각된다. Ar 플라즈마는 고밀도 플라즈마로, Xe에 비교하여 10eV 정도 높은 에너지를 나타내고, 도8 에 나타내는 바와 같이 기판으로의 에너지 이전 효율이 높기 때문에, 플루오로카본 기판에 대미지를 준다.
(2)식에서, Vion=20V일 때, 탄소(C)에 대하여 Eion=이전 효율·Vion=0.31×20eV=6.2eV이다. 탄소의 2중 결합에서는, 결합 에너지는 6eV이다(도9 참조). 그래서, 탄소의 2중 결합을 갖는 재료에 대하여, RF 바이어스 20V가 유효하다. 따라서, 플라즈마 처리 장치(10)에 인가하는 RF 바이어스는, 0∼20V가 적당하다.
이하의 구체예는, 도2 에 나타내는 플라즈마 처리 장치(10)를 이용하여, 각종의 층간 절연막의 위에 Ta/TaN의 배리어막을 Xe 플라즈마에 의해 스퍼터링했다. 구체예에서는, 배리어막의 위에 Cu의 배선층을 형성했다. 배선층은, Cu에 한하지 않고 알루미늄, 주석, 인듐 등, 또는 그들을 포함하는 합금을 이용할 수 있다.
(구체예 1)
도10 및 도11 은, 실리콘 열산화막 상에 RF 바이어스를 걸어 형성한 TaN에 Cu를 형성한 경우의 SIMS(Secondary Ion Mass Spectrometry: 2차 이온 질량 분석법)에 의한 깊이 방향 분석 결과를 나타낸다. 횡축은 표면으로부터의 깊이, 종축은 이온 강도(Ion Intensity)(cps)이다. 도10 은 어닐링 전의 분석 결과, 도11 은 동(同) 기판을 500℃에서 1시간 어닐링한 후의 깊이 방향 분석 결과이다. 도10 및 도11에 있어서, Cu는 원자 농도(Cu concentration)(atm/㎤)이며 그 척도는 오른쪽 의 종축으로 나타난다. 그 외의 원자의 이온 강도(Ion Intensity)의 척도는 왼쪽의 종축으로 주어진다.
도면 중, 굵은 실선은 Cu의 농도, 흰 삼각은 Ta, 흰 사각은 N, 흰 원은 Si이다 도10 및 도11 에 나타내는 바와 같이, 도면의 왼쪽이 표층이고, 오른쪽을 향하여 표층으로부터 깊어지는 방향으로 Cu, Ta/TaN, 실리콘 열산화막의 구성이 나타나 있다. Cu 원자의 농도는, Si 중에서는 표층에 비하여 5자리 작은 값으로, 분석의 노이즈 레벨이고, 존재하지 않는다고 생각해도 좋다.
Cu 원자는, 어닐링한 후에도 TaN으로 거의 확산하지 않고, Si로는 도달해 있지 않다. 이와 같이, RF 바이어스를 걸어 Xe 플라즈마로 형성한 TaN은, Cu가 층간 절연막으로 확산하는 것을 고도로 방지한다.
도12 및 도13 은, 실리콘 열산화막 상에 RF 바이어스를 걸지 않고 형성한 TaN에 Cu를 형성한 경우의, SIMS 분석 결과를 나타낸다. 도12 는 어닐링 전의, 도13은 500℃에서 1시간 어닐링 한 후의 분석 결과이다. 각각의 기호와, 이온 강도, 원자 농도의 척도는, 도10 과 동일하다.
도12 에 나타내는 바와 같이, 도10 과 비교하여 Cu는 어닐링 전에도 TaN으로 확산해 있다. 도13 에 나타내는 바와 같이, 어닐링 후에는 Cu는, RF 바이어스를 걸지 않고 형성한 TaN층을 지나서 실리콘 열산화막으로 확산해 있다.
이상의 결과, RF 바이어스를 걸어 Xe 플라즈마로 형성한 TaN은, RF 바이어스를 걸지 않고 형성한 TaN에 비하여 양호한 Cu 배리어 특성을 나타낸다. RF 바이어스를 걸어 스퍼터 성막한 TaN은, RF 바이어스를 걸지 않고 스퍼터 성막한 TaN에 비 교하여, 질소 함유량이 적고 결정성이 높아, 보다 강한 Cu 배리어 특성을 나타낸다.
구체예 1의 실리콘 열산화막을, 포러스(porous) 구조의 실리콘 산화막으로 해도 좋다. 또한, 다공질(포러스 구조)의 SiCO의 위에 SiCN 피막층을 형성하여, 확산 방지층으로 할 수 있다(S. Grandikota, S. Voss, R. Tao, A. Duboust, D. Cong, L. Y. Chen, S. Ramaswami, D. Carl: Microelectronics Eng. 50(2000) 547-553). 포러스 구조는 유전율이 작아지기 때문에, 반도체 장치의 동작 특성 개선에 효과가 있다. 이때에도, Xe 플라즈마로 Ta를 스퍼터링함으로써, 층간 절연막의 대미지를 회피하면서, 배리어막을 형성할 수 있다. 그리고, TaN은 Cu가 층간 절연막으로 확산하는 것을 방지한다.
(구체예 2)
도14 및 도15 는, 플루오로카본막 상에 RF 바이어스를 걸어 형성한 TaN에 Cu를 형성한 경우의, SIMS 분석 결과를 나타낸다. 도14 는 어닐링 전의, 도15 는 200℃에서 어닐링한 후의 분석 결과이다. 도면 중, 굵은 실선은 F의 농도, 파선은 C의 농도, 흰 원은 Cu, 흰 삼각은 Ta, 흰 사각은 N이다. F 및 C의 농도(F, C Concentration)(atm/㎤)는 오른쪽의 척도, 그 외의 원자의 이온 강도(Ion Intensity)(cps)는 왼쪽의 척도로 나타난다.
도14 에 나타내는 바와 같이, F, C 및 Ta는 Cu로 확산하고 있지만, 어닐링의 전후에서 Cu는 TaN으로 확산하고 있지 않다. 어닐링 후에, Ta는 Cu로 확산하고 있다.
도16 및 도17 은, 플루오로카본막 상에 RF 바이어스를 걸지 않고 형성한 TaN에 Cu를 형성한 경우의, SIMS 분석 결과를 나타낸다. 도16 은 어닐링 전의, 도17 은 200℃에서 어닐링한 후의 분석 결과이다. 각각의 기호와 척도는 도14 와 동일하다.
F 및 C 원자는 TaN 박막 중에도 존재하고, 어닐링 후도 TaN 박막 중에 머문다. Cu 원자는, 플루오로카본층을 지나서, 실리콘 열산화막으로 확산해 있다. 이 결과는, 도12 및 도13 의 결과와 다르지 않다. 이들의 결과는, Cu 원자가 어닐링의 후에 TaN 중에 있는 것을 분명하게 한다.
도20 은, 플루오로카본 기판의 밀착성의 시험 결과를 나타낸다. 도20 중, 「×」는 박리된 것을 나타내고, 「○」는 박리되지 않은 것을 나타낸다. 각각, 박리는 Cu와 TaN의 사이에서 발생했다. RF 바이어스를 걸어 플루오로카본막의 위에 스퍼터 성막한 TaN과 Cu에서는, 250℃에서 어닐링한 후에 층간 박리가 발생했다. RF 바이어스를 걸지 않고 스퍼터 성막한 TaN에서는, 300℃ 미만의 온도에서 어닐링해도 층간 박리는 발생하지 않았다.
RF 바이어스를 걸어 형성한 TaN에서는, 250℃ 어닐링한 후에 층간 박리가 발생한다. RF 바이어스를 걸지 않고 형성한 TaN에서는, 300℃ 어닐링의 후에 층간 박리가 발생한다. 이들의 결과는, RF 바이어스 TaN과 Cu의 밀착성은, 비(非)RF 바이어스 TaN과 Cu의 200℃ 어닐링 후의 밀착성보다 떨어지는 것을 나타낸다.
도18 및 도19 는, 탄질화규소(SiCN)/플루오로카본 적층막 상에, RF 바이어스를 걸어 형성한 TaN에 Cu를 형성한 경우의, SIMS 분석 결과를 나타낸다. 플루오로 카본의 층간 절연막의 위에, SiCN의 층을 형성하고, 그 위에 TaN을 Xe 스퍼터링으로 퇴적하여 배리어막을 형성했다. 배리어막의 위에 Cu의 배선층을 형성했다.
도18 은 어닐링 전의, 도19 는 350℃에서 어닐링한 후의 분석 결과이다. 도면 중, 굵은 실선은 F의 농도, 파선은 C의 농도, 흰 원은 Cu, 흰 삼각은 Ta, 흰 사각은 N, 검은 사각은 Si이다. F 및 C의 농도(F, C Concentration)(atm/㎤)는 오른쪽의 척도, 그 외의 원자의 이온 강도(Ion Intensity)(cps)는 왼쪽의 척도이다.
도19 에 나타내는 바와 같이, 어닐링한 후에도 F 및 C 원자가 TaN 박막 중에 보이지 않는다. 이 점은, 플루오로카본의 위의 SiCN 피막층이 그들의 확산을 방지하고 있는 것을 나타낸다. 도20 을 참조하면, RF 바이어스로 형성한 TaN에서는, 350℃에서 어닐링한 후에도 층간 박리는 발생하지 않는다. 그 점은, F 및 C 원자의 확산을 저지하는 SiCN 피막층의 존재 때문이다.
이들의 결과는, 저유전율의 플루오로카본재의 위에 TaN 및 Cu를 형성하는 경우, RF 바이어스를 걸어 스퍼터 성막한 TaN과 SiCN 피막층은, 반도체 장치의 열적 성능을 향상하고, 그 제조 방법으로서 적합하다고 말할 수 있다.
이상에서, 설명한 대로, Xe 플라즈마로 스퍼터 성막함으로써, 기판의 층간 절연막의 손상을 회피하면서, Ta/TaN의 배리어막을 형성할 수 있다. 특히, 층간 절연막이 저유전율의 플루오로카본의 경우라도, 층간 절연막의 대미지를 억제하기 때문에 효과가 있다.
Ta/TaN을 RF 바이어스를 걸어 Xe 플라즈마로 스퍼터 성막함으로써, Cu의 배리어성이 향상한다. Ta/TaN을 RF 바이어스를 걸지 않고 Xe 플라즈마로 스퍼터 성 막함으로써, Cu와의 밀착성이 향상한다. 층간 절연막측에 RF 바이어스를 걸어 Ta/TaN을 스퍼터 성막하고, 배선층측에 RF 바이어스를 걸지 않고 Ta/TaN을 스퍼터 성막함으로써, 더욱 배리어성을 향상하면서 Cu와의 밀착성을 개선할 수 있다.
또한, 층간 절연막인 플루오로카본층의 위에 SiCN의 피막층을 형성함으로써, 플루오로카본의 C 및 F가 Ta/TaN의 배리어층으로 확산하는 것을 방지할 수 있다. SiCN 피막층은, Cu 배선층과 Ta/TaN 배리어층의 밀착성을 향상한다.
그 외, 상기의 층간 절연막, 배리어막, 배선층의 구성 및, 플라즈마 처리 장치의 구성은 일 예이며, 임의로 변경 및 수정이 가능하다.
도1A 는 본 발명의 실시 형태에 따른 반도체 장치에 있어서 배선층의 형성 공정을 나타내고, 기판 상에 배선 패턴을 형성한 단면도이다.
도1B 는 배선 패턴의 위에 층간 절연막을 형성한 기판의 단면도이다.
도1C 는 층간 절연막에 배리어막을 형성한 기판의 단면도이다.
도1D 는 오목부를 도체로 충전한 기판의 단면도이다.
도2 는 본 실시 형태에서 사용되는 플라즈마 처리 장치의 구성을 나타내는 블록도이다.
도3 은 2단계로 형성된 배리어막을 모식적으로 나타내는 단면도이다.
도4 는 RF 바이어스를 연속적으로 변화시켜 스퍼터링한 경우를 모식적으로 나타내는 단면도이다.
도5 는 RF 바이어스를 건 경우와 걸지 않은 경우의 TaN의 결정 방위를 나타내는 도면이다.
도6 은 RF 바이어스를 건 경우와 걸지 않은 경우에 대하여, TaN 중의 N의 결합 에너지를 나타내는 도면이다.
도7 은 RF 바이어스를 건 경우와 걸지 않은 경우에 대하여, TaN 중의 Ta의 결합 에너지를 나타내는 도면이다.
도8 은 이온과 기판의 조합에 대하여 에너지 이전 효율을 나타내는 도면이다.
도9 는 이전(移轉) 에너지(Eion)와 결합 에너지의 예를 나타내는 도면이다.
도10 은 실리콘 열산화막 상에 RF 바이어스를 걸어 형성한 TaN에 Cu를 형성한 경우의, 어닐링 전의 SIMS 분석 결과를 나타내는 도면이다.
도11 은 실리콘 열산화막 상에 RF 바이어스를 걸어 형성한 TaN에 Cu를 형성한 경우의, 어닐링 후의 SIMS 분석 결과를 나타내는 도면이다.
도12 는 실리콘 열산화막 상에 RF 바이어스를 걸지 않고 형성한 TaN에 Cu를 형성한 경우의, 어닐링 전의 SIMS 분석 결과를 나타내는 도면이다.
도13 은 실리콘 열산화막 상에 RF 바이어스를 걸지 않고 형성한 TaN에 Cu를 형성한 경우의, 어닐링 후의 SIMS 분석 결과를 나타내는 도면이다.
도14 는 플루오로카본막 상에 RF 바이어스를 걸어 형성한 TaN에 Cu를 형성한 경우의, 어닐링 전의 SIMS 분석 결과를 나타내는 도면이다.
도15 는 플루오로카본막 상에 RF 바이어스를 걸어 형성한 TaN에 Cu를 형성한 경우의, 어닐링 후의 SIMS 분석 결과를 나타내는 도면이다.
도16 은 플루오로카본막 상에 RF 바이어스를 걸지 않고 형성한 TaN에 Cu를 형성한 경우의, 어닐링 전의 SIMS 분석 결과를 나타내는 도면이다.
도17 은 플루오로카본막 상에 RF 바이어스를 걸지 않고 형성한 TaN에 Cu를 형성한 경우의, 어닐링 후의 SIMS 분석 결과를 나타내는 도면이다.
도18 은 탄질화규소/플루오로카본 적층막 상에, RF 바이어스를 걸어 형성한 TaN에 Cu를 형성한 경우의, 어닐링 전의 SIMS 분석 결과를 나타내는 도면이다.
도19 는 탄질화규소/플루오로카본 적층막 상에, RF 바이어스를 걸어 형성한 TaN에 Cu를 형성한 경우의, 어닐링 후의 SIMS 분석 결과를 나타내는 도면이다.
도20 은 플루오로카본 기판의 밀착성의 시험 결과를 나타내는 도면이다.
(도면의 주요 부분에 대한 부호의 설명)
10 : 플라즈마 처리 장치
11 : 처리 용기
11A : 타겟 장착대
11B : 베이스
11C : 측벽
12 : 기판 지지대
13 : 가스 도입구
14 : 배기 덕트
15 : 펌프
16 : DC 전원 공급부(타겟 장착대)
17 : DC 전원 공급부(측벽)
18 : RF 바이어스 공급부
19 : 자석
20 : 타겟
21 : 피처리 기판
22 : 크세논 플라즈마
110 : 실리콘 기판
111 : 실리콘 산화막
111A : Cu 배선 패턴
112, 114 : 에칭 스토퍼막
113, 115 : 층간 절연막
113A : 배선 홈
113B : 비어홀
116, 116A, 116B : 배리어막
117 : 배선층

Claims (17)

  1. 반도체 장치의 1개의 층과 그 층에 인접하는 층과의 사이에 형성되어, 상기 1개의 층으로부터 상기 인접하는 층으로 상기 1개의 층의 원자가 확산하는 것을 억제하는 배리어막으로서, 탄탈을 포함하고, 그리고 크세논을 함유하는 배리어막을 구비하며,
    상기 배리어막은,
    상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하여 행하는 스퍼터링에 의해, 상기 인접하는 층의 위에 형성된 하층 배리어막과,
    상기 기판에 RF 바이어스를 인가하지 않거나 또는 상기 하층 배리어막보다도 작은 RF 바이어스를 인가하여 행하는 스퍼터링에 의해, 상기 1개의 층에 접하도록 형성된 상층 배리어막
    을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 배리어막은, 상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하여 행하는 크세논 가스를 이용한 스퍼터링에 의해 형성되는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 배리어막의 아래에 접하는 층이, 탄소와 불소를 포함하는 아모퍼스 절연물로 구성되는 것을 특징으로 하는 반도체 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 배리어막의 아래에 접하는 층이, 규소 또는 탄소를 포함하는 절연물로 구성되는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 규소 또는 탄소를 포함하는 절연물로 구성되는 층이, 다공질 구조를 갖는 것을 특징으로 하는 반도체 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 배리어막의 아래에 접하는 층이, 불화탄화수소로 구성되는 층의 위에 탄질화규소(SiCN)를 포함하는 층이 형성되는 절연물로 구성되는 것을 특징으로 하는 반도체 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 배리어막은,
    상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하여 행하는 크세논 가스를 이용한 스퍼터링에 의해, 상기 인접하는 층의 위에 형성된, 질화탄탈을 포함하는 하층 배리어막과,
    상기 기판에 RF 바이어스를 인가하지 않거나 또는 상기 하층 배리어막보다도 작은 RF 바이어스를 인가하여 행하는 크세논 가스를 이용한 스퍼터링에 의해, 상기 1개의 층에 접하도록 형성된, 질화탄탈(TaN)을 포함하는 상층 배리어막
    을 구비하는 것을 특징으로 하는 반도체 장치.
  8. 제1항 또는 제2항에 있어서,
    상기 배리어막은,
    상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하여 행하는 크세논 가스를 이용한 스퍼터링에 의해, 상기 인접하는 층의 위에 형성된, 질화탄탈을 포함하는 하층 배리어막과,
    상기 기판에 RF 바이어스를 인가하지 않거나 또는 상기 하층 배리어막보다도 작은 RF 바이어스를 인가하여 행하는 크세논 가스를 이용한 스퍼터링에 의해, 상기 1개의 층에 접하도록 형성된, 탄탈을 포함하는 상층 배리어막
    을 구비하는 것을 특징으로 하는 반도체 장치.
  9. 1개의 층과, 그 층에 인접하는 층과, 배리어막을 포함하는 반도체 장치의 제조 방법으로서,
    상기 인접하는 층을 형성하는 공정;
    상기 배리어막을 형성하는 공정; 및
    상기 1개의 층을 형성하는 공정
    을 포함하며,
    상기 배리어막을 형성하는 공정은, 반도체 장치의 1개의 층과 그 층에 인접하는 층과의 사이에 형성되어, 상기 1개의 층으로부터 상기 인접하는 층으로 상기 1개의 층의 원자가 확산하는 것을 억제하는 배리어막을 형성하며, 상기 인접하는 층의 위에, 크세논 가스를 이용한 스퍼터링에 의해, 탄탈을 포함하는 상기 배리어막을 형성하는 스퍼터 성막 공정을 구비하며,
    상기 배리어막은,
    상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하여 행하는 스퍼터링에 의해, 상기 인접하는 층의 위에 형성된 하층 배리어막과,
    상기 기판에 RF 바이어스를 인가하지 않거나 또는 상기 하층 배리어막보다도 작은 RF 바이어스를 인가하여 행하는 스퍼터링에 의해, 상기 1개의 층에 접하도록 형성된 상층 배리어막
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 스퍼터 성막 공정은, 상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하면서 상기 크세논 가스를 이용한 스퍼터링을 행하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 스퍼터 성막 공정에서 인가하는 RF 바이어스는, 피크 전압이 0V보다 크고, 20V 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 스퍼터 성막 공정은, 탄소와 불소를 포함하는 아모퍼스 절연물로 구성되는 층의 위에, 상기 배리어막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 스퍼터 성막 공정은, 규소 또는 탄소를 포함하는 절연물로 구성되는 층의 위에, 상기 배리어막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 규소 또는 탄소를 포함하는 절연물로 구성되는 층은, 다공질 구조를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 스퍼터 성막 공정은, 불화탄화수소로 구성되는 층의 위에 탄질화규 소(SiCN)를 포함하는 층이 형성되는 절연물로 구성되는 층의 위에, 상기 배리어막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 스퍼터 성막 공정은,
    상기 인접하는 층의 위에, 상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하여 행하는 크세논 플라즈마에 의한 스퍼터링으로, 질화탄탈을 포함하는 하층 배리어막을 형성하는 공정과,
    상기 기판에 RF 바이어스를 인가하지 않거나 또는 상기 하층 배리어막을 형성하는 공정보다도 작은 RF 바이어스를 인가하여 행하는 크세논 플라즈마에 의한 스퍼터링으로, 상기 1개의 층에 접하도록, 질화탄탈을 포함하는 상층 배리어막을 형성하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 스퍼터 성막 공정은,
    상기 인접하는 층의 위에, 상기 인접하는 층을 구비하는 기판에 RF 바이어스를 인가하여 행하는 크세논 플라즈마에 의한 스퍼터링으로, 질화탄탈을 포함하는 하층 배리어막을 형성하는 공정과,
    상기 기판에 RF 바이어스를 인가하지 않거나 또는 상기 하층 배리어막을 형성하는 공정보다도 작은 RF 바이어스를 인가하여 행하는 크세논 플라즈마에 의한 스퍼터링으로, 상기 1개의 층에 접하도록, 탄탈을 포함하는 상층 배리어막을 형성하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020080096623A 2007-10-31 2008-10-01 반도체 장치 및 그 제조 방법 KR101045831B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-283659 2007-10-31
JP2007283659A JP2009111251A (ja) 2007-10-31 2007-10-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20090045000A KR20090045000A (ko) 2009-05-07
KR101045831B1 true KR101045831B1 (ko) 2011-07-01

Family

ID=40581807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080096623A KR101045831B1 (ko) 2007-10-31 2008-10-01 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20090108452A1 (ko)
JP (1) JP2009111251A (ko)
KR (1) KR101045831B1 (ko)
CN (1) CN101425503B (ko)
TW (1) TW200937526A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5120913B2 (ja) * 2006-08-28 2013-01-16 国立大学法人東北大学 半導体装置および多層配線基板
WO2011081202A1 (ja) * 2009-12-29 2011-07-07 キヤノンアネルバ株式会社 電子部品の製造方法、電子部品、プラズマ処理装置、制御プログラム及び記録媒体
JP5700513B2 (ja) * 2010-10-08 2015-04-15 国立大学法人東北大学 半導体装置の製造方法および半導体装置
CN102560354B (zh) * 2010-12-28 2015-09-02 日立金属株式会社 耐蚀性优异的被覆物品的制造方法及被覆物品
JP5947093B2 (ja) * 2012-04-25 2016-07-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
CN103489900B (zh) * 2013-09-04 2016-05-04 京东方科技集团股份有限公司 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
CN108231659B (zh) * 2016-12-15 2020-07-07 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法
US10403575B2 (en) * 2017-01-13 2019-09-03 Micron Technology, Inc. Interconnect structure with nitrided barrier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001103A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 원자층 증착법을 이용한 구리 배선용 확산 방지막 형성 방법
JP2006241525A (ja) * 2005-03-03 2006-09-14 Ulvac Japan Ltd タンタル窒化物膜の形成方法
KR20060114215A (ko) * 2005-04-29 2006-11-06 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882738A (en) * 1997-12-19 1999-03-16 Advanced Micro Devices, Inc. Apparatus and method to improve electromigration performance by use of amorphous barrier layer
IL137212A (en) * 1998-01-10 2003-09-17 Tokyo Electron Ltd Semiconductor device having insulating film of fluorine-added carbon film and method of producing the same
WO2000074128A1 (fr) * 1999-06-01 2000-12-07 Tokyo Electron Limited Procede de fabrication de dispositif a semiconducteur et appareil de fabrication associe
JP3562628B2 (ja) * 1999-06-24 2004-09-08 日本電気株式会社 拡散バリア膜、多層配線構造、およびそれらの製造方法
US6200433B1 (en) * 1999-11-01 2001-03-13 Applied Materials, Inc. IMP technology with heavy gas sputtering
US6784105B1 (en) * 2003-04-09 2004-08-31 Infineon Technologies North America Corp. Simultaneous native oxide removal and metal neutral deposition method
JP2004363447A (ja) * 2003-06-06 2004-12-24 Semiconductor Leading Edge Technologies Inc 半導体装置およびその製造方法
JP4413556B2 (ja) * 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
JP4447433B2 (ja) * 2004-01-15 2010-04-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP2006005079A (ja) * 2004-06-16 2006-01-05 Seiko Epson Corp 半導体装置の製造方法
US7282802B2 (en) * 2004-10-14 2007-10-16 International Business Machines Corporation Modified via bottom structure for reliability enhancement
KR100642750B1 (ko) * 2005-01-31 2006-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7335588B2 (en) * 2005-04-15 2008-02-26 International Business Machines Corporation Interconnect structure and method of fabrication of same
KR100761467B1 (ko) * 2006-06-28 2007-09-27 삼성전자주식회사 금속배선 및 그 형성 방법
US7612451B2 (en) * 2006-07-13 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures by forming an inter-layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001103A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 원자층 증착법을 이용한 구리 배선용 확산 방지막 형성 방법
JP2006241525A (ja) * 2005-03-03 2006-09-14 Ulvac Japan Ltd タンタル窒化物膜の形成方法
KR20060114215A (ko) * 2005-04-29 2006-11-06 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20090045000A (ko) 2009-05-07
JP2009111251A (ja) 2009-05-21
CN101425503B (zh) 2011-04-20
CN101425503A (zh) 2009-05-06
TW200937526A (en) 2009-09-01
US20090108452A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
KR101045831B1 (ko) 반도체 장치 및 그 제조 방법
KR102542758B1 (ko) 상호접속부를 위한 루테늄 금속 피처 충전
US7799693B2 (en) Method for manufacturing a semiconductor device
US9385085B2 (en) Interconnects with fully clad lines
US8993440B2 (en) Method of manufacturing a semiconductor device with processes carried out without atmospheric exposure
US6391774B1 (en) Fabrication process of semiconductor device
JP2985789B2 (ja) 半導体装置の製造方法
CN110970394B (zh) 半导体结构及用于半导体工艺的方法
US20090134518A1 (en) Semiconductor device and manufacturing method of semiconductor device
US7645698B2 (en) Method for forming barrier layer
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
JP3737366B2 (ja) 半導体装置及びその製造方法
CN102760685A (zh) 铜互连线的刻蚀后处理方法
CN100468653C (zh) 防止铜扩散的方法及半导体器件的制造方法
US8969195B2 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
Chen et al. Interconnect Processing: Integration, Dielectrics, Metals
US20060199360A1 (en) Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
Mazumder et al. Ag diffusion in low-k materials (BCN and SiOC) and its challenges for future interconnection
WO1999053114A1 (en) Continuous process for sputtering tantalum nitride films
JP2011124472A (ja) 半導体装置の製造方法
KR100268788B1 (ko) 반도체소자의 금속배선 형성방법
US7112540B2 (en) Pretreatment for an electroplating process and an electroplating process in including the pretreatment
US20090261477A1 (en) Semiconductor device and method of manufacturing the same
KR100778866B1 (ko) 티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법
TW451412B (en) Manufacturing method for metal interconnection preventing the formation of void

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee