CN110970394B - 半导体结构及用于半导体工艺的方法 - Google Patents

半导体结构及用于半导体工艺的方法 Download PDF

Info

Publication number
CN110970394B
CN110970394B CN201910333983.3A CN201910333983A CN110970394B CN 110970394 B CN110970394 B CN 110970394B CN 201910333983 A CN201910333983 A CN 201910333983A CN 110970394 B CN110970394 B CN 110970394B
Authority
CN
China
Prior art keywords
dielectric layer
layer
surface modification
phosphoric acid
acid derivative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910333983.3A
Other languages
English (en)
Other versions
CN110970394A (zh
Inventor
连建洲
陈立民
杨能杰
黄国彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110970394A publication Critical patent/CN110970394A/zh
Application granted granted Critical
Publication of CN110970394B publication Critical patent/CN110970394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及半导体结构及用于半导体工艺的方法。本文描述的实施例总体涉及用于在半导体工艺中在电介质层中形成导电特征的方法以及由此形成的结构。在一些实施例中，一种结构包括衬底上方的电介质层、表面改性层和导电特征。电介质层具有侧壁。表面改性层沿着侧壁，并且表面改性层包括磷和碳。导电特征沿着表面改性层。

Description

半导体结构及用于半导体工艺的方法
技术领域
本公开一般地涉及半导体结构及用于半导体工艺的方法。
背景技术
半导体集成电路(IC)工业经历了指数增长。IC材料和设计的技术进步已经产生了几代IC，其中每一代都具有比上一代更小并更复杂的电路。在IC演进的过程中，功能密度(例如，每芯片面积的互连器件的数目)通常增加，而几何尺寸(例如，可以使用制造工艺产生的最小组件(或线))减小。这种缩小过程通常通过提高生产效率和降低相关成本来提供益处。然而，缩小还带来了此前的世代在较大几何形状下可能无法呈现的挑战。
发明内容
根据本公开的一个实施例，公开了一种结构，包括：电介质层，电介质层在衬底上方，电介质层具有侧壁；表面改性层(surface modification layer)，表面改性层沿着侧壁，表面改性层包括磷和碳；以及导电特征，导电特征沿着表面改性层。
根据本公开的另一实施例，公开了一种结构，包括：第一电介质层，第一电介质层在衬底上方；第一导电特征，第一导电特征被布置在第一电介质层中；第二电介质层，第二电介质层在第一电介质层上方，第二电介质层具有侧壁；表面改性层，表面改性层沿着第二电介质层的侧壁，表面改性层包括磷和碳；以及第二导电特征，第二导电特征被布置在第二电介质层的侧壁之间，第二导电特征接触第一导电特征。
根据本公开的又一实施例，公开了一种用于半导体工艺的方法，方法包括：穿过电介质层刻蚀开口，电介质层在衬底上方；将限定开口的电介质层的表面暴露于磷酸衍生物；以及将导电填充材料沉积在开口中。
附图说明
在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
图1至图6是根据一些实施例的用于形成导电特征的示例方法期间的相应的中间结构的横截面视图。
图7A、7B和7C是根据一些实施例的用于形成表面改性层的机制。
具体实施方式
下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征以使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可能重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，本文中可能使用了空间相关术语(例如“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另一个(一些)要素或特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转了90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。
本文描述的实施例总体涉及用于在半导体工艺中在电介质层中形成导电特征的方法以及由此形成的结构。在一些实施例中，限定在其中形成导电特征的开口的电介质层的表面用磷酸衍生物进行处理，以在那些表面上形成表面改性层。然后在开口中以及表面改性层上形成导电特征。除其他项外，表面改性层还可以修复可能由于穿过电介质层形成开口而引起的对电介质层的损坏。还可以实现其他优点或益处。
本文描述的一些实施例是在后端线(Back End of the Line，BEOL)工艺的上下文中。其他实施例的范围内的其他工艺和结构可以在其他上下文中执行，例如，在中端线(Middle End of the Line，MEOL)工艺和其他上下文中。关于所公开的实施例讨论了各种修改；然而，可以对所公开的实施例进行其他修改，同时保持在主题的范围内。本领域普通技术人员将容易理解可以在其他实施例的范围内构思的其他修改。尽管可以以特定顺序描述方法实施例，但各种其他方法实施例可以以任何逻辑顺序执行，并且可以包括比本文所描述的步骤更少或更多的步骤。
图1至图6示出了根据一些实施例的用于形成导电特征的示例方法期间的相应的中间结构的横截面视图。图1示出了半导体衬底20上方的第一电介质层22。半导体衬底20可以是或可以包括块半导体衬底、绝缘体上半导体(SOI)衬底等，其可以是掺杂的(例如，p型或n型掺杂剂)或未掺杂的。在一些实施例中，半导体衬底20的半导体材料可以包括诸如硅(Si)或锗(Ge)之类的元素半导体；化合物半导体；合金半导体；或其组合。
各种器件可以在半导体衬底20上。例如，半导体衬底20可以包括场效应晶体管(FET)，例如，Fin FET(FinFET)、平面FET、垂直栅极完全包围FET(VGAA FET)等；二极管；电容器；电感器；和其他器件。例如，器件可以被完全形成在半导体衬底20中、一部分在半导体衬底20中并且一部分在一个或多个覆盖层中、和/或完全在一个或多个覆盖层中。本文描述的工艺可以用于形成和/或互连器件以形成集成电路。集成电路可以是例如用于专用集成电路(ASIC)、处理器、存储器或其他电路的任何电路。
第一电介质层22在半导体衬底20上方。第一电介质层22可以直接在半导体衬底20上，或者可以在第一电介质层22和半导体衬底20之间布置任何数目的其他层。例如，第一电介质层22可以是或可以包括金属间电介质(IMD)。第一电介质层22例如可以是或可以包括具有小于约4.0(例如，约2.0或甚至更低)的k值的低k电介质。在一些示例中，第一电介质层22包括氧化硅、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃(FSG)、SiOxCy、硅碳材料、其化合物、其复合物或其组合。
导电特征24在第一电介质层22中和/或穿过第一电介质层22。导电特征24可以是或可以包括导电线和/或导电通孔。例如，第一电介质层22可以是IMD，并且导电特征24可以包括导电线和/或导电通孔(共同地或单独地，“互连结构”)。互连结构可以通过例如使用镶嵌工艺来穿过IMD和/或在IMD中形成开口和/或凹陷来形成。互连结构可以包括例如沿着第一电介质层22的侧壁的阻挡层和/或表面改性层(如本文所述)，以及金属填充材料(例如，铜等)。
第一刻蚀停止子层26在第一电介质层22和导电特征24上方，并且第二刻蚀停止子层28在第一刻蚀停止子层26上方。刻蚀停止层可以提供在形成例如导电通孔时停止刻蚀工艺的机制。刻蚀停止层可以由具有与相邻层或组件不同的刻蚀选择性的电介质材料形成。第一刻蚀停止子层26被沉积在第一电介质层22和导电特征24的顶表面上，并且第二刻蚀停止子层28被沉积在第一刻蚀停止子层26的顶表面上。第一刻蚀停止子层26和第二刻蚀停止子层28由不同材料形成，使得每个层具有不同的刻蚀选择性以用于刻蚀停止目的。第一刻蚀停止子层26和第二刻蚀停止子层28各自可以包括或者可以是氮化硅、氮氧化硅、氧化硅、碳氮化硅、氮化碳等、或其组合，并且可以通过化学气相沉积(CVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)或其他沉积技术来沉积。例如，第一刻蚀停止子层26可以是氮氧化硅，并且第二刻蚀停止子层28可以是氮化硅。第一刻蚀停止子层26的厚度可以在从约1nm至约10nm的范围内，并且第二刻蚀停止子层28的厚度可以在从约1nm至约10nm的范围内。
第二电介质层30在第一刻蚀停止子层26上方。例如，第二电介质层30可以是或可以包括IMD。第二电介质层30被沉积在第二刻蚀停止子层28的顶表面上。第二电介质层30例如可以是或可以包括具有小于约4.0(例如，在从约2.0至约3.0的范围内，或甚至更低)的k值的低k电介质。在一些示例中，第二电介质层30包括或者是氧化硅、氧化硅类材料、PSG、BPSG、FSG、SiOxCy、硅碳材料、其化合物、其复合物或其组合。可以使用CVD(例如，PECVD或可流动CVD(FCVD))；旋涂；或另一沉积技术来沉积第二电介质层30。在一些示例中，可以执行化学机械平坦化(CMP)或另一平坦化工艺来平坦化第二电介质层30的顶表面。第二电介质层30的厚度可以从在约20nm至约100nm的范围内。
硬掩模32在第二电介质层30上方。硬掩模32可以被实现为用于随后刻蚀穿过第二电介质层30的开口。硬掩模32可以包括或可以是由四乙氧基硅烷(TEOS)形成的氧化硅、氮化硅、碳氮化硅、氮化碳、氮化钛等、或其组合，并且可以通过CVD、物理气相沉积(PVD)或另一沉积技术来沉积。硬掩模32的厚度可以在从约8nm至约50nm的范围内。
图1的配置是用于说明本文的各方面的示例。在其他示例中，可以包括、省略和/或修改各种其他层。本领域普通技术人员将容易理解可以做出的各种修改。
图2示出了在硬掩模32、第二电介质层30、第二刻蚀停止子层28和第一刻蚀停止子层26中和/或穿过上述项形成相对于导电特征24的开口34。开口34可以是或可以包括通孔开口、沟槽和/或类似物。可以使用光刻和刻蚀工艺形成开口34，例如，在镶嵌工艺中。刻蚀工艺可以包括反应离子刻蚀(RIE)或另一刻蚀工艺。刻蚀工艺可以是各向异性的。
更具体地，在一些示例中，使用RIE工艺、湿法清洁工艺、烘烤工艺和后清洁工艺来形成开口34。在一些示例中，实现RIE工艺以刻蚀穿过第二电介质层30。在一些示例中，RIE工艺刻蚀穿过第二电介质层30并在第二刻蚀停止子层28处停止。RIE工艺可以实现包括氟化碳(CxFy)气体和/或另一气体的刻蚀剂气体。RIE工艺还可以使用载气，例如，氩(Ar)等。刻蚀剂气体的流速可以在从约20sccm至约500sccm的范围内，并且载气的流速可以在从约20sccm至约500sccm的范围内。刻蚀剂气体的流速与载气的流速之比可以在从约1至约25的范围内。RIE工艺的压力可以在从约1mTorr至约100mTorr的范围内。RIE工艺的温度可以在从约0℃至约100℃的范围内。RIE工艺可以实现电感耦合等离子体(ICP)。RIE工艺的等离子体生成器可以具有从约50W至约1800W的范围内的功率以及从约2MHz至约80MHz的范围内的频率，例如，13.56MHz。RIE工艺的衬底偏压可以在从约50V至约1.8kV的范围内。其他示例可以实现其他刻蚀工艺和/或参数。可以基于诸如所实现的材料和/或开口34的轮廓之类的设计考虑来将参数调整到上述各种范围之内或之外。
此后，实现湿法清洁工艺以从RIE工艺中移除残留物，并突破第二刻蚀停止子层28和第一刻蚀停止子层26以暴露导电特征24。在一些示例中，湿法清洁工艺实现包含氟酸和有机溶剂的溶液。例如，溶液可以包括氢氟酸(HF)和乙二醇。该溶液的氟酸与有机溶剂的比例可以在从约1:10(体积比)至约1:5000(体积比)的范围内。溶液的温度可以在从约20℃至约60℃的范围内，并且可以被施加从约0.1分钟至约5分钟的范围内的持续时间。该溶液可以通过旋涂、沉浸或任何其他技术来施加。
在湿法清洁工艺之后，可以执行温和的烘烤工艺以将水分驱出图2的中间结构。该温和的烘烤工艺可以在从约200℃至约400℃的范围内的温度(例如，约300℃)下进行，并且持续时间在从约5分钟至约10分钟的范围内。
在一些示例中，作为刻蚀和湿法清洁工艺的结果，可能在导电特征24的暴露的顶表面上形成氧化物，并且可以执行后清洁工艺以移除导电特征24上的氧化物。例如，后清洁工艺可以包括离子轰击、利用成形气体的等离子体处理、和/或在柠檬酸中冲洗。
开口34的侧壁被示出为垂直的。在其他示例中，开口34的侧壁可以在朝向或远离开口34的底部的方向上共同成锥形(taper)。例如，开口34可以具有正锥形轮廓或凹入轮廓。
如图所示，开口34具有宽度34W和深度34D。宽度34W在第二电介质层30的顶表面的平面中。深度34D是从第二电介质层30的顶表面到导电特征24的暴露表面。宽度34W可以在从约5nm至约40nm的范围内，并且深度34D可以在从约30nm至约100nm的范围内。深度34D与宽度34W的纵横比可以在从约3至约6的范围内。本领域普通技术人员将容易理解各种尺寸(例如，层的厚度以及开口34的深度和宽度)可以根据工艺的技术节点和正在形成的结构的层而变化。例如，较下IMD层中的导电特征通常具有比较上IMD层中的导电特征更小的宽度。
图3示出了沿着第二电介质层30的侧壁以及在硬掩模32的顶表面上在开口34中形成表面改性层40。在一些示例中，表面改性层40是自对准单层(SAM)，其修复对第二电介质层30的表面的损坏。在一些示例中，第二电介质层30的表面可能在等离子体工艺期间被损坏，例如，形成开口34的RIE工艺。例如，等离子体工艺可能耗尽碳的表面。此外，诸如湿法清洁工艺之类的一些工艺可以用氢氧(-OH)基来终止第二电介质层30的表面。单独地和/或共同地，碳的耗尽和利用氢氧基的终止可能导致第二电介质层30的电介质值(k值)增加。表面改性层40可以移除氢氧基并在第二电介质层30的表面补充碳以修复第二电介质层30。在一些实施例中，表面改性层40是电介质材料并且不含金属。
在一些实例中，表面改性层40包括具有磷和一个或多个有机官能团的分子的单层。在一些示例中，通过将第二电介质层30的表面暴露于磷酸衍生物来形成表面改性层40。磷酸衍生物具有与磷原子双键合的氧原子、与磷原子单键合的氢氧基、以及各自与磷原子单键合的两个有机官能团的一般化学结构。在一些实例中，有机官能团是或包括烷基、烷氧基、胺、酯、苯基等的官能团、或其组合。在一些实例中，磷酸衍生物是或包括二-(2-乙基己基)磷酸、二己基磷酸、乙基十六烷基磷酸酯、正丁基-辛基-磷酸氢盐、二异戊基磷酸、乙基辛基磷酸酯等、或其组合。
在一些示例中，使用湿法工艺或干法工艺将磷酸衍生物暴露于第二电介质层30的表面。在一些示例中，实现湿法工艺。湿法工艺可以包括使用包括磷酸衍生物和有机溶剂的溶液。示例有机溶剂包括乙二醇、二乙醇二醇(DEG)、二醇醚等、或其组合。该溶液可以包括磷酸衍生物和有机溶剂，其比例在从约1:100000(磷酸衍生物:有机溶剂)(体积比)至约1:100(磷酸衍生物:有机溶剂)(体积比)的范围内。在一些示例中，湿法工艺包括使用旋涂工艺将溶液施加到第二电介质层30的表面。溶液可以在从约20℃至约60℃的范围内的温度下，并且可以被施加从约0.1分钟至约10分钟的范围内的持续时间。如果所实现的磷酸衍生物的量或浓度过低(例如，如果磷酸衍生物与溶剂的比例过低和/或持续时间过短)，则磷酸衍生物可能不会充分反应以形成表面改性层40。在施加溶液之后，可以执行冲洗工艺以移除任何残留的溶液和副产物。冲洗工艺可以包括用去离子水和异丙醇(IPA)的混合物进行冲洗，然后用IPA冲洗以进行干燥。
在一些示例中，实现干法工艺。干法工艺可以包括使得一种或多种气体在第二电介质层30的表面上方流动。该一种或多种气体包括磷酸衍生物，并且还可以包括载气，例如，氮(N2)、氩(Ar)等。可以在不使用等离子体的情况下执行干法工艺。磷酸衍生物气体可以以从约1sccm至约100sccm的范围内的流速流动，并且如果使用的话，载气可以以从约50sccm至约500sccm的范围内的流速流动。磷酸衍生物气体的流速与载气的流速之比可以在从约1:50至约1:500的范围内。干法工艺的环境的压力可以在从约10mTorr托至约1Torr的范围内，并且干法工艺的温度可以在从约20℃至约100℃的范围内。干法工艺的持续时间可以在从约0.1分钟至约10分钟的范围内。如果所实现的磷酸衍生物气体的量或浓度过低(例如，如果流速过低和/或持续时间过短)，则磷酸衍生物气体可能不会充分反应以形成表面改性层40。在暴露之后，可以例如通过流动惰性气体(如氩(Ar))来实现净化工艺以移除任何残留的磷酸衍生物气体和副产物。
图7A、7B和7C示出了根据一些实施例的用于形成表面改性层40的机制。图7A示出了如上所述所形成的第二电介质层30的表面。该表面包括以氢氧基封端(terminated)的氧化硅，这可能是对第二电介质层30的损坏的结果，如上所述。图7B示出了磷酸衍生物的一般化学结构。磷酸衍生物包括(i)与氧原子(O)双键合的磷原子、(ii)与氢氧基(-OH)单键合的磷原子、(iii)与第一有机官能团(R1)单键合的磷原子、(iv)与第二有机官能团(R2)单键合的磷原子。图7B的磷酸衍生物使用如上所述的湿法工艺或干法工艺而暴露于图7A的第二电介质层30的表面。磷酸衍生物与第二电介质层30的表面进行反应以形成表面改性层40。该反应产生桥接氧原子，其形成与硅(Si)以及磷酸衍生物的磷的键并产生水蒸气(H2O)的副产物。所形成的表面改性层40包括分子的单层，其中，每个分子包括磷、氧、第一有机官能团R1和第二有机官能团R2。可以通过上述冲洗或净化来移除副产物和残余流体。
参考回图3，表面改性层40具有厚度40T。在一些示例中，厚度40T在从约1nm至约2nm的范围内。利用如前所述发生的反应，表面改性层40的形成可以是自限制的，因为当第二电介质层30的表面上的反应位点与磷酸衍生物反应时，反应可能饱和。
此外，在一些示例中，表面改性层40选择性地被形成在第二电介质层30的表面上，但不形成在导电特征24的暴露表面上。此外，在一些示例中，表面改性层40可以不被形成在第一刻蚀停止子层26和第二刻蚀停止子层28的表面上。如图7A至图7C所示，第二电介质层30的表面与磷酸衍生物之间的化学反应形成表面改性层40。由于导电特征24、第一刻蚀停止子层26和第二刻蚀停止子层28的表面是与第二电介质层30不同的材料，并因此具有与第二电介质层30不同的化学结构，这些表面可能不与磷酸衍生物反应，因此，在一些示例中，表面改性层40可能不被形成在那些表面上。例如，如上所述在形成开口34之后从导电特征24的暴露表面移除氧化物可能在导电特征24的暴露表面上产生没有氧的金属表面。在一些实例中，该金属表面可能无法与磷酸衍生物反应，因此可能不会在金属表面上形成表面改性层40。
图4示出了在表面改性层40上形成填充开口34的导电填充材料42。导电填充材料42可以是或可以包括金属填充物，例如，铜、钨、钴、铝、钌等、或其组合。导电填充材料42可以通过任何可接受的沉积工艺来沉积，例如，PVD、电镀(例如，无电电镀)、CVD等、或其组合。
图5示出了移除硬掩模32、在硬掩模32上形成的表面改性层40、以及多余的导电填充材料42以在第二电介质层30中形成导电特征(包括导电填充材料42)。可以使用诸如CMP之类的平坦化工艺来移除硬掩模32、在硬掩模32上形成的表面改性层40、以及多余的导电填充材料42，者可以形成水平的导电填充材料42、表面改性层40和第二电介质层30的上表面。可以例如在镶嵌互连结构中形成导电特征，如图5所示。更具体地，导电特征(例如，导电填充材料42)接触第二电介质层30的侧壁上的表面改性层40，接触导电特征24的顶表面，并且如果未在第一刻蚀停止子层26和第二刻蚀停止子层28的侧壁上形成表面改性层40，则接触第一刻蚀停止子层26和第二刻蚀停止子层28的侧壁。此外，表面改性被布置在导电特征(例如，导电填充材料42)和第二电介质层30之间并且横向围绕导电特征(例如，导电填充材料42)。
图6示出了第三刻蚀停止子层50、第四刻蚀停止子层52、第三电介质层54和导电特征56的形成。第三刻蚀停止子层50被形成在第二电介质层30、表面改性层40和导电特征(包括导电填充材料42)上方。第四刻蚀停止子层52被形成在第三刻蚀停止子层50上方。第三电介质层54被形成在第四刻蚀停止子层52上方。可以分别如上面关于第一刻蚀停止子层26、第二刻蚀停止子层28和第二电介质层30所描述的来形成第三刻蚀停止子层50、第四刻蚀停止子层52和第三电介质层54。在其他示例中，可以形成不同的层，和/或可以实现不同的工艺。
可以穿过第三电介质层54、第四刻蚀停止子层52和第三刻蚀停止子层50来形成开口，以暴露第二电介质层30中的导电特征(包括导电填充材料42)。然后，导电特征56可以被形成在开口中并接触第二电介质层30中的导电特征。可以如上面分别参考图2至图5关于开口34和导电特征(包括导电填充材料42)所描述的来形成开口和导电特征56。沿着开口的侧壁可以或可以不形成表面改性层。在开口中可以或可以不形成阻挡层(例如，金属-氮化物层)。在其他示例中，可以形成不同的材料和/或层，和/或可以实现不同的工艺。
在一些实施例中，上述工艺可以实现镶嵌工艺。例如，可以实现镶嵌工艺以在单镶嵌工艺中形成导电线，或者在双镶嵌工艺中形成具有通孔的导电线。本文描述的一些示例可以在单镶嵌工艺或双镶嵌工艺中实现。在一些示例中，本文描述的各种侧壁和表面可以是用于导电线的电介质层中的开口和/或用于导电线和通孔的电介质层中的开口。表面改性层可以在单镶嵌工艺或双镶嵌工艺中实现，并且可以被形成在通过这种工艺形成的各种表面上。其他示例可以在其他工艺中实现。
在一些实例中，阻挡层(例如，金属-氮化物层)未被共形地沉积在开口34中并且不形成包括导电填充材料42的导电特征的一部分。表面改性层40可以具有可以防止导电填充材料42挤出或扩散到第二电介质层30中的阻挡特性。例如，包含在磷酸衍生物中的有机官能团越线性，表面改性层40可以越密实。表面改性层40的较大密度可有助于表面改性层40具有阻挡特性。在一些实例中，具有阻挡特性的表面改性层40的密度可以在处1×1015原子/cm2至约1×1022原子/cm2的范围内。因此，在一些示例中可以省略单独的阻挡层，但在其他示例中，除了表面改性层40之外，还可以包括阻挡层。例如，在一些示例中，阻挡层(例如，氮化钽或氮化钛)在沉积导电填充材料42之前被共形地沉积在表面改性层40上。
如果不包括单独的阻挡层，则可以减小所形成的导电特征的电阻。单独的阻挡层可以由诸如氮化钽或氮化钛之类的金属氮化物形成，并且可以形成为具有比表面改性层40更大的厚度。可以沿着开口34的所有表面形成共形阻挡层，包括导电特征24的顶表面。因此，这种共形阻挡层将被布置在导电特征24和导电填充材料42之间。当共形阻挡层是金属氮化物(其可以是更高电阻的材料)时，导电特征的电阻可能由于在导电特征24和导电填充材料42之间存在共形氮化物阻挡层而增加。利用在没有单独的阻挡层的情况下实现表面改性层40，没有金属-氮化物层将被布置在导电特征24和导电填充材料42之间，因此可以减小电阻。此外，表面改性层40的厚度可以小于共形阻挡层的厚度。因此，假设相同的开口大小，与实现阻挡层时相比，实现表面改性层40时的导电填充材料42的垂直于电流的流动(例如，平行于导电特征24的顶表面)的横截面面积可能更大。较大的横截面面积可能导致包括导电填充材料42的导电特征的电阻减小。此外，利用实现表面改性层40而不是单独的阻挡层，并且更具体地，利用表面改性层40为单层，可以增加用于形成包括导电填充材料42的导电特征的工艺窗口。
在一些示例中，表面改性层40通过与第二电介质层30的暴露表面的自限制反应而形成。因此，在那些示例中，可以形成给定厚度的单层，而不管在自限制反应饱和暴露表面之后暴露的持续时间如何。通过饱和第二电介质层30的暴露表面，可以减少(与其他层相比)或避免表面改性层40中的不连续性。通过减少或避免不连续性，可以增加时间相关电介质击穿(TDDB)失效。例如，在一些测试中，在没有表面改性层的情况下形成的结构的TDDB失效为14年，而在一些测试中，在有表面改性层的情况下形成的结构的TDDB失效为370年。
如上所述，表面改性层40可以修复对第二电介质层30的损坏。具体地，在一些示例中，第二电介质层30是碳氧化硅(SiOxCy)的低k电介质。当暴露于等离子体时，低k电介质可能具有碳耗尽，这可能增加电介质的k值。此外，对低k电介质执行的工艺可能使得氢氧(-OH)基终止电介质表面，这可能进一步增加电介质的k值。如图7A至图7C所示，表面改性层40的形成从低k电介质的表面移除氢氧基以恢复电介质的一些k值。此外，包括在表面改性层40中的有机官能团可以在形成表面改性层40的表面处补充碳，从而恢复电介质的一些k值。
因此，一些实施例可以实现减小电阻、减少导电材料的挤出或扩散、增加TDDB失效时间并恢复k值。这些可以共同地和/或单独地提高晶片验收测试(WAT)的通过率并提高产量。一些实施例可以在任何技术节点处实现，并且更具体地，可以在10nm技术节点并且更小的技术节点处实现。
一个实施例是一种结构。该结构包括衬底上方的电介质层、表面改性层和导电特征。电介质层具有侧壁。表面改性层沿着侧壁，并且表面改性层包括磷和碳。导电特征沿着表面改性层。
另一实施例是一种结构。该结构包括第一电介质层、第一导电特征、第二电介质层、表面改性层和第二导电特征。第一电介质层在衬底上方。第一导电特征被布置在第一电介质层中。第二电介质层在第一电介质层上方，并且第二电介质层具有侧壁。表面改性层沿着第二电介质层的侧壁，并且表面改性层包括磷和碳。第二导电特征被布置在第二电介质层的侧壁之间，并且第二导电特征接触第一导电特征。
另一实施例是一种用于半导体工艺的方法。开口被刻蚀通过电介质层。电介质层在衬底上方。限定开口的电介质层的表面被暴露于磷酸衍生物。导电填充材料被沉积在开口中。
上文概述了一些实施例的特征，以使本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应理解，他们可以容易地使用本公开作为基础来设计或修改其他工艺和结构，以实施与本文所介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员还应当意识到，这些等同构造并不脱离本公开的精神和范围，并且它们可以在不脱离本公开的精神和范围的情况下进行各种改变、替代和变更。
示例1是一种半导体结构，包括：电介质层，所述电介质层在衬底上方，所述电介质层具有侧壁；表面改性层，所述表面改性层沿着所述侧壁，所述表面改性层包括磷和碳；以及导电特征，所述导电特征沿着所述表面改性层。
示例2是示例1所述的结构，其中，所述表面改性层是单层。
示例3是示例1所述的结构，其中，所述表面改性层的厚度在从约1nm至约2nm的范围内。
示例4是示例1所述的结构，其中，所述电介质层是SiOC材料。
示例5是示例1所述的结构，其中，所述导电特征不含金属氮化物，并且所述导电特征接触所述表面改性层。
示例6是一种半导体结构，包括：第一电介质层，所述第一电介质层在衬底上方；第一导电特征，所述第一导电特征被布置在所述第一电介质层中；第二电介质层，所述第二电介质层在所述第一电介质层上方，所述第二电介质层具有侧壁；表面改性层，所述表面改性层沿着所述第二电介质层的侧壁，所述表面改性层包括磷和碳；以及第二导电特征，所述第二导电特征被布置在所述第二电介质层的侧壁之间，所述第二导电特征接触所述第一导电特征。
示例7是示例6所述的结构，其中，所述表面改性层是单层。
示例8是示例6所述的结构，其中，所述第二导电特征不含金属氮化物。
示例9是示例6所述的结构，还包括刻蚀停止层，所述刻蚀停止层在所述第一电介质层上方，所述第二电介质层在所述刻蚀停止层上方，所述第二导电特征被布置在所述刻蚀停止层的侧壁之间并接触所述刻蚀停止层的侧壁。
示例10是一种用于半导体工艺的方法，所述方法包括：穿过电介质层刻蚀开口，所述电介质层在衬底上方；将限定所述开口的所述电介质层的表面暴露于磷酸衍生物；以及将导电填充材料沉积在所述开口中。
示例11是示例10所述的方法，其中，所述磷酸衍生物包括二-(2-乙基己基)磷酸、二己基磷酸、乙基十六烷基磷酸酯、正丁基-辛基-磷酸氢盐、二异戊基磷酸、乙基辛基磷酸酯等、或其组合。
示例12是示例10所述的方法，其中，将所述电介质层的表面暴露于所述磷酸衍生物包括，在所述电介质层的表面上流动包括所述磷酸衍生物的气体。
示例13是示例10所述的方法，其中，将所述电介质层的表面暴露于所述磷酸衍生物包括，将所述电介质层的表面暴露于包括所述磷酸衍生物和有机溶剂的湿法溶液。
示例14是示例10所述的方法，其中，将所述电介质层的表面暴露于所述磷酸衍生物包括在所述电介质层的表面上形成单层，形成所述单层包括将所述磷酸衍生物与所述电介质层的表面的材料进行反应，所述单层包含磷和碳。
示例15是示例14所述的方法，其中，所述单层的厚度在从约1nm至约2nm的范围内。
示例16是示例14所述的方法，其中，所述导电填充材料邻接所述单层。
示例17是示例10所述的方法，其中，刻蚀所述开口包括使用等离子体工艺。
示例18是示例10所述的方法，其中，在沉积所述导电填充材料之后，没有金属氮化物层被布置在所述导电填充材料与所述电介质层的表面之间，所述导电填充材料还不含金属氮化物。
示例19是示例10所述的方法，其中：所述电介质层在刻蚀停止层上方；刻蚀所述开口还包括刻蚀所述开口穿过所述刻蚀停止层以暴露导电特征；并且将所述电介质层的表面暴露于所述磷酸衍生物还包括，将所述刻蚀停止层的表面以及进一步限定所述开口的所述导电特征的表面暴露于所述磷酸衍生物，所述磷酸衍生物选择性地与所述电介质层的表面进行反应。
示例20是示例10所述的方法，其中，所述电介质层是SiOC材料。

Claims (19)

1.一种半导体结构，包括：
电介质层，所述电介质层在衬底上方，所述电介质层具有侧壁；
表面改性层，所述表面改性层沿着所述侧壁，所述表面改性层包括磷和碳，其中，所述表面改性层是通过将所述电介质层的表面暴露于磷酸衍生物进行反应而形成的；以及
导电特征，所述导电特征实体接触所述表面改性层，所述导电特征不包括阻挡层。
2.根据权利要求1所述的结构，其中，所述表面改性层是单层。
3.根据权利要求1所述的结构，其中，所述表面改性层的厚度在从1nm至2nm的范围内。
4.根据权利要求1所述的结构，其中，所述电介质层是SiOC材料。
5.根据权利要求1所述的结构，其中，所述导电特征不含金属氮化物。
6.一种半导体结构，包括：
第一电介质层，所述第一电介质层在衬底上方；
第一导电特征，所述第一导电特征被布置在所述第一电介质层中；
第二电介质层，所述第二电介质层在所述第一电介质层上方，所述第二电介质层具有侧壁；
表面改性层，所述表面改性层沿着所述第二电介质层的侧壁，所述表面改性层包括磷和碳；以及
第二导电特征，所述第二导电特征被布置在所述第二电介质层的侧壁之间，所述第二导电特征接触所述第一导电特征，其中，所述第二导电特征不含阻挡层。
7.根据权利要求6所述的结构，其中，所述表面改性层是单层。
8.根据权利要求6所述的结构，其中，所述第二导电特征不含金属氮化物。
9.根据权利要求6所述的结构，还包括刻蚀停止层，所述刻蚀停止层在所述第一电介质层上方，所述第二电介质层在所述刻蚀停止层上方，所述第二导电特征被布置在所述刻蚀停止层的侧壁之间并接触所述刻蚀停止层的侧壁。
10.一种用于半导体工艺的方法，所述方法包括：
穿过电介质层刻蚀开口，所述电介质层在衬底上方；
将限定所述开口的所述电介质层的表面暴露于磷酸衍生物进行反应以形成表面改性层，其中，所述磷酸衍生物包括二-(2-乙基己基)磷酸、二己基磷酸、乙基十六烷基磷酸酯、正丁基-辛基-磷酸氢盐、二异戊基磷酸、乙基辛基磷酸酯、或其组合；以及
将导电填充材料沉积在所述开口中以及所述表面改性层上。
11.根据权利要求10所述的方法，其中，将所述电介质层的表面暴露于所述磷酸衍生物包括，在所述电介质层的表面上流动包括所述磷酸衍生物的气体。
12.根据权利要求10所述的方法，其中，将所述电介质层的表面暴露于所述磷酸衍生物包括，将所述电介质层的表面暴露于包括所述磷酸衍生物和有机溶剂的湿法溶液。
13.根据权利要求10所述的方法，其中，将所述电介质层的表面暴露于所述磷酸衍生物包括在所述电介质层的表面上形成单层，形成所述单层包括将所述磷酸衍生物与所述电介质层的表面的材料进行反应，所述单层包含磷和碳。
14.根据权利要求13所述的方法，其中，所述单层的厚度在从1nm至2nm的范围内。
15.根据权利要求13所述的方法，其中，所述导电填充材料邻接所述单层。
16.根据权利要求10所述的方法，其中，刻蚀所述开口包括使用等离子体工艺。
17.根据权利要求10所述的方法，其中，在沉积所述导电填充材料之后，没有金属氮化物层被布置在所述导电填充材料与所述电介质层的表面之间，所述导电填充材料还不含金属氮化物。
18.根据权利要求10所述的方法，其中：
所述电介质层在刻蚀停止层上方；
刻蚀所述开口还包括刻蚀所述开口穿过所述刻蚀停止层以暴露导电特征；并且
将所述电介质层的表面暴露于所述磷酸衍生物还包括，将所述刻蚀停止层的表面以及进一步限定所述开口的所述导电特征的表面暴露于所述磷酸衍生物，所述磷酸衍生物选择性地与所述电介质层的表面进行反应。
19.根据权利要求10所述的方法，其中，所述电介质层是SiOC材料。
CN201910333983.3A 2018-09-28 2019-04-24 半导体结构及用于半导体工艺的方法 Active CN110970394B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/145,457 US10699944B2 (en) 2018-09-28 2018-09-28 Surface modification layer for conductive feature formation
US16/145,457 2018-09-28

Publications (2)

Publication Number Publication Date
CN110970394A CN110970394A (zh) 2020-04-07
CN110970394B true CN110970394B (zh) 2022-04-08

Family

ID=69781533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910333983.3A Active CN110970394B (zh) 2018-09-28 2019-04-24 半导体结构及用于半导体工艺的方法

Country Status (5)

Country Link
US (4) US10699944B2 (zh)
KR (1) KR102192873B1 (zh)
CN (1) CN110970394B (zh)
DE (1) DE102018126993B4 (zh)
TW (1) TWI713148B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699944B2 (en) 2018-09-28 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Surface modification layer for conductive feature formation
US20210143061A1 (en) * 2019-11-07 2021-05-13 International Business Machines Corporation Hybrid metallization and dielectric interconnects in top via configuration
US20220102138A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect Structure for Semiconductor Devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004707A (zh) * 2014-12-19 2017-08-01 英特尔公司 利用半导体器件的牺牲性阻挡层的选择性沉积
CN107431028A (zh) * 2015-04-29 2017-12-01 英特尔公司 微电子导电路径和制作所述微电子导电路径的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360393A (en) * 1980-12-18 1982-11-23 Solarex Corporation Vapor deposition of H3 PO4 and formation of thin phosphorus layer on silicon substrates
US6559070B1 (en) 2000-04-11 2003-05-06 Applied Materials, Inc. Mesoporous silica films with mobile ion gettering and accelerated processing
KR20020054720A (ko) * 2000-12-28 2002-07-08 박종섭 반도체장치의 절연층 특성 개선방법
JP4104109B2 (ja) 2001-11-05 2008-06-18 Ｋｉｓｃｏ株式会社 半導体製造プロセス用ドライエッチング残渣除去液
US20030148624A1 (en) * 2002-01-31 2003-08-07 Kazuto Ikemoto Method for removing resists
US7485162B2 (en) * 2003-09-30 2009-02-03 Fujimi Incorporated Polishing composition
US7223695B2 (en) 2004-09-30 2007-05-29 Intel Corporation Methods to deposit metal alloy barrier layers
DE102005025933B3 (de) 2005-06-06 2006-07-13 Centrotherm Photovoltaics Gmbh + Co. Kg Dotiergermisch für die Dotierung von Halbleitern
TWI320680B (en) * 2007-03-07 2010-02-11 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
US7754588B2 (en) 2007-09-28 2010-07-13 Tel Epion Inc. Method to improve a copper/dielectric interface in semiconductor devices
US8053867B2 (en) 2008-08-20 2011-11-08 Honeywell International Inc. Phosphorous-comprising dopants and methods for forming phosphorous-doped regions in semiconductor substrates using phosphorous-comprising dopants
JP5983162B2 (ja) 2012-01-25 2016-08-31 東京エレクトロン株式会社 半導体装置の製造方法
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US9502346B2 (en) * 2013-08-16 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with a sidewall layer and an ultra-thick metal layer and method of making
US20170074823A1 (en) * 2014-02-12 2017-03-16 The Doshisha Ion sensor catalyst, ion sensor using same, and quantification method
US9418889B2 (en) 2014-06-30 2016-08-16 Lam Research Corporation Selective formation of dielectric barriers for metal interconnects in semiconductor devices
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US10276397B2 (en) * 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. CVD metal seed layer
US10699944B2 (en) * 2018-09-28 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Surface modification layer for conductive feature formation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004707A (zh) * 2014-12-19 2017-08-01 英特尔公司 利用半导体器件的牺牲性阻挡层的选择性沉积
CN107431028A (zh) * 2015-04-29 2017-12-01 英特尔公司 微电子导电路径和制作所述微电子导电路径的方法

Also Published As

Publication number Publication date
US11942362B2 (en) 2024-03-26
KR20200037047A (ko) 2020-04-08
CN110970394A (zh) 2020-04-07
DE102018126993A1 (de) 2020-04-02
TWI713148B (zh) 2020-12-11
US20200328110A1 (en) 2020-10-15
KR102192873B1 (ko) 2020-12-21
TW202017108A (zh) 2020-05-01
US10699944B2 (en) 2020-06-30
US11600521B2 (en) 2023-03-07
US20240194522A1 (en) 2024-06-13
US20230207384A1 (en) 2023-06-29
US20200105587A1 (en) 2020-04-02
DE102018126993B4 (de) 2022-04-21

Similar Documents

Publication Publication Date Title
KR102263321B1 (ko) 로우 ｋ 유전체 및 이를 형성하기 위한 프로세스
US6821884B2 (en) Method of fabricating a semiconductor device
US11942362B2 (en) Surface modification layer for conductive feature formation
US7670946B2 (en) Methods to eliminate contact plug sidewall slit
US9824918B2 (en) Method for electromigration and adhesion using two selective deposition
KR101541611B1 (ko) 반도체 구조물 및 그 형성 방법
TW201724436A (zh) 互連線結構與其製造方法
US11961803B2 (en) Semiconductor structure having high breakdown voltage etch-stop layer
CN113314458A (zh) 半导体器件的扩散阻挡部及方法
US20120199980A1 (en) Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures
US11842922B2 (en) Method for forming interconnect structure
US20090017615A1 (en) Method of removing an insulation layer and method of forming a metal wire
US9947547B2 (en) Environmentally green process and composition for cobalt wet etch
US20080057727A1 (en) Method of manufacturing a semiconductor device
TWI837554B (zh) 形成互連結構的方法
CN111180384B (zh) 互连结构及其形成方法
TW202348825A (zh) 用於選擇性金屬沉積的選擇性抑制
CN114823499A (zh) 半导体装置
CN115841987A (zh) 形成互连结构的方法和互连结构
CN116314013A (zh) 互连结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant