KR20030001103A - 원자층 증착법을 이용한 구리 배선용 확산 방지막 형성 방법 - Google Patents
원자층 증착법을 이용한 구리 배선용 확산 방지막 형성 방법 Download PDFInfo
- Publication number
- KR20030001103A KR20030001103A KR1020010037439A KR20010037439A KR20030001103A KR 20030001103 A KR20030001103 A KR 20030001103A KR 1020010037439 A KR1020010037439 A KR 1020010037439A KR 20010037439 A KR20010037439 A KR 20010037439A KR 20030001103 A KR20030001103 A KR 20030001103A
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion barrier
- film
- forming
- atomic layer
- monolayer
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000000231 atomic layer deposition Methods 0.000 title claims abstract description 19
- 239000010949 copper Substances 0.000 title abstract description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title abstract description 25
- 229910052802 copper Inorganic materials 0.000 title abstract description 25
- 229910052751 metal Inorganic materials 0.000 title description 18
- 239000002184 metal Substances 0.000 title description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000002356 single layer Substances 0.000 claims description 22
- 239000010410 layer Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000002265 prevention Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims 1
- 238000001465 metallisation Methods 0.000 abstract description 2
- 238000009713 electroplating Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 241001620634 Roger Species 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 Cu 배선용 확산 방지막을 원자층 증착법에 의해 저온에서 증착함으로써, 균일한 두께를 얻을 수 있으며결정립이 없는 비정질 구조의 확산방지막 형성 방법을 제공하는데 그 목적이 있다. 이를 위해 본 발명은, 기판 상의 절연막을 선택적으로 식각하여 다마신 구조를 형성하는 제1단계; 상기 다마신 구조 상에 원자층 증착법에 의한 확산 방지막을 형성하는 제2단계; 상기 확산 방지막 상에 Cu막을 형성하는 제3단계; 및 상기 Cu막 및 상기 확산방지막을 화학 기계적 연마하여 상기 다마신 구조에 매립시키는 제4단계를 포함하여 이루어짐을 특징으로 하는 원자층 증착법에 의한 확산 방지막 형성 방법을 제공한다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 원자층 증착법(Atomic Layer Deposition; ALD)을 이용한 구리 배선용 확산 방지막 형성 방법에 관한 것이다.
일반적으로 반도체 소자 제조시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위해 금속 배선을 사용하고 있다.
이러한 금속 배선 재료로는 알루미늄(Al) 또는 텅스텐(W)이 널리 사용되고 있으나, 낮은 융점과 높은 비저항으로 인하여 초고집적 반도체 소자에 더이상 적용이 어렵게 되었다. 반도체 소자의 초고집적화에 따라 비저항은 낮고 일렉트로마이그레이션(electromigration; EM) 및 스트레스마이그레이션(stressmigration; SM) 등의 신뢰성이 우수한 물질의 이용이 필요하게 되었으며, 이에 부합할 수 있는 가장 적합한 재료로 구리가 최근에 관심의 대상이 되고 있다.
구리를 금속배선 재료로 이용하는 이유는, 구리의 녹는점이 1080℃로서 비교적 높을 뿐만 아니라(알루미늄: 660℃, 텅스텐: 3400℃), 비저항은 1.7μΩ㎝로서 알루미늄(2.7μΩ㎝), 텅스텐(5.6μΩ㎝)보다 매우 낮기 때문이다.
그러나, 구리 배선은 식각이 어렵고, 부식이 확산되는 문제를 지니고 있어서, 실용화에 상당한 어려움을 지니고 있었다.
이를 개선하고 실용화하기 위하여 싱글 다마신 공정(Single damascene process) 또는 듀얼 다마신 공정(Dual Damascene process)을 적용하였는데, 특히 듀얼 다마신 공정(Dual Damascence)을 주로 적용하고 있다.
여기서, 다마신 공정이라 함은 절연막(Dielectric layer)을 사진 및 식각으로 식각하여 트렌치(Trench)를 형성하고, 이 트렌치에 텅스텐(W), 알루미늄(Al), 구리(Cu) 등의 도전 물질을 채워 넣고 필요한 배선 이외의 도전 물질은 에치백(Etchback)이나 화학적기계적연마(Chemical Mechanical Polishing; CMP) 등의 기술을 이용하여 제거하므로써 처음에 형성한 트렌치 모양으로 배선을 형성하는 기술이다.
상기한 다마신 공정은, 특히 듀얼 다마신 공정은 주로 DRAM 등의 비트 라인(bit line) 또는 워드라인(Wordline), 금속배선 형성에 이용되며, 특히 다층 금속배선에서 상층 금속배선과 하층 금속배선을 접속시키기 위한 비아홀을 동시에 형성할 수 있을뿐만 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을 용이하게 하는 장점이 있다.
최근에는 전해도금(Electro Plating; EP)을 이용한 구리 배선공정이 실용화 단계에 이르고 있는데, 구리배선 공정은 반응성이온식각(Reactive Ion Etching; RIE) 방식으로 배선을 형성하는 알루미늄배선 공정과 달리 듀얼 다마신 공정을 이용하여 패턴을 형성시키고 배리어메탈을 증착한 후 구리의 전해도금으로 배선을 형성시킨다.
이 때, 구리 전해도금은 배리어메탈상에서 직접 이루어지는 것이 불가능하기 때문에 시드층(seed layer)으로서 구리를 얇게 증착한 후 전해도금을 수행해야 한다. 대표적인 방법으로는 물리기상증착(Physical Vapor Deposition; PVD) 방식의 TaNx, 구리시드층(Cu seed)을 순차적으로 증착한 후 구리를 전해도금한다.
그러나, 0.13㎛ 이하의 기술에서는 물리기상증착방식으로 배리어메탈 즉, 확산 방지막을 증착하는 것이 더이상 불가능하고, 이를 해결하기 위해 단차피복성이 우수한 화학기상증착(Chemical Vapor Deposition; CVD) 방식을 적용하고 있다. 또한, 구리 전해도금을 위한 물리기상증착(PVD) 방식의 구리 시드층의 증착도 미세한 크기의 패턴에는 더이상 적용할 수 없는 문제점이 있다.
이와 같은 화학기상증착(CVD) 방식의 배리어메탈로는 TiN, WN, TaN 등이 적용되고 있으나, 특히 TiN은 통상의 알루미늄배선 공정에 사용되고 있는 것이므로 가장 이용 가능성이 높으며, TiN막 위에서 우수한 막질의 구리 전해도금막을 얻을 수 있다는 것이 보고된 바 있다.[Yuri, Lantasov, Roger palmans, and Karen maex, "Direct copper electroplating", Advanced Metallization Conference in 2000, San Diego, CA, abstract No.53]
그러나, CVD-TiN으로는 구리배선에 대한 확산방지막으로서의 역할을 충분히 수행하지 못하므로 Si, B, W과 같은 제3의 원소(M)가 첨가된 TiN(M)을 사용하는 방법이 제안되었으나, 이 경우 구리 전해도금을 위해 화학기상증착법 또는 무전해도금법을 적용하였으나, 이는 공정을 복잡하게 함과 더불어 구리막 내부에 불순물이 다량 함유된다는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, 확산 방지막을 원자층 증착법에 의해 저온에서 증착함으로써, 균일한 두께를 얻을 수 있으며결정립이 없는 비정질 구조의 확산방지막 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 본 발명에 따른 확산방지막 형성 공정을 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명
10 : 기판
11 : 금속층
12 : 절연막
13 : 일원계 확산 방지막 단원자층
14 : 이원계 확산 방지막 단원자층
15 : Cu막
상기의 목적을 달성하기 위한 본 발명은, 기판 상의 절연막을 선택적으로 식각하여 다마신 구조를 형성하는 제1단계; 상기 다마신 구조 상에 원자층 증착법에 의한 확산 방지막을 형성하는 제2단계; 상기 확산 방지막 상에 Cu막을 형성하는 제3단계; 및 상기 Cu막 및 상기 확산방지막을 화학 기계적 연마하여 상기 다마신 구조에 매립시키는 제4단계를 포함하여 이루어짐을 특징으로 하는 원자층 증착법에 의한 확산 방지막 형성 방법을 제공한다.
바람직하게 본 발명의 확산 방지막 방지막 형성 단계는, 상기 다마신 구조 상에 일원계 확산 방지막 단원자층을 형성하는 제5단계; 및 상기 일원계 확산 방지막 단원자층 상에 이원계 확산 방지막 단원자층을 형성하는 제6단계를 포함하여 이루어지며, 소정의 확산 방지막 두께를 얻기 위해 상기 제5단계 및 상기 제6단계를 반복하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 금속배선의 형성 공정을 도시한 단면도이다.
먼저 도 1a에 도시된 바와 같이, 전도층(11)이 형성된 기판(10) 상에 산화막등의 절연막(12)을 증착한 다음, 절연막(12)을 선택적으로 식각하여 금속배선 콘택을 위한 트렌치(20)를 형성한 후, 트렌치(20) 내부를 포함한 전체 구조 표면을 따라 ALD에 의한 확산방지막을 형성하는 바, 먼저 Ta, Ti 또는 W 등의 일원계 확산방지막 단원자층(13)을 형성한다.
구체적으로 Ta 단원자층 형성을 일예로 하여 설명하면, Ta의 전구체(Precursor)인 Ta(C2H5)5) 가스와 He, Ne, Ar 또는 Xe 등의 비활성 가스가 혼합된 반응가스에 의해 Ta 단원자층(13)이 형성된다.
다음으로, 도 1b에 도시된 바와 같이, 일원계 확산방지막 단원자층(13) 예컨대, Ta 단원자층(13) 상에 이원계 확산방지막 단원자층(14)을 형성한다.
구체적으로, Ta(C2H5)5) 가스를 제거한 후 증착된 Ta를 TaN으로 변환시키기 위해 NH3 가스를 플로우시킨다. 이때, TaN 단원자층(14) 형성을 촉진시키기 위해 필요에 따라서는 플라즈마를 인가한다. 이어서, 불필요한 NH3를 제거한 후 상기 도 1a의 Ta막(13) 형성과 TaN막 형성을 반복해서 진행함으로써, 원하는 두께의 확산 방지막(13, 14)을 얻을 수 있게 된다. 한편, TaN막(14)은 200℃ 내지 350℃ 범위의 낮은 온도에서 실시함으로써 결정립이 없는 비정질 TaN막(14)을 얻을 수 있다.
다음으로 도 1c에 도시된 바와 같이, 전체 구조 상부에 Cu막(15)을 형성한 후, 절연막(12)이 노출될 때까지 Cu막(15)과 확산 방지막(13, 14)을 CMP 함으로써 Cu 금속배선 형성이 완료되며, 도면에 도시되지는 않았지만, 그 상부에 보호막을 추가로 형성한다.
상기한 바와 같이 이루어지는 본 발명은, 원자층 증착법을 이용하여 Cu 배선용 확산 방지막을 형성함으로써, 균일한 막 형성과 동시에 결정립이 없는 비정질 구조로 형성하여 Cu 확산 방지 능력을 극대화할 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은, 원자층 증착법을 이용하여 Cu 배선용 확산 방지막을 형성함으로써, 균일한 막 형성과 동시에 결정립이 없는 비정질 구조로 형성하여 Cu 확산 방지 능력을 극대화 시킴으로써, 소자의 특성 향상 및 수율 향상을 동시에 이룰 수 있는 탁월한 효과를 기대할 수 있다.
Claims (7)
- 반도체 소자 제조 방법에 있어서,기판 상의 절연막을 선택적으로 식각하여 다마신 구조를 형성하는 제1단계;상기 다마신 구조 상에 원자층 증착법에 의한 확산 방지막을 형성하는 제2단계;상기 확산 방지막 상에 Cu막을 형성하는 제3단계; 및상기 Cu막 및 상기 확산방지막을 화학 기계적 연마하여 상기 다마신 구조에 매립시키는 제4단계를 포함하여 이루어짐을 특징으로 하는 원자층 증착법에 의한 확산 방지막 형성 방법.
- 제 1 항에 있어서,상기 제2단계의 확산방지막 형성은,상기 다마신 구조 상에 일원계 확산 방지막 단원자층을 형성하는 제5단계; 및상기 일원계 확산 방지막 단원자층 상에 이원계 확산 방지막 단원자층을 형성하는 제6단계를 포함하여 이루어지며, 소정의 확산 방지막 두께를 얻기 위해 상기 제5단계 및 상기 제6단계를 반복하는 것을 특징으로 하는 원자층 증착법에 의한확산 방지막 형성 방법.
- 제 2 항에 있어서,상기 제5단계의 일원계 확산 방지막 단원자층의 형성은, Ta(C2H5)5에 He, Ne, Ar 또는 Xe 중 적어도 어느 하나의 가스를 더 포함하는 가스 분위기에서 이루어지는 것을 특징으로 하는 원자층 증착법에 의한 확산 방지막 형성 방법.
- 제 2 항에 있어서,상기 일원계 확산 방지막 단원자층은, Ta, Ti 또는 W 중 어느 하나인 것을 특징으로 하는 원자층 증착법에 의한 확산 방지막 형성 방법.
- 제 2 항에 있어서,상기 제6단계의 이원계 확산 방지막 단원자층의 형성은, NH3플로우 또는 플라즈마를 이용하는 것을 특징으로 하는 원자층 증착법에 의한 확산 방지막 형성 방법.
- 제 5 항에 있어서,상기 제6단계의 이원계 확산 방지막 단원자층의 형성은, 200℃ 내지 350℃의 온도 하에서 실시하는 것을 특징으로 하는 원자층 증착법에 의한 확산 방지막 형성 방법.
- 제 2 항에 있어서,상기 이원계 확산 방지막 단원자층은, WN, TaN 또는 TiN 중 어느 하나인 것을 특징으로 하는 원자층 증착법에 의한 확산 방지막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037439A KR20030001103A (ko) | 2001-06-28 | 2001-06-28 | 원자층 증착법을 이용한 구리 배선용 확산 방지막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037439A KR20030001103A (ko) | 2001-06-28 | 2001-06-28 | 원자층 증착법을 이용한 구리 배선용 확산 방지막 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030001103A true KR20030001103A (ko) | 2003-01-06 |
Family
ID=27711758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010037439A KR20030001103A (ko) | 2001-06-28 | 2001-06-28 | 원자층 증착법을 이용한 구리 배선용 확산 방지막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030001103A (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688055B1 (ko) * | 2004-05-10 | 2007-02-28 | 주식회사 하이닉스반도체 | 저온 장벽금속층을 이용한 금속배선 제조 방법 |
| KR100760920B1 (ko) * | 2006-07-25 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 반도체 집적회로 소자에서 구리 배선을 형성하는 방법 |
| US7341908B2 (en) | 2005-01-31 | 2008-03-11 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR100970795B1 (ko) * | 2005-07-20 | 2010-07-16 | 마이크론 테크놀로지, 인크. | 저저항 질화 티타늄막 |
| KR101045831B1 (ko) * | 2007-10-31 | 2011-07-01 | 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 | 반도체 장치 및 그 제조 방법 |
| KR101050863B1 (ko) * | 2004-06-30 | 2011-07-20 | 매그나칩 반도체 유한회사 | 반도체 소자의 확산 방지막 형성 방법 |
| WO2020023302A1 (en) * | 2018-07-26 | 2020-01-30 | Lam Research Corporation | Surface coating for plasma processing chamber components |
-
2001
- 2001-06-28 KR KR1020010037439A patent/KR20030001103A/ko not_active Application Discontinuation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688055B1 (ko) * | 2004-05-10 | 2007-02-28 | 주식회사 하이닉스반도체 | 저온 장벽금속층을 이용한 금속배선 제조 방법 |
| US7375024B2 (en) | 2004-05-10 | 2008-05-20 | Hynix Semiconductor Inc. | Method for fabricating metal interconnection line with use of barrier metal layer formed in low temperature |
| KR101050863B1 (ko) * | 2004-06-30 | 2011-07-20 | 매그나칩 반도체 유한회사 | 반도체 소자의 확산 방지막 형성 방법 |
| US7341908B2 (en) | 2005-01-31 | 2008-03-11 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR100970795B1 (ko) * | 2005-07-20 | 2010-07-16 | 마이크론 테크놀로지, 인크. | 저저항 질화 티타늄막 |
| US8058729B2 (en) | 2005-07-20 | 2011-11-15 | Micron Technology, Inc. | Titanium nitride films |
| US8633110B2 (en) | 2005-07-20 | 2014-01-21 | Micron Technology, Inc. | Titanium nitride films |
| KR100760920B1 (ko) * | 2006-07-25 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 반도체 집적회로 소자에서 구리 배선을 형성하는 방법 |
| KR101045831B1 (ko) * | 2007-10-31 | 2011-07-01 | 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 | 반도체 장치 및 그 제조 방법 |
| WO2020023302A1 (en) * | 2018-07-26 | 2020-01-30 | Lam Research Corporation | Surface coating for plasma processing chamber components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7875977B2 (en) | Barrier layers for conductive features | |
| US6821879B2 (en) | Copper interconnect by immersion/electroless plating in dual damascene process | |
| KR100623556B1 (ko) | 상호 접속 구조 및 그 제조 방법 | |
| US6242808B1 (en) | Semiconductor device with copper wiring and semiconductor device manufacturing method | |
| US6479902B1 (en) | Semiconductor catalytic layer and atomic layer deposition thereof | |
| US6998342B2 (en) | Electronic device manufacturing method | |
| US7879720B2 (en) | Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation | |
| US20090166867A1 (en) | Metal interconnect structures for semiconductor devices | |
| US6642145B1 (en) | Method of manufacturing an integrated circuit with a dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers | |
| KR20030001103A (ko) | 원자층 증착법을 이용한 구리 배선용 확산 방지막 형성 방법 | |
| KR101069630B1 (ko) | 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법 | |
| US20100193956A1 (en) | Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same | |
| KR100424714B1 (ko) | 반도체소자의 구리 배선 형성 방법 | |
| KR100667905B1 (ko) | 반도체 소자의 구리 금속배선 형성방법 | |
| TW200301524A (en) | Method for improving electromigration performance of metallization features through multiple depositions of binary alloys | |
| KR100749367B1 (ko) | 반도체 소자의 금속배선 및 그의 제조방법 | |
| US7902065B2 (en) | Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same | |
| KR100283110B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100462762B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100283107B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR20070046376A (ko) | 반도체 소자의 구리 금속배선 형성방법 | |
| US6388330B1 (en) | Low dielectric constant etch stop layers in integrated circuit interconnects | |
| KR100780648B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성 방법 | |
| KR100431742B1 (ko) | 반도체소자의 구리 배선 형성 방법 | |
| KR20090113621A (ko) | 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |