KR100780648B1 - 듀얼 다마신 공정을 이용한 금속배선 형성 방법 - Google Patents

듀얼 다마신 공정을 이용한 금속배선 형성 방법 Download PDF

Info

Publication number
KR100780648B1
KR100780648B1 KR1020010073869A KR20010073869A KR100780648B1 KR 100780648 B1 KR100780648 B1 KR 100780648B1 KR 1020010073869 A KR1020010073869 A KR 1020010073869A KR 20010073869 A KR20010073869 A KR 20010073869A KR 100780648 B1 KR100780648 B1 KR 100780648B1
Authority
KR
South Korea
Prior art keywords
trench
via hole
forming
metal wiring
dual damascene
Prior art date
Application number
KR1020010073869A
Other languages
English (en)
Other versions
KR20030042950A (ko
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010073869A priority Critical patent/KR100780648B1/ko
Publication of KR20030042950A publication Critical patent/KR20030042950A/ko
Application granted granted Critical
Publication of KR100780648B1 publication Critical patent/KR100780648B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 균일한 두께 및 피복성을 확보할 수 있는 듀얼 다마신 공정을 이용한 금속배선 형성 방법을 제공하기 위한 것으로 이를 위해 본 발명은, 전도층 상에 형성된 다층구조의 절연막을 선택적으로 식각하여 다마신 구조의 비아홀과 트렌치를 형성하되, 상기 비아홀의 장축이 상기 트렌치 방향으로 더 길도록 형성하는 단계; 및 상기 비아홀 및 상기 트렌치를 매립하는 금속배선을 형성하는 단계를 포함하는 듀얼 다마신 공정을 이용한 금속배선 형성 방법을 제공한다.
다마신, 비아홀, 금속배선, 트렌치, SADD, VFDD, TFDD.

Description

듀얼 다마신 공정을 이용한 금속배선 형성 방법{METHOD FOR FORMING METAL INTERCONNECTS USING DUAL DAMASCENE PROCESS}
도 1은 종래기술에 따른 금속배선 형성 공정을 도시한 개략도.
도 2a 내지 도 2d는 본 발명에 따른 금속배선 형성 공정을 도시한 단면도,
도 3은 본 발명에 따른 비아홀 형상을 구체화한 도면.
*도면의 주요 부분에 대한 부호의 설명
10 : 전도층
11, 13, 15 : 식각방지막
12, 14 : 절연막
V : 비아홀
T : 트렌치
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 듀얼 다마신 공정을 이용한 금속배선 형성 방법에 관한 것이다.
일반적으로 반도체 소자 제조시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위해 금속 배선을 사용하고 있다.
이러한 금속 배선 재료로는 알루미늄(Al) 또는 텅스텐(W)이 널리 사용되고 있으나, 낮은 융점과 높은 비저항으로 인하여 초고집적 반도체 소자에 더이상 적용이 어렵게 되었다. 반도체 소자의 초고집적화에 따라 비저항은 낮고 일렉트로마이그레이션(electromigration; EM) 및 스트레스마이그레이션(stressmigration; SM) 등의 신뢰성이 우수한 물질의 이용이 필요하게 되었으며, 이에 부합할 수 있는 가장 적합한 재료로 구리가 최근에 관심의 대상이 되고 있다.
구리를 금속배선 재료로 이용하는 이유는, 구리의 녹는점이 1080℃로서 비교적 높을 뿐만 아니라(알루미늄: 660℃, 텅스텐: 3400℃), 비저항은 1.7μΩ㎝로서 알루미늄(2.7μΩ㎝), 텅스텐(5.6μΩ㎝)보다 매우 낮기 때문이다.
그러나, 구리 배선은 식각이 어렵고, 부식이 확산되는 문제를 지니고 있어서, 실용화에 상당한 어려움을 지니고 있었다.
이를 개선하고 실용화하기 위하여 싱글 다마신 공정(Single damascene process) 또는 듀얼 다마신 공정(Dual Damascene process)을 적용하였는데, 특히 듀얼 다마신 공정(Dual Damascence)을 주로 적용하고 있다.
여기서, 다마신 공정이라 함은 절연막(Dielectric layer)을 사진 및 식각으로 식각하여 트렌치(Trench)를 형성하고, 이 트렌치에 텅스텐(W), 알루미늄(Al), 구리(Cu) 등의 도전 물질을 채워 넣고 필요한 배선 이외의 도전 물질은 에치백(Etchback)이나 화학적기계적연마(Chemical Mechanical Polishing; CMP) 등의 기술을 이용하여 제거하므로써 처음에 형성한 트렌치 모양으로 배선을 형성하는 기술이다.
상기한 다마신 공정은, 특히 듀얼 다마신 공정은 주로 DRAM 등의 비트 라인(bit line) 또는 워드라인(Wordline), 금속배선 형성에 이용되며, 특히 다층 금속배선에서 상층 금속배선과 하층 금속배선을 접속시키기 위한 비아홀을 동시에 형성할 수 있을뿐만 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을 용이하게 하는 장점이 있다.
듀얼 다마신 공정은 크게 비아퍼스트법(Via first)과 트렌치퍼스트법(Trench first) 및 셀프얼라인법(Self-align) 등이 있는 바, 도 1은 이러한 세가지 방법에 의한 비아홀과 트렌치를 형성하는 공정을 개략적으로 도시한 단면도이다.
여기서 SADD를 살펴보면, 전도층(10) 상에 식각방지막(11)과 층간절연막(12) 및 식각방지막(13)을 차례로 형성한 다음, 비아 콘택을 정의하기 위한 감광막 패턴(21)을 이용하여 식각방지막(13)을 선택적으로 식각함으로써 비아 콘택 영역이 정의된다.
이어서, 감광막 패턴(21)을 제거한 후, 층간절연막(14)과 식각방지막(15)을 차례로 형성한 다음, 비아 콘택 및 트렌치 구조를 정의하기 위한 감광막 패턴(16)을 형성한다. 이 때, 비아 콘택 형성 영역은 초기에 정의된 영역과 오버랩되도록 한다,
계속해서, 감광막 패턴(16)을 마스크로 해서 식각방지막(15)과 층간절연막(14)을 선택적으로 식각하는 바, 비아 콘택 예정 영역에서는 초기에 예정된 비아 콘택 영역의 하부 즉, 식각된 식각방지막(13) 하부의 층간절연막(12) 까지 식각이 이루어진 자기정렬이 이루어진다. 이 때, 비아 콘택 및 트렌치 형성 예정 영역의 식각 공정은 각각 식각방지막 '11', '13'에서 멈추게 된다.
다음으로, 상기 노출된 식각방지막(11, 13)을 제거함으로써, 듀얼 다마신 구조의 비아홀(V) 및 트렌치(T)가 형성된다.
한편, 도시된 VFDD 및 TFDD의 경우도 동일한 공정을 통해 이루어지는 바, 각각은 트렌치(T)를 번저 형성하느냐 또는 비아홀(V)을 먼저 형성하느냐에 따라 약간의 공정 사으이 차이가 있을 뿐 무엇이 더 효과적이라고는 뚜렷하게 밝힐 수가 없다.
여기서, 도면부호 '17', '18', '19', '20'은 각각 감광막 패턴을 도시한다.
한편, 최근에는 전해도금(Electro Plating; EP)을 이용한 구리 배선공정이 실용화 단계에 이르고 있는데, 구리배선 공정은 반응성이온식각(Reactive Ion Etching; RIE) 방식으로 배선을 형성하는 알루미늄배선 공정과 달리 듀얼 다마신 공정을 이용하여 패턴을 형성시키고 배리어메탈을 증착한 후 구리의 전해도금으로 배선을 형성시킨다.
이 때, 구리 전해도금은 배리어메탈상에서 직접 이루어지는 것이 불가능하기 때문에 시드층(seed layer)으로서 구리를 얇게 증착한 후 전해도금을 수행해야 한다. 대표적인 방법으로는 물리기상증착(Physical Vapor Deposition; PVD) 방식의 TaNx, 구리시드층(Cu seed)을 순차적으로 증착한 후 구리를 전해도금한다.
그러나, 0.13㎛ 이하의 기술에서는 물리기상증착방식으로 배리어메탈 즉, 확산 방지막을 증착하는 것이 더이상 불가능하고, 이를 해결하기 위해 단차피복성이 우수한 화학기상증착(Chemical Vapor Deposition; CVD) 방식을 적용하고 있다. 또한, 구리 전해도금을 위한 물리기상증착(PVD) 방식의 구리 시드층의 증착도 미세한 크기의 패턴에는 더이상 적용할 수 없는 문제점이 있다.
이와 같은 화학기상증착(CVD) 방식의 배리어메탈로는 TiN, WN, TaN 등이 적용되고 있으나, 특히 TiN은 통상의 알루미늄배선 공정에 사용되고 있는 것이므로 가장 이용 가능성이 높으며, TiN막 위에서 우수한 막질의 구리 전해도금막을 얻을 수 있다는 것이 보고된 바 있다.[Yuri, Lantasov, Roger palmans, and Karen maex, "Direct copper electroplating", Advanced Metallization Conference in 2000, San Diego, CA, abstract No.53]
그러나, CVD-TiN으로는 구리배선에 대한 확산방지막으로서의 역할을 충분히 수행하지 못하므로 Si, B, W과 같은 제3의 원소(M)가 첨가된 TiN(M)을 사용하는 방법이 제안되었으나, 이 경우 구리 전해도금을 위해 화학기상증착법 또는 무전해도금법을 적용하였으나, 이는 공정을 복잡하게 함과 더불어 구리막 내부에 불순물이 다량 함유된다는 문제점이 있다.
상기한 바와 같은 문제점을 해결하기 위해 원자층증착법 등을 이용하는 것도 생각할 수 있느나, 이 또한 공정이 복잡하므로 근본적인 해결책이라고 볼 수 없는 바, 상기한 문제를 근본적으로 해결할 수 있는 방법이 필요하다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, 균일한 두께 및 피복성을 확보할 수 있는 듀얼 다마신 공정을 이용한 금속배선 형성 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은, 전도층 상에 형성된 다층구조의 절연막을 선택적으로 식각하여 다마신 구조의 비아홀과 트렌치를 형성하되, 상기 비아홀의 장축이 상기 트렌치 방향으로 더 길도록 형성하는 단계; 및 상기 비아홀 및 상기 트렌치를 매립하는 금속배선을 형성하는 단계를 포함하는 듀얼 다마신 공정을 이용한 금속배선 형성 방법을 제공한다.
바람직하게, 본 발명의 상기 비아홀을 상기 장축이 그 단축에 비해 10% 내지 50% 더 길도록 형성하는 것을 특징으로 하며,
상기 비아홀을 그 평면 형상이 타원형, 직사각형 또는 마름모 형상으로 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 금속배선의 형성 공정을 도시한 단면도이다.
먼저 도 2a에 도시된 바와 같이, 전도층(10) 상에 식각방지막(11)과 절연막(12) 및 식각방지막(13)을 차례로 형성한 다음, 비아 콘택을 정의하기 위한 감광막 패턴(21)을 이용하여 식각방지막(13)을 선택적으로 식각함으로써 비아 콘택 예정 영역이 정의된다.
이어서, 도 2b에 도시된 바와 같이 감광막 패턴(21)을 제거한 후, 절연막(14)과 식각방지막(15)을 차례로 형성한 다음, 비아 콘택 및 트렌치 구조를 정의하기 위한 감광막 패턴(16)을 형성한다. 이 때, 비아 콘택 형성 영역은 초기에 정의된 영역과 오버랩되도록 한다,
계속해서, 도 2c에 도시된 바와 같이 감광막 패턴(16)을 마스크로 해서 식각방지막(15)과 절연막(14)을 선택적으로 식각하는 바, 비아 콘택 예정 영역에서는 초기에 예정된 비아 콘택 영역의 하부 즉, 식각된 식각방지막(13) 하부의 절연막(12) 까지 식각이 이루어진 자기정렬이 이루어진다. 이 때, 비아 콘택 및 트렌치 형성 예정 영역의 식각 공정은 각각 식각방지막 '11', '13'에서 멈추게 된다.
다음으로, 도 2d에 도시된 바와 같이 상기 노출된 식각방지막(11, 13)을 제거함으로써, 듀얼 다마신 구조의 비아홀(V) 및 트렌치(T)가 형성된다.
다음으로, 도면에 도시되지는 않았지만 금속배선용 물질을 증착하여 상기 비아홀(V) 및 트렌치(T)를 매립하도록 금속배선을 형성한다.
한편, 본 발명에서는 상기한 바와 같은 통상적인 방법을 이용하는 바, 특이한 점은 비아홀(V)의 형태에 있다.
즉, 본 발명은 비아홀(V)의 장축이 트렌치(T) 방향으로 더 길도록 형성함으로써, 그 매립 특성을 향상시키도록 한 것인 바, 도 3에 도시된 바와 같이 비아홀(V)의 장축이 트렌치(T) 방향 즉, 금속라인 방향(y-y')이 되도록 하는 마스크를 이용하여 상기한 구조가 되도록 형성한다.
한편, x-x'방향의 경우 양측간의 폭이 좁아 단차피복성이 y-y' 방향에 비해 떨어지므로 금속라인이 형성될 트렌치 방향인 y-y' 방향으로 그 장축이 형성되는 타원형이 되도록 하며, 이 때 장축은 단축에 비해 10% ∼ 50% 보다 더 길게 하는 것이 바람직하며, 상기한 타원형 이외에 직사각형 또는 마름모형으로도 가능하다.
상기한 공정 과정에서 절연막은 HDP, TEOS, BPSG 등의 산화막을 이용하는 바, 그 두께를 3000Å ∼ 20000Å으로, 식각방지막의 경우 질화막 또는 산화질화막 등을 이용하여 200Å ∼ 2000Å의 두께로 형성하는 것이 바람직하다.
한편, 상기한 셀프얼라인방식 이외에 VFDD 또는 TFDD 방식도 적용이 가능하며, 금속배선 물질로는 알루미늄 또는 구리 등을 사용하며, 금속배선은 그 하부에 확산방지막을 포함한다.
상기한 바와 같이 이루어지는 본 발명은, 금속배선 형성을 위한 비아홀과 트렌치를 형성할 때, 비아홀의 평면적인 형상을 트렌치 방향으로 긴 타원형의 형상으로 함으로써 단차피복성을 향상시킬 수 있어 금속배선 형성에 따른 특성 열화를 방 지할 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은, 별도의 추가 공정없이 금속배선 형성시 균일한 막 형성 및 단차피복성을 이룰 수 있도록 함으로써, 소자의 특성 향상 및 수율 향상을 동시에 이룰 수 있는 탁월한 효과를 기대할 수 있다.

Claims (3)

  1. 전도층 상에 형성된 다층구조의 절연막을 선택적으로 식각하여 다마신 구조의 비아홀과 트렌치를 형성하되, 상기 비아홀의 장축이 상기 트렌치 방향으로 더 길도록 형성하는 단계; 및
    상기 비아홀 및 상기 트렌치를 매립하는 금속배선을 형성하는 단계
    를 포함하는 듀얼 다마신 공정을 이용한 금속배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 비아홀을 상기 장축이 그 단축에 비해 10% 내지 50% 더 길도록 형성하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 비아홀을 그 평면 형상이 타원형, 직사각형 또는 마름모 형상으로 형성하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성 방법.
KR1020010073869A 2001-11-26 2001-11-26 듀얼 다마신 공정을 이용한 금속배선 형성 방법 KR100780648B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010073869A KR100780648B1 (ko) 2001-11-26 2001-11-26 듀얼 다마신 공정을 이용한 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010073869A KR100780648B1 (ko) 2001-11-26 2001-11-26 듀얼 다마신 공정을 이용한 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20030042950A KR20030042950A (ko) 2003-06-02
KR100780648B1 true KR100780648B1 (ko) 2007-11-29

Family

ID=29571377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010073869A KR100780648B1 (ko) 2001-11-26 2001-11-26 듀얼 다마신 공정을 이용한 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100780648B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990087024A (ko) * 1998-05-28 1999-12-15 김영환 반도체 소자의 다층배선 구조 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990087024A (ko) * 1998-05-28 1999-12-15 김영환 반도체 소자의 다층배선 구조 제조방법

Also Published As

Publication number Publication date
KR20030042950A (ko) 2003-06-02

Similar Documents

Publication Publication Date Title
KR100528559B1 (ko) 반도체 장치의 상호접속 구조 및 형성 방법
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
KR100558009B1 (ko) 확산방지막을 선택적으로 형성하여 반도체소자를 제조하는방법 및 그것에 의해 제조된 반도체소자
US5744376A (en) Method of manufacturing copper interconnect with top barrier layer
US6884710B2 (en) Semiconductor device having multi-layer copper line and method of forming same
US6509267B1 (en) Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US6492722B1 (en) Metallized interconnection structure
US6239021B1 (en) Dual barrier and conductor deposition in a dual damascene process for semiconductors
US6020266A (en) Single step electroplating process for interconnect via fill and metal line patterning
US6953745B2 (en) Void-free metal interconnection structure and method of forming the same
US6080656A (en) Method for forming a self-aligned copper structure with improved planarity
US7223684B2 (en) Dual damascene wiring and method
KR100332118B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100265615B1 (ko) 반도체 소자의 금속배선 제조방법
KR100562985B1 (ko) 반도체 소자의 금속배선 형성방법
KR100424714B1 (ko) 반도체소자의 구리 배선 형성 방법
KR100780648B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성 방법
US6200890B1 (en) Method of fabricating copper damascene
US6509257B1 (en) Semiconductor device and process for making the same
KR20030001103A (ko) 원자층 증착법을 이용한 구리 배선용 확산 방지막 형성 방법
JP4110829B2 (ja) 半導体装置の製造方法
KR100462762B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR100431742B1 (ko) 반도체소자의 구리 배선 형성 방법
KR100617059B1 (ko) 반도체 소자의 다마신 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee