JP4527393B2 - 半導体装置用Cu系合金配線及びその製造方法 - Google Patents

半導体装置用Cu系合金配線及びその製造方法 Download PDF

Info

Publication number
JP4527393B2
JP4527393B2 JP2003432455A JP2003432455A JP4527393B2 JP 4527393 B2 JP4527393 B2 JP 4527393B2 JP 2003432455 A JP2003432455 A JP 2003432455A JP 2003432455 A JP2003432455 A JP 2003432455A JP 4527393 B2 JP4527393 B2 JP 4527393B2
Authority
JP
Japan
Prior art keywords
thin film
based alloy
wiring
temperature oxidation
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003432455A
Other languages
English (en)
Other versions
JP2005191363A (ja
Inventor
隆 大西
雅夫 水野
実佳子 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2003432455A priority Critical patent/JP4527393B2/ja
Publication of JP2005191363A publication Critical patent/JP2005191363A/ja
Application granted granted Critical
Publication of JP4527393B2 publication Critical patent/JP4527393B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ULSI(超大規模集積回路)等に代表されるSi半導体デバイスの配線に関するものであり、特に低電気抵抗で且つ高温酸化耐性に優れた特性を有し、微細構造の配線材として好適なCu合金配線と、その形成に用いるスパッタリングターゲットに関するものである。
近年、LSI(大規模集積回路)の高集積化や高速信号伝播の要求を満たすためデザインルールは縮小の一途を辿っており、配線ピッチや配線幅の縮小、配線間距離の縮小はますます加速されている。これらはデバイスの高速化を主目的とするものであるが、高速化のための他の手法として近年、低抵抗配線材料を使用する試みが活発化している。すなわち従来のAl系配線材料に代わる低電気抵抗の材料として、Cu系配線材料の使用が検討されている。
Cu系の配線材料は、電気抵抗が低いことに加えて、ULSI内を流れる電流による配線の変形や断線(エレクトロマイグレーション)等を起こし難く、更には、低価格であることから、最も有力な材料とされている。しかしCu系配線は、旧来から汎用されてきたAl系配線とは異なる特性を有しているので、実用化を進めていくに当たっては解決すべき課題も多い。
そうした課題の一つに耐食性の向上が挙げられる。Cu系薄膜は、薄膜形成後に室温で放置すると、膜の残留応力を駆動力として再結晶・粒成長を起こすことが知られている(特許文献1)。この現象はセルフアニールと呼ばれ、Al系薄膜には見られない現象である。そのためCu系薄膜(Cu系配線)では、成膜した後に400〜500℃程度で熱処理し、膜を安定化(再結晶・粒成長を抑制)させることが通例となっており、Cu系薄膜では、この熱処理過程で生じる酸化劣化が解決課題の一つになっている(特許文献2)。
ちなみにA1合金は、酸化性雰囲気下で表面に緻密な酸化皮膜を形成するため優れた耐食性を示すが、Cuは酸化皮膜を形成し難く、且つ酸化皮膜が形成されてもバリア性が乏しく耐食性に劣るため、酸化によって腐食(配線腐食)を生じるからである。
こうしたCu系薄膜(Cu系配線)の高温酸化の問題については、これまで材料面から幾つかの改善策が講じられているが、需要者の要望を満足し得るものとは言えない。なお、CuはAlの様にドライプロセスによるエッチングが難しいため、通常は、Si酸化膜などの絶縁膜に予め溝や孔(トレンチやビア)等の配線パターンを形成した後、スパッタリングや電解メッキ等によりCu系薄膜を形成して上記パターンに埋没させ、化学的機械的研磨法(CMP)で平坦化して配線を形成するダマシン配線構造がとられている。ちなみにCu配線は、通常、電解めっき法で形成されるため合金化が難しく、これまでは純Cu配線を使用するのが常識とされており、一部の改良技術(例えば特許文献3,4など)は開発されているものの、Cu配線の合金化など材料面からの対策は著しく立ち遅れている。
特開2000−269334号公報 特開2000−34562号公報 特開平3−152806号公報 特開平3−196619号公報
本発明は上記の様な事情に着目してなされたものであって、その目的は、前述した様な従来技術にみられる課題を解決し、低い電気抵抗率を維持しながら、高温酸化耐性に優れたCu系合金配線を提供することにある。本発明の他の目的は、上記の様な優れた性能を有するCu系合金配線を形成するための素材として有用なスパッタリングターゲットを提供することにある。
上記課題を解決することのできた本発明にかかる半導体装置用Cu系合金配線とは、Geを含むCu合金からなるところに特徴を有している。該Cu合金として特に好ましいのは、Ge含量が0.2〜1.0at%のCu合金であり、本発明のCu系合金配線は、スパッタリングにより形成されたものであることが好ましい。
また本発明の他の構成は、上記半導体装置の配線形成用として使用されるスパッタリングターゲットであって、Geを0.2〜1.0at%含有するCu系合金からなるところに要旨が存在する。
本発明によれば、特に低電気抵抗で且つ高温酸化耐性に優れたCu系合金配線を提供することができ、次世代型ULSI(次世代型Si半導体デハイス)に求められる微細構造の高性能配線を実現可能にする。
上記課題を解決するため本発明では、Cu系配線としてCu−Ge系合金薄膜(CuにGeを少量添加した合金薄膜)を用いる。この際、Cuに含有させるGeの量は0.2at%以上、1.0at%以下であり、また、Cu−Ge系合金薄膜を形成するための好ましい方法はスパッタリング法である。
スパッタリング法によって形成したCu−Ge系合金薄膜は、純Cu薄膜に比べて格段に優れた高温酸化耐性(500℃程度まで)を有しており、且つ、他の方法で形成したCu合金薄膜に比べても優れた高温酸化耐性を示す。この様な特性を発現する理由は、追って詳述する如くCu薄膜表面へのGeの濃化とGeを含む酸化皮膜の形成によるものと考えられる。
即ちCu−Ge系合金薄膜は、スパッタリングで形成した直後の状態(as−deposited)ではGeが均一に固溶しており、Geの濃度分布は厚み方向に亘ってほぼ均一である。ところが、このCu−Ge系合金薄膜を酸素分圧が存在する雰囲気で加熱すると、GeがCu合金膜の表面方向へ拡散して濃化し、表面にGeO含有比率の高い強固な酸化皮膜を形成する。この酸化皮膜は、酸素の拡散バリア層として極めて優れたものであることから、結果的に優れた高温酸化耐性を発揮する。
該Cu系合金薄膜中のGe含量は、0.2〜1.0at%の範囲とすることが望ましい。その理由は、Geの含有量が0.2at%未満では、Cuに対するGeの絶対量が不足するため、薄膜の表面に酸化皮膜(GeO2)が均一な連続膜として形成され難くなって、酸素の拡散バリアとして有効に作用しなくなり、高温酸化耐性が不十分になるためと思われる。Geの含有量が多くなるほど高温酸化耐性は向上するが、CuへのGeの添加量を増やすにつれて電気抵抗率が高まってくるので、Geの含有量は1.0at%以下に抑えるべきである。高温酸化耐性と電気抵抗率を両立させる上でより好ましいGe含量は0.5at%以上、1.0at%以下である。
上記Cu−Ge系の合金薄膜は、スパッタリングによって形成することが望ましい。その理由は、スパッタリング法によれば、所望の成分組成のCu合金薄膜を容易に形成できるからである。ちなみに、純Cu薄膜(配線)を形成する手段としては、スパッタリング法以外にも、電解メッキ法や置換メッキ法、CVD法(化学蒸着法)などが挙げられるが、これらスパッタリング法以外の手法ではCu合金薄膜を形成することが難しく、形成できたとしても一部の合金系に限られ、所望の成分組成のCu合金薄膜を自由に形成することは難しい。
なお、スパッタリング法でCu−Ge系合金薄膜を形成する際に、ビアホール(孔)やトレンチ(溝)が微細である場合、特に幅が0.15μm程度以下で深さが直径の4倍程度以上になると、該ビアホール(孔)やトレンチ(溝)内にCu系合金を確実に充填させながら形成することが困難になる(即ち、トレンチ・ビアにCu薄膜を埋込ながら形成するダマシン配線形成プロセスが困難になる)ことが懸念される。従ってその様な場合は、たとえば特開2001−250796号公報などに開示されている様な方法で、ビアホール(孔)やトレンチ(溝)の表面をCu−Ge系合金薄膜で被覆してCu−Ge系合金配線膜を形成した後、高圧の不活性ガス雰囲気下でアニール処理することによって、ビアホール(孔)やトレンチ(溝)にCu−Ge系合金を充填する方法などを採用すればよい。
上記の様に本発明に係るCu−Ge系合金配線膜は、純Cuや従来のCu合金に比べて著しく優れた高温酸化耐性を有しているが、バリア膜自体は従来通り必要であり、バリア膜で覆われるCu合金配線では本来的に耐食性は問題にならないとも考えられる。しかし、本発明が好ましく採用される前記ダマシン配線形成プロセスでは、通常、予めバリアを形成したビア・トレンチに対して、スパッタリング法でCu−Ge系合金配線の埋め込みが行われるが、この埋め込みプロセス中では当該合金配線の表面にバリアは無く剥き出しとなっているため、該合金には酸化耐性が必要となるのである。
しかも最近では配線膜の実効抵抗値を極力低減させるため、Cu系合金配線の表面に形成されるバリア膜は極力薄くすることが望まれており、バリア膜が薄くなるとバリア性は低下することが懸念される。しかし本発明のCu−Ge系合金配線では、上記の様に合金配線膜の表面にGeOよりなるバリア性の高い酸化皮膜が形成されるので、元々のバリア膜がたとえ薄くとも、高レベルの高温酸化耐性を確保できる。
また、本発明が好ましく適用されるダマシン配線プロセスでは、前述した如くビア・トレンチに配線を埋め込んだ後に上部をCMP研磨するが、この際にCu系合金薄膜の耐食性も問題となる。しかし本発明のCu−Ge系合金配線は、その表面に形成される耐酸化性皮膜の存在によって湿潤下での耐食性においても優れた性能を発揮すると思われ、更には、純Cu系配線で指摘される加熱による凝集も抑制される。またダマシン配線プロセスを実施する際に、室温再結晶防止のためのアニール処理を大気雰囲気で行う場合は当然に高温酸化耐性が必要になるが、本発明のCu−Ge系合金配線はこうした要求特性も十分に満たすものとなる。
なお本発明は、上記の様に合金薄膜表面にGeO系の酸化物を形成させることによって卓越したバリア作用を発揮させるところに最大の特徴を有するもので、そのためには必須元素として特定量のGeを含有することを不可欠の要件とするが、こうした特徴を阻害しない範囲であれば、更に他の元素として、例えばMg,Ti,Sb,Nb,Yなどの希土類元素などを更に少量含有させ、三元系以上のCu系合金として使用することも可能である。
また、本発明に係るCu−Ge系合金配線膜の形成方法は特に制限されないが、任意組成のCu−Ge系合金配線膜を効率よく形成する上で好ましいのはスパッタリング法を採用したダマシン法である。より具体的には、常法に従って半導体基板上に酸化シリコンや窒化シリコンなどの絶縁膜を形成し、該絶縁膜に埋込配線用のトレンチやビアホールを形成してその表面に窒化タンタルなどのバリア膜を形成した後、スパッタリング法(より好ましくは、DCマグネトロンスパッタリング法など)によって上記トレンチやビアホールを埋める様に前掲のCu−Ge系合金膜を形成し、その後、通常はアニール処理を施してから、CMPなどで表面研磨することによって配線パターンを形成する方法、などが、非限定的に例示される。
この際、Cu−Ge系合金膜の形成にはスパッタリングターゲットが使用されるが、本発明は該ターゲットも保護範囲に包含される。このスパッタリングターゲットは、前述した如く形成すべきCu系合金配線膜組成に応じてGe含量を調整したCu−Ge系合金そのものであり、これをスパッタリング装置の形状や構造に応じて任意の形状(角型プレート状、円形プレート状、ドーナツプレート状など)に加工したものが含まれる。
以下、具体例を示す実施例によって本発明を更に詳細に説明するが、本発明はもとより下記実施例によって制限されるものではなく、前・後記の趣旨に適合し得る範囲で変更実施することは、全て本発明の技術範囲に包含される。
実施例1
直径2インチのシリコンウェハーに、TaN薄膜とCu薄膜を各々膜厚が50nmと400nmになる様に順次形成した。ここで、TaN薄膜は、DCマグネトロンスパッタリング法を採用し、純Taターゲットを用いてAr+Nガス雰囲気中で反応性スパッタリング法によって形成した。この上部に、DCマグネトロンスパッタリング法によってCu系合金薄膜を形成した。Cu系合金薄膜の形成には、純Cuターゲット(純度99.99%)上に5mm角のGeチップを所定量設置した複合ターゲットを用いてスパッタリングを行い、Ge含量の異なる複数組成のCu−Ge系合金薄膜(ブランケット薄膜)を形成した。
得られたCu−Ge系合金薄膜の組成をICP発光分光分析装置(島津製作所製のICP発光分光分析装置「ICP−8000型」)を用いて定量分析した。また、その後、フォトリソグラフィーおよびウェットエッチング(エッチャントとしては硫酸系エッチャントを使用)により所定形状にパターニングしたCu−Ge系合金薄膜に対し、三和無線測器研究所製のマニピュレーター「MU−6型」と、日置電気製の「H10K1 3224mΩ Hi Tester」とを用いて、4探針法により室温(25℃)で電気抵抗率(比抵抗値)を測定した。
これらの実験で得られたCu−Ge系合金薄膜配線の電気抵抗率は図1に示す通りであり、Cu−Ge系合金薄膜中のGe含有量が多くなるにつれて、電気抵抗率は直線的に増加している。
実施例2
前記実施例1と同様にして、成分組成の異なる数種類のCu−Ge系合金薄膜を形成し、得られたCu−Ge系合金薄膜に対し、200〜400℃で各々30分間等温保持する熱処理(アニール)を施した。この際、Cu−Ge系合金薄膜の酸化を防ぐため、熱処理は真空中(真空度5×10−6Torr以下)で行った。熱処理後、実施例1と同様にしてCu−Ge系合金薄膜を所定形状にパターニングし、同様にして4探針法により電気抵抗率(比抵抗値)を室温で測定した。所定組成、所定温度で熱処理したCu−Ge系合金薄膜配線の電気抵抗率を図2に示す。
図2からも明らかな様に、Ge含量の多いCu合金薄膜ほど電気抵抗率は高いが、熱処理により電気抵抗率は低下する。そして、熱処理温度が高くなるほど電気抵抗率の低下は大きく、また、Ge含量の多い合金薄膜ほど電気抵抗率の低下率は大きい。
配線ルールが0.1μm以下になることが予測される次世代型ULSI(Si半導体デバイス)では、実効的な配線の電気抵抗率を6.0μΩcm以下にする必要があると考えられており、そのためには、配線材料であるCu−Ge系合金薄膜の電気抵抗率を4.0μΩcm以下に抑えることが望ましい。この点を考慮すると、Cu−Ge系合金薄膜中のGe含量は1.0at%以下にすべきことが分かる。
実施例3
前記実施例1と同様にして所望組成のCu−Ge系合金薄膜を形成し、得られたCu−Ge系合金薄膜について高温酸化耐性評価を行った。高温酸化耐性試験としては、Cu−Ge系合金薄膜に対し500℃で5分間等温保持する熱処理(アニール)を行い、熱処理前後の分光反射率を日本分光社製の紫外線可視赤外分光光度計「V−5700型」によって測定した。この際、熱処理はN中にOを1%含有させたガス雰囲気で行った。そして、熱処理前後の分光反射率の変化量(変化率)によって耐食性を評価した。
なお、Cu薄膜は高温酸化によって均一に腐食されるが、この際、薄膜表面には微細な粗れ(微細な凹凸)や酸化皮膜が形成されるため、腐食が進行するにつれて反射率は低下する。よって、この反射率の低下度合いが大きいものほど耐食性は劣ると考えられるため、反射率の低下量(減少率)を耐食性の定量的尺度とした。
純Cu薄膜と所定組成のCu−Ge系合金薄膜について、高温酸化耐性試験前の分光反射率を図3に示す。分光反射率はGe添加量に拘らず略同等であり、波長と分光反射率の関係も、Ge添加量に拘らずほぼ同様の形状になることが分かる。
また、純Cu薄膜と所定組成のCu−Ge系合金薄膜について、高温酸化耐性試験後の分光反射率を図4に示す。この図からも明らかな様に純Cu薄膜では、高温酸化耐性試験後に反射率が大きく低下し、可視光領域(λ−400〜800nm)全域に亘って10%程度の反射率しか示さなくなる。実際に純Cu薄膜は、高温酸化耐性試験後に褐色に変色しており、目視でも酸化腐食していることが明確に認められた。
これに対しCu−Ge系合金薄膜では、分光反射率は高温酸化耐性試験前後で殆んど変化しておらず、高温酸化耐性に優れていることが分かる。また反射率の変化量(減少率)は、Ge含量が多くなるにつれて減少しており、Ge含量が多いほど高温酸化耐性に優れることが分かる。
次に、Cu−Ge系合金薄膜中のGe含量と高温酸化耐性試験前後の波長:λ=800nmにおける反射率の変化量の関係を図5に示す。この図からも明らかな様に、Geを少量添加するだけで反射率の変化(低下)は著しく抑えられ、特にGe含有量を0.2at%以上にすると、高温酸化耐性試験による反射率の低下を20%以下に抑えることができ、優れた高温酸化耐性を発揮し得るものとなる。しかしその効果はGe含量が1.0at%で飽和し、それ以上の添加は経済的に無駄と判断される。
実施例4
Cu−Ge系合金薄膜が、純Cu薄膜に比べて優れた高温酸化耐性を発現する理由を明らかにするため、高温酸化耐性試験前後の薄膜試料について構成元素の表面分析(状態分析)を行った。分析にはパーキン・エルマー社製のX線光電子分光装置(商品名「PHI5400MC型」)を使用し、構成元素であるCu,GeとO,Nの状態、および分析元素の深さ方向(膜厚方向)の濃度プロファイルを求めた。深さ方向の濃度プロファイル測定では、薄膜試料を表面からArでエッチングしながら測定し、深さはエッチング時間から換算した(換算レート:1.7nm/min.)。酸化皮膜の厚さは、酸素濃度が最高濃度から最低濃度に変化する厚さの1/2とした。
前記実施例1と同様の方法で、純Cu薄膜およびCu−1.0at%Ge系合金薄膜を形成し、得られた薄膜試料に対し、実施例3と同様の方法で高温酸化耐性評価試験を行った。高温酸化耐性試験前後の前記薄膜試料に対し、上記と同様にしてXPS(X線光電子分光法)によって「表面近傍におけるCuの状態と価数変化」、「Cu−1.0at%Ge系合金薄膜におけるGeの表面濃化の有無と状態変化」、「Cu,Ge,O,Nの薄膜表面からの深さ方向組成分布」などを調べた。
純Cu薄膜およびCu−1.0at%Ge系合金薄膜における、高温酸化耐性試験前後の構成元素のデプスプロファイル(深さ方向濃度プロファイル)を図6〜9に示す。尚これらの図において“Cu2p3”とは、Cu(銅)の2p軌道の電子を飛び出させた時のエネルギーを意味する。Cuの場合は、2p軌道の電子のエネルギー状態からCu原子の状態分析が行われるが、その際、2p軌道の電子にはスピン量子数が3/2と1/2の2つがあり、2p3とは2p軌道の3/2の電子を意味する。また“O1s”、“C1s”は、O(酸素)、C(炭素)の1s軌道の電子を飛び出させた時のエネルギーを意味する。この際、1s軌道の電子のエネルギー状態は1種類しか存在しないので1sとなる。
これら構成元素の表面分析から、次のことを確認できる。
純Cu薄膜の場合、Cuは表面近傍で酸化されており、高温酸化耐性試験前では表面に薄いCuOまたはCuOの酸化層が形成されている(図6;酸化層厚さは約0.6nm)。高温酸化耐性試験後はこの酸化層が成長し、著しく厚くなっている(図7;酸化層厚さは約60nm)。また酸素は、表面の厚い酸化層を貫通して緩やかに進入していることが覗われる。すなわち、酸素は金属Cuの領域にも進入しており、内部酸化が生じていると考えられる。
これに対しCu−1.0at%Ge系合金薄膜の場合、Cuは同様に表面近傍で酸化しており、高温酸化耐性試験前では表面に薄いCuOまたはCuOの酸化層が形成され、その厚みは純Cu薄膜の場合とあまり変わりがなく、Geも若干酸化しなから表面に濃化している(図8;酸化層厚さは約0.6nm)。
しかし、図9からも明らかな様に、高温酸化耐性試験後は、該酸化層の成長は見られるもののその程度は僅かであり、酸化層の厚みは純Cu薄膜の場合(図7)に比べると桁違いに小さい(酸化層厚さは約3.2nm)。−方、Geは著しく酸化されながら表面に濃化している。これにより、Cu−1.0at%Ge系合金薄膜の表面に、CuとGeからなる複合酸化物が形成されていることが分かる。この酸化物に占めるGeOの比率は、Cu−Ge系合金に含まれるGeの比率1at%に比べて著しく高く、Cuに対しGeが濃縮した複合酸化皮膜となっている。即ちCu−1.0at%Ge系合金薄膜では、GeOを多量に含んだ該複合酸化皮膜が高いバリア性を示すため、優れた高温酸化耐性を発揮していると考えられる。
スパッタリング直後の状態(as−deposited)におけるCu系合金薄膜中のGe含量と電気抵抗率の関係を示す特性図である。 所定温度で真空熱処理した状態におけるCu系合金薄膜中のGe含量と電気抵抗率の関係を示す特性図である。 Ge含量の異なるCu系合金薄膜および純Cu薄膜の分光反射率を示す特性図である。 Ge含量の異なるCu系合金薄膜および純Cu薄膜に対し高温酸化耐性試験を行った後の分光反射率を示す特性図である。 Cu系合金薄膜中のGe含量と高温酸化耐性試験前後の波長;λ=800nmにおける反射率の変化量との関係を示す特性図である。 高温酸化耐性試験前の純Cu薄膜について、構成元素の状態別デプスプロファイル(深さ方向濃度プロファイル)を示す特性図である。 高温酸化耐性試験後の純Cu薄膜について、構成元素の状態別デプスプロファイル(深さ方向濃度プロファイル)を示す特性図である。 高温酸化耐性試験前のCu−1.0at%Ge系合金薄膜について、構成元素の状態別デプスプロファイル(深さ方向濃度プロファイル)を示す特性図である。 高温酸化耐性試験後のCu−1.0at%Ge系合金薄膜について、構成元素の状態別デプスプロファイル(深さ方向濃度プロファイル)を示す特性図である。

Claims (3)

  1. Geを0.2〜1.0at%含有し、表面にGeOを含む酸化皮膜を有する半導体装置用Cu系合金配線であって、
    前記Cu系合金配線は、スパッタリング法によってGeを0.2〜1.0at%含有するCu系合金を形成した後、酸素分圧が存在する雰囲気で加熱することによって得られるものであることを特徴とする高温酸化耐性に優れた半導体装置用Cu系合金配線。
  2. ダマシン配線プロセスに用いられるものであり、前記Cu系合金配線の表面はバリア膜を有しない請求項1に記載の半導体装置用Cu系合金配線。
  3. 導体装置用Cu系合金配線を製造する方法であって、
    スパッタリング法を用い、Geを0.2〜1.0at%含有するCu系合金を形成した後、前記Cu系合金を酸素分圧が存在する雰囲気で加熱することにより、表面にGeOを含む酸化皮膜を有するCu系合金配線を形成することを特徴とする高温酸化耐性に優れた半導体装置用Cu系合金配線の製造方法。
JP2003432455A 2003-12-26 2003-12-26 半導体装置用Cu系合金配線及びその製造方法 Expired - Fee Related JP4527393B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003432455A JP4527393B2 (ja) 2003-12-26 2003-12-26 半導体装置用Cu系合金配線及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003432455A JP4527393B2 (ja) 2003-12-26 2003-12-26 半導体装置用Cu系合金配線及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005191363A JP2005191363A (ja) 2005-07-14
JP4527393B2 true JP4527393B2 (ja) 2010-08-18

Family

ID=34790154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003432455A Expired - Fee Related JP4527393B2 (ja) 2003-12-26 2003-12-26 半導体装置用Cu系合金配線及びその製造方法

Country Status (1)

Country Link
JP (1) JP4527393B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5014632B2 (ja) * 2006-01-13 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5368717B2 (ja) * 2008-02-20 2013-12-18 株式会社神戸製鋼所 表示装置およびこれに用いるCu合金膜

Also Published As

Publication number Publication date
JP2005191363A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
US7247946B2 (en) On-chip Cu interconnection using 1 to 5 nm thick metal cap
JP4591084B2 (ja) 配線用銅合金、半導体装置及び半導体装置の製造方法
US7008872B2 (en) Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US5766379A (en) Passivated copper conductive layers for microelectronic applications and methods of manufacturing same
US6255733B1 (en) Metal-alloy interconnections for integrated circuits
US7816266B2 (en) Copper diffusion barrier
US6607982B1 (en) High magnesium content copper magnesium alloys as diffusion barriers
US6506668B1 (en) Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
US10373909B2 (en) Selective surface modification of interconnect structures
US7101790B2 (en) Method of forming a robust copper interconnect by dilute metal doping
US6992390B2 (en) Liner with improved electromigration redundancy for damascene interconnects
JP3337876B2 (ja) 半導体装置の製造方法
US6465376B2 (en) Method and structure for improving electromigration of chip interconnects
US20100190335A1 (en) Method of manufacturing semiconductor device
JP4527393B2 (ja) 半導体装置用Cu系合金配線及びその製造方法
Wu et al. A study of Cu/CuMn barrier for 22-nm semiconductor manufacturing
US8709939B2 (en) Semiconductor device having a multilevel interconnect structure and method for fabricating the same
US20060199360A1 (en) Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
KR100327092B1 (ko) 반도체 소자의 구리 합금배선 형성방법
KR102192311B1 (ko) 구리 인터커넥터, 이의 제조방법 및 이를 포함하는 반도체 장치
Su et al. Investigation of barrier property of copper manganese alloy on ruthenium
JPH11283981A (ja) 半導体装置およびその製造方法
US6960306B2 (en) Low Cu percentages for reducing shorts in AlCu lines
JP2004289174A (ja) 半導体装置及びその製造方法
US20140151884A1 (en) Self-forming barrier structure and semiconductor device having the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100603

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees