CN101038907A - 形成互连结构的方法及其形成的互连结构 - Google Patents

形成互连结构的方法及其形成的互连结构 Download PDF

Info

Publication number
CN101038907A
CN101038907A CNA2007101359577A CN200710135957A CN101038907A CN 101038907 A CN101038907 A CN 101038907A CN A2007101359577 A CNA2007101359577 A CN A2007101359577A CN 200710135957 A CN200710135957 A CN 200710135957A CN 101038907 A CN101038907 A CN 101038907A
Authority
CN
China
Prior art keywords
seed layer
opening
oxidant
layer
noble
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101359577A
Other languages
English (en)
Other versions
CN100495698C (zh
Inventor
杨智超
K·K·H·黄
N·R·克林科
C·C·帕克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101038907A publication Critical patent/CN101038907A/zh
Application granted granted Critical
Publication of CN100495698C publication Critical patent/CN100495698C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种单或双镶嵌型的互连结构及其形成方法，其基本上减小了在贵金属籽晶层上镀敷导电材料的表面氧化问题。根据本发明，使用氢等离子体处理来处理贵金属籽晶层，以使处理过的贵金属籽晶层具有高抗表面氧化性。本发明的抗氧化贵金属籽晶层具有低的C含量和/或低的氮含量。

Description

形成互连结构的方法及其形成的互连结构
技术领域
本发明涉及半导体结构及其制造方法。更加具体地，本发明涉及单或双镶嵌型的互连结构，其中采用了抗氧化贵金属籽晶层。本发明同样涉及制造此半导体结构的方法。
背景技术
通常，半导体器件包括多个形成在半导体衬底上制造的集成电路的电路。一般将布局信号路径的复杂网络，以连接衬底表面上分布的电路元件。通过器件的这些信号的有效布局需要形成多级或多层图案，例如，单或双镶嵌布线结构。布线结构通常包括铜(Cu)，这是因为基于Cu的互连相对于基于铝(Al)的互连能够在复杂半导体芯片上的大量晶体管之间提供更高速的信号传输。
在典型的互连结构内，金属过孔垂直于半导体衬底延伸，而金属线平行于半导体衬底延伸。在今天的IC产品芯片中，通过在具有小于二氧化硅的介电常数的介质材料中嵌入金属线和金属过孔(例如，导电部分)，来获得信号速度的进一步提高和相邻金属线中信号的减弱(公知为“串扰”)。
在如今的技术中，分别使用物理气相淀积(PVD)的Ta(N)和PVDCu籽晶层作为Cu扩散阻挡层和镀敷籽晶，用于先进的互连应用。然而，随着临界尺寸CD的减小，预期基于PVD的淀积技术会引起保形性和阶梯覆盖问题。这些问题又将在镀敷例如中心和边缘空隙时导致填充问题，其引起可靠性问题和产量下降。避免这一潜在问题的一个方法是减小PVD淀积材料的整体厚度，并利用单层的衬里材料同时作为扩散阻挡层和镀敷籽晶层。
避免此潜在问题的另一方法是使用化学气相淀积(CVD)或原子层淀积(ALD)技术，这些技术会比PVD淀积工艺产生更好的阶梯覆盖和保形性。CVD/ALD淀积的Ru和Ir具有替代目前用于先进互连应用的基于PVD的阻挡层/镀敷籽晶层的潜力。
然而，对于Ru(或其它类似贵金属，即，来自元素周期表中VIIIA族的金属)上Cu的直接镀敷，存在的问题是表面趋于在暴露于空气时氧化，这会导致电导率增加，可能导致整个晶片的电导率的一致性下降，而且可能导致粘附性下降。贵金属表面氧化导致后面Cu电镀工艺中的问题。除了构图结构的极差填充，Cu与表面氧化的不充分的粘附会造成电迁移和应力可靠性问题。公知的解决方案包括使用例如形成气体退火的处理以在镀敷之前减少表面氧化物。这些现有技术的缺点包括，例如：1)存在时间窗口(Q时间)，在此时间窗口内还原的晶片必须在表面氧化物再次生长之前镀敷，以及2)增加的制造成本，因为需要用于还原工艺的加工和增加的初始工艺时间。
Datta等人的美国专利No.5,486,262、Dubin等人的美国专利No.6,432,821、和Hey等人的美国专利No.6,881,318是一些现有的实例，描述了贵金属上Cu的直接镀敷。虽然存在这些直接镀敷的实例，但是这些现有的直接镀敷工艺同样受到上述表面氧化问题的困扰。
考虑到现有直接镀敷方法中的上述表面氧化问题，继续需要提供一种可用于制造互连结构的直接镀敷方法，其中贵金属籽晶层的表面氧化基本上被减少和/或消除。
发明内容
本发明提供了一种单或双镶嵌型的互连结构及其形成方法，其基本上减小或消除了现有互连结构显示出的表面氧化问题，其中采用了贵金属籽晶层。根据本发明，通过利用在淀积Cu或其它类似的互连导电金属之前在贵金属籽晶层的表面上实施的氢等离子体处理工艺获得此目的。本发明的方法可以将贵金属籽晶层的表面碳减少到约两个原子百分数或更少，类似地，表面氮含量为约3个原子百分数或更少。同样，氧的表面浓度小于约3个原子百分数。
应该注意，本发明的方法明显降低了贵金属籽晶层中的碳含量。同样应该注意，许多CVD和ALD工艺不会给出非常纯的金属。表面上的剩余的含碳材料在暴露到空气时倾向于被氧化并发生化学变化，结果将使得贵金属籽晶层具有非常不同的表面化学性质，例如直接适用性。
在广义上，本发明提供了一种半导体结构，包括膜叠层，包括夹在衬底和含导电金属的材料之间的抗氧化贵金属籽晶层。
具体地说，提供了一种互连结构，包括：介质材料，其中包括至少一个开口；扩散阻挡层，位于所述至少一个开口中；抗氧化贵金属籽晶层，位于所述扩散阻挡层上；以及互连导电材料，位于所述至少一个开口中。
本发明涵盖过孔底部闭合的结构、过孔底部打开的结构和锚状过孔底部的结构。
在本发明的优选实施例中，提供了一种Cu互连结构，包括：介质材料，其中包括至少一个开口；扩散阻挡层，位于所述至少一个开口中；抗氧化贵金属籽晶层，位于所述扩散阻挡层上；以及Cu互连金属，位于所述至少一个开口中。
除了提供上述互连结构外，本发明还提供了一种制造它的方法。通常，本发明的方法包括：在介质材料中形成至少一个开口；在所述至少一个开口中的所述介质材料的暴露侧壁部分上形成扩散阻挡层；在所述扩散阻挡层上形成抗氧化贵金属籽晶层；以及在所述至少一个开口中形成互连导电材料。
在广义上，本发明了提供了一种方法，包括：在衬底表面上形成贵金属籽晶层；在氢等离子体中处理所述贵金属籽晶层以提供抗氧化贵金属籽晶层；以及在所述贵金属籽晶层上形成导电材料。
附图说明
图1通过横截面图示出了通过本发明方法最初阶段的互连结构，其中在介质材料中提供了至少一个开口。
图2通过横截面图示出了在至少一个开口内形成扩散阻挡层之后图1的互连结构。
图3通过横截面图示出了形成贵金属籽晶层之后图2的互连结构。
图4通过横截面图示出了在所述贵金属籽晶层经过氢等离子体处理工艺之后图3的互连结构。
图5通过横截面图示出了在至少一个开口中形成导电材料并接着平面化之后图4的互连结构。在所示结构中，在右手侧示出了闭合的过孔底部。
图6A和6B通过横截面图示出了可利用本发明的方法形成的可选互连结构；图6A包括具有过孔底部打开的结构的互连结构，而图6B包括具有锚状过孔底部的结构的互连结构。
具体实施方式
现在将通过参考下面的讨论和附图更加详细的描述本发明，本发明提供了包括抗氧化贵金属籽晶层的互连结构及其制造方法。提供了在下文中更加详细参考的本申请的附图，用于说明的目的，因此并未按比例绘制。
本发明的工艺流程始于提供图1中所示的初始互连结构10。具体地说，图1中所示的初始互连结构包括多级互连，此多级互连包括下互连级12和上互连级16，它们通过介质覆层14部分隔离。下互连级12位于包括一个或更多半导体器件的半导体衬底之上，它包括具有至少一个导电部分(即，导电区域)20的第一介质材料18，此导电区域20通过阻挡层22与第一介质材料18隔离。上互连级16包括在其中具有至少一个开口的第二介质材料24。图1中，示出了两个开口；参考数字26代表用于单镶嵌结构的布线开口，而参考数字28A和28B分别代表用于双镶嵌结构的过孔开口和布线开口。虽然图1示出了隔离的布线开口和用于过孔与布线的开口，但是本发明同样涵盖其中只存在布线开口的情况或其中存在用于结合的过孔和布线的开口的情况。
利用本领域内公知的标准的互连工艺形成图1中所示的初始互连结构10。例如，可以通过首先给衬底的表面(未示出)施加第一介质材料18来形成初始互连结构。未示出的衬底可以包括半导体材料、绝缘材料、导电材料或它们的任何组合。当衬底由半导体材料组成时，可以使用例如Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP的任何半导体和其它III/V或II/VI族化合物半导体。除了这些所列类型的半导体材料，本发明也涵盖其中半导体衬底为层状半导体的情况，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗(SGOI)。
当衬底为绝缘材料时，绝缘材料可以为有机绝缘体、无机绝缘体或包括多层的它们的组合。当衬底为导电材料时，衬底可以包括例如多晶Si、元素金属、元素金属的合金、金属硅化物、金属氮化物或包括多层的它们的组合。当衬底包括半导体材料时，可以在其上制造一个或更多半导体器件，例如互补金属氧化物半导体(CMOS)器件。
下互连级12的第一介质材料18可以包括任何级间或级内介质，包括无机介质或有机介质。第一介质材料18可以是多孔或无孔的。可以用作第一介质材料18的适当介质的一些实例包括但不局限于：SiO2、倍半硅氧烷、包括Si、C、O和H原子的C掺杂的氧化物(即、有机硅酸盐)、热固性聚亚芳基醚、或其多层。在本申请中使用的术语“聚亚芳基”表示芳基残基或惰性替代的芳基残基，它们通过化学键、稠环、或例如氧、硫、砜、亚砜、羰基等的惰性链接基链接在一起。
第一介质材料18通常具有约4.0或更小的介电常数，而以2.8或更小的介电常数更为典型。这些介质相对于具有高于4.0的介电常数的介质材料，通常具有较低的寄生串扰。第一介质材料18的厚度可根据使用的介质材料和下互连级12中的介质的确切数目而变化。通常，对于一般的互连结构，第一介质材料18具有从约200到约450nm的厚度。
下互连级12也具有至少一个导电部分20，它嵌入(即，位于)第一介质材料18中。导电部分20包括通过阻挡层22与第一介质材料18隔离的导电区域。导电部分20这样形成，通过光刻(即，给第一介质材料18的表面施加光致抗蚀剂，将光致抗蚀剂暴露到所需的辐射图形，并利用常规的抗蚀剂显影剂显影曝光的抗蚀剂)，在第一介质材料18中蚀刻(干蚀刻或湿蚀刻)开口并用阻挡层22并接着用形成导电区域的导电材料填充蚀刻的区域。通过例如原子层淀积(ALD)、化学气相淀积(CVD)、等离子体增强化学淀积(PECVD)、物理气相淀积(PVD)、溅射、化学溶液淀积、或镀敷，形成阻挡层22，它可以包括Ta、TaN、Ti、TiN、Ru、RuN、W、WN或任何其它可以用作阻挡层的材料，以阻止导电材料扩散通过。
阻挡层22的厚度可以根据淀积工艺的确切方式和采用的材料而变化。通常阻挡层22具有从约4到约40nm的厚度，而以从约7到约20nm的厚度更为典型。
在形成阻挡层22之后，用形成导电部分20的导电材料填充第一介质材料18中的开口的剩余区域。在形成导电部分20中使用的导电材料包括例如多晶Si、导电金属、包括至少一种导电金属的合金、导电金属硅化物或其组合。优选在形成导电部分20中使用的导电材料为例如Cu、W或Al的导电金属，而在本发明中更加优选Cu或Cu合金(例如AlCu)。利用常规淀积工艺将导电材料填入第一介质材料18中的剩余的开口，常规淀积工艺包括但不局限于：CVD、PECVD、溅射、化学溶液淀积或镀敷。在淀积之后，例如化学机械抛光(CMP)的常规平面化工艺可用于提供其中阻挡层22和导电部分20的每个都具有与第一介质材料18的上表面基本上齐平的上表面的结构。
虽然没有具体说明，但是下文中描述的本发明的方法(包括贵金属籽晶层淀积之后的H2等离子体工艺)可用于提供导电部分20，它包括导电部分20和阻挡层22之间的抗氧化贵金属籽晶层。在此实施例中，没有将多晶硅用作导电材料。
在形成至少一个导电部分20之后，利用例如CVD、PECVD、化学溶液淀积、或蒸发的常规淀积工艺在下互连级12的表面上形成介质覆层14。介质覆层14包括任何适当的介质覆层材料，例如SiC、Si4NH3、SiO2、掺杂碳的氧化物、掺杂氮和氢的碳化硅SiC(N、H)或其多层。覆层14的厚度可以根据用于形成它的技术和组成层的材料而变化。通常，覆层14具有约15到约55nm的厚度，而以约25到约45nm的厚度更为典型。
接下来，通过给覆层14的暴露的上表面施加第二介质材料24形成上互连级16。第二介质材料24可以包括与下互连级12的第一介质材料18相同或不同的介质材料，而优选相同。第一介质材料18的工艺技术和厚度范围在此也可用于第二介质材料24。接下来，利用如上所述的光刻和蚀刻在第二介质材料24中形成至少一个开口。蚀刻包括干蚀刻工艺、湿蚀刻工艺或其组合。术语“干蚀刻”在此用于表示例如反应离子蚀刻、离子束蚀刻、等离子体蚀刻或激光烧蚀的蚀刻技术。图1中，示出了两个开口；参考数字26表示用于单镶嵌结构的布线开口，而参考数字28A和28B分别表示用于双镶嵌工艺的过孔开口和布线开口。要再次强调地是，本发明涵盖只包括开口26或开口28A和28B的结构。
在实例中，当形成过孔开口28A和布线开口28b时，蚀刻步骤也除去一部分位于导电部分20顶部的介质覆层14，以在互连级12和互连级16之间形成接触。
接下来，通过在第二介质材料24上的暴露的表面(包括开口内的侧壁表面)上形成扩散阻挡层30来提供具有Cu扩散阻挡层特性的扩散阻挡层30。所得结构例如图2所示。扩散阻挡层30包括与阻挡层22相同或不同的材料。由此，扩散阻挡层30可以包括Ta、TaN、Ti、TiN、Ru、RuN、RuTa、TuTaN、W、WN或任何其它可以用作阻挡层的材料，以阻止导电材料扩散通过。同样涵盖这些材料的组合，以形成多层层叠的扩散阻挡层。利用例如原子层淀积(ALD)、化学气相淀积(CVD)、等离子体增强化学气相淀积(PECVD)、物理气相淀积(PVD)、溅射、化学溶液淀积、或镀敷的淀积工艺形成扩散阻挡层30。
扩散阻挡层30的厚度可根据阻挡层内材料层的数目、形成它使用的技术和扩散阻挡层自身的材料而变化。通常，扩散阻挡层30具有从约4到约40nm的厚度，而以从约7到约20nm的厚度更为典型。
图3示出了在扩散阻挡层30的顶部形成贵金属籽晶层32之后的图2的结构。贵金属籽晶层32由来自元素周期表的VIIIA族的金属或金属合金组成。用于贵金属籽晶层的适当的VIIIA族元素的例子包括但不局限于：Ru、Ir、Rh、Pt、Pd及其合金。在有些实施例中，优选使用Ru、Ir或Rh作为贵金属籽晶层32。
通过包括例如化学气相淀积(CVD)、等离子体增强化学气相淀积(PECVD)、原子层淀积(ALD)、镀敷、溅射和物理气相淀积(PVD)的常规淀积工艺形成贵金属籽晶层32。贵金属籽晶层32的厚度可根据影响因素的数目而变化，这些因素包括例如贵金属籽晶层32的组分材料和用于形成它的技术。通常，贵金属籽晶层32具有从约0.5到约10nm的厚度，而以小于6nm的厚度更为典型。
图4示出了贵金属籽晶层32经过氢(H2)等离子体处理工艺之后形成的所得结构，上述工艺在层32上形成了抗氧化贵金属籽晶表面区域34。应该注意，贵金属籽晶层32和抗氧化贵金属籽晶表面区域34一起形成了本发明的抗氧化贵金属籽晶层。H2等离子体工艺包括提供氢(H2)的等离子体、使用例如分子氢而更加优选为原子氢作为氢源。氢等离子体是中性的、高度离子化的氢气，它由中性原子或分子、正离子和自由电子构成。通常在反应室中进行氢源的离子化，其中通过将源经过强DC或AC电磁场来完成离子化工艺。作为选择，通过用适当的电子源轰击门原子实施氢源的离子化。根据本发明的优选实施例，在从约20℃到约200℃的温度下实施用于提供抗氧化贵金属籽晶表面区域34的氢等离子体工艺。也可以使用其它温度，只要H2等离子体工艺的温度能提供抗氧化贵金属籽晶表面区域34。
贯穿本申请使用的术语“抗氧化贵金属籽晶层”表示籽晶层包括贵金属或贵金属的合金，其中在后面的暴露到空气的期间没有在其上形成表面氧化物。要再次强调地是，表面区域34和层32形成了本发明的抗氧化贵金属籽晶层。相对于没有进行权利要求的用于表面处理的方法的常规贵金属表面，本发明可将贵金属的表面碳减少到约两个原子百分数或更小，类似地，表面氮含量为约3个原子百分数或更小。同样，氧的表面浓度小于约3个原子百分数。
图5示出了在至少一个开口内形成互连导电材料38之后的结构。图5中所示的结构描述了本发明的一个可能的实施例。而图6A和6B中所示的结构描述了本发明的其它可能的实施例。图5中，示出了过孔底部闭合的结构。图6A中，在过孔底部打开的结构中形成互连导电材料38。通过在淀积其它元素之前利用离子轰击或另一种类似的定向蚀刻工艺从过孔28A的底部除去扩散阻挡层，形成过孔打开的结构。图6B中，示出了锚状过孔底部的结构。通过利用选择性蚀刻工艺首先在导电部分20中蚀刻凹槽，形成锚状过孔底部的结构。然后形成扩散阻挡层30，并通过利用上述技术的一种从过孔和凹槽的底部选择性除去它。然后如文中所述，在开口内形成其它元素，即，抗氧化贵金属籽晶层(即，表面区域34和层32)和导电材料38。
在每种所示结构中，互连导电材料38可以包括与导电部分20相同或不同的导电材料(具有导电材料不是多晶硅的限制)，而优选相同。优选使用Cu、Al、W或其合金，而最优选Cu或AlCu。利用与上述形成导电部分20中和后面的导电材料的淀积中相同的淀积工艺形成导电材料38，结构要经过平面化。平面化工艺除去了扩散阻挡层30、镀敷籽晶层32、抗氧化贵金属籽晶层34、和存在于上互连级16的上水平表面之上的导电材料38。
本申请的方法可应用于在互连结构的任何一种或所有互连级中形成此抗氧化籽晶层。相同的基础工艺步骤可用于形成例如其中存在抗氧化金属籽晶层的场效应晶体管的其它半导体结构。
提供下面的实例，以说明本发明的广义概念，并用于说明由此获得的一些优点。
实例
通过二次离子质谱仪(MIMS)，测量例如碳的杂质的分析方法，分析两个铜覆盖的钌膜。一个膜被没有处理的铜覆盖(代表现有工艺)；而第二个在铜覆盖之前暴露于H2等离子体(代表本发明)。H2等离子体处理包括一定量的N2，例如，从0％到约85％。在受控时间之后，用物理气相淀积的铜膜实施覆盖，以将任何污染物与钌表面密封开。如此覆盖之后，钌和钌表面将代表新样品，即，代表当在微电子加工环境中处理此膜时暴露到空气的时间量内的膜的杂质。
SIMS(二次离子质谱仪)显示等离子体处理明显降低了钌膜的碳含量(在Ru体内和膜表面)。在铜或钌中没有观察到氢的改变。这说明不需要评估剩余氢的任何影响。同样，只观察到膜中氧含量的轻微变化；一个分布显示出Ru顶部表面处信号的轻微减弱。然而，键合状态从化学还原的任何减弱或改变，都可以是本发明的潜在的、预期的优点，或者可以是其它膜类型的优点。上述数据清楚地显示出本发明的方法明显净化了钌膜。期望除去例如碳的杂质，尤其是表面附近的杂质，以提高在膜上镀敷例如铜的能力；以提高后面的化学机械抛光的一致性。
尽管关于其优选实施例具体示出和描述了本发明，但是对于本领域内的技术人员来说应该理解地是，在不脱离本发明的精神和范围的情况下可以在形式和细节上进行上述和其它改变。因此本发明不局于所述和所例举的确切形式和细节上，而是落入所附权利要求的范围内。

Claims (20)

1.一种互连结构，包括：
介质材料，其中包括至少一个开口；
扩散阻挡层，位于所述至少一个开口中；
抗氧化贵金属籽晶层，位于所述扩散阻挡层上；以及
互连导电材料，位于所述抗氧化贵金属籽晶层顶部的所述至少一个开口中。
2.根据权利要求1的互连结构，其中所述介质材料为SiO2、倍半硅氧烷、包括Si、C、O和H原子的C掺杂氧化物、或热固性聚亚芳基醚中的一种。
3.根据权利要求1的互连结构，其中所述至少一个开口为布线开口、布线开口和过孔开口的结合、或其组合。
4.根据权利要求1的互连结构，其中所述抗氧化贵金属籽晶层包括来自元素周期表的VIIIA族的金属或金属合金。
5.根据权利要求4的互连结构，其中所述抗氧化贵金属籽晶层包括Ru、Ir、或Rh。
6.根据权利要求1的互连结构，其中所述抗氧化贵金属籽晶层具有表面区域，所述表面区域具有约两个原子百分数或更少的碳含量。
7.根据权利要求1的互连结构，其中所述抗氧化贵金属籽晶层具有表面区域，所述表面区域具有约3个原子百分数或更少的氮含量。
8.根据权利要求1的互连结构，其中所述扩散阻挡层包括Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、W、WN或任何其它可以用作阻挡层以阻止导电材料扩散通过的材料。
9.根据权利要求1的互连结构，其中所述互连导电材料为导电金属、包括至少一种导电金属的合金、或导电金属硅化物中的一种。
10.根据权利要求9的互连结构，其中所述互连导电材料为选自Cu、Al、W和AlCu的导电金属。
11.根据权利要求1的互连结构，其中所述互连导电材料包括Cu以及所述抗氧化贵金属籽晶层包括Ru、Ir、或Rh。
12.根据权利要求1的互连结构，其中所述互连导电材料以过孔底部打开的结构、锚状过孔底部的结构、或过孔底部闭合的结构存在。
13.一种半导体结构，包括：
膜叠层，包括夹在衬底和含导电金属的材料之间的抗氧化贵金属籽晶层。
14.一种用于形成互连结构的方法，包括以下步骤：
在介质材料中形成至少一个开口；
在所述至少一个开口中的所述介质材料的暴露侧壁部分上形成扩散阻挡层；
在所述扩散阻挡层上形成抗氧化贵金属籽晶层；以及
在所述抗氧化贵金属籽晶层顶部的所述至少一个开口中形成互连导电材料。
15.根据权利要求14的方法，其中所述形成所述至少一个开口的步骤包括光刻和蚀刻布线开口、过孔开口和布线开口、或所述开口的组合中的一种。
16.根据权利要求14的方法，其中所述形成所述抗氧化贵金属籽晶层的步骤包括淀积贵金属或贵金属合金层并使所述层经过H2等离子体处理。
17.根据权利要求16的方法，其中所述H2等离子体处理包括从约0到约85％的N2。
18.根据权利要求14的方法，还包括除去与下面的导电部分接触的所述至少一个开口的底部中的所述扩散阻挡层的部分，所述除去所述扩散阻挡层的所述部分的步骤在形成所述抗氧化贵金属籽晶层之前进行。
19.根据权利要求14的方法，还包括在形成所述扩散阻挡层之前除去位于所述至少一个开口之下并与之接触的导电部分的一部分以在所述导电部分内提供凹槽区域，并在所述至少一个开口中形成所述抗氧化贵金属籽晶层之前除去所述凹槽区域中的所述扩散阻挡层。
20.一种方法，包括以下步骤：
在衬底表面上形成贵金属籽晶层；
在氢等离子体中处理所述贵金属籽晶层以提供抗氧化贵金属籽晶层；以及
在所述贵金属籽晶层上形成导电材料。
CNB2007101359577A 2006-03-15 2007-03-13 形成互连结构的方法及其形成的互连结构 Expired - Fee Related CN100495698C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/308,284 US7276796B1 (en) 2006-03-15 2006-03-15 Formation of oxidation-resistant seed layer for interconnect applications
US11/308,284 2006-03-15

Publications (2)

Publication Number Publication Date
CN101038907A true CN101038907A (zh) 2007-09-19
CN100495698C CN100495698C (zh) 2009-06-03

Family

ID=38516962

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101359577A Expired - Fee Related CN100495698C (zh) 2006-03-15 2007-03-13 形成互连结构的方法及其形成的互连结构

Country Status (3)

Country Link
US (2) US7276796B1 (zh)
JP (1) JP2007251164A (zh)
CN (1) CN100495698C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102341903A (zh) * 2009-05-19 2012-02-01 国际商业机器公司 用于互连应用的冗余金属阻挡结构
CN102437144A (zh) * 2011-12-06 2012-05-02 西安交通大学 一种Ru-RuO/Ru-Ge-Cu自形成双层非晶扩散阻挡层及其制备方法
CN102576603A (zh) * 2010-03-31 2012-07-11 日东电工株式会社 永久磁铁及永久磁铁的制造方法
CN103855131A (zh) * 2012-11-30 2014-06-11 财团法人工业技术研究院 自我生长的阻挡层结构及使用该结构的沟槽式半导体结构
CN104377162A (zh) * 2013-08-13 2015-02-25 朗姆研究公司 用于穿硅通路金属化的粘合层
CN106057772A (zh) * 2015-04-16 2016-10-26 台湾积体电路制造股份有限公司 互连结构及其形成方法
CN110137135A (zh) * 2019-05-30 2019-08-16 上海华虹宏力半导体制造有限公司 形成导电层的方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7122898B1 (en) * 2005-05-09 2006-10-17 International Business Machines Corporation Electrical programmable metal resistor
US7276796B1 (en) * 2006-03-15 2007-10-02 International Business Machines Corporation Formation of oxidation-resistant seed layer for interconnect applications
JP2007258390A (ja) * 2006-03-23 2007-10-04 Sony Corp 半導体装置、および半導体装置の製造方法
KR100790452B1 (ko) * 2006-12-28 2008-01-03 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
JP2008300652A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 半導体装置の製造方法
US8058164B2 (en) * 2007-06-04 2011-11-15 Lam Research Corporation Methods of fabricating electronic devices using direct copper plating
US7867895B2 (en) * 2007-09-20 2011-01-11 International Business Machines Corporation Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric
JP5285898B2 (ja) * 2007-12-17 2013-09-11 Ｊｘ日鉱日石金属株式会社 銅拡散防止用バリア膜、同バリア膜の形成方法、ダマシン銅配線用シード層の形成方法及びダマシン銅配線を備えた半導体ウェハー
KR100924865B1 (ko) * 2007-12-27 2009-11-02 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
EP2237312B1 (en) * 2008-03-19 2015-08-19 JX Nippon Mining & Metals Corporation Electronic member wherein barrier-seed layer is formed on base
CN101911265B (zh) * 2008-03-19 2012-07-04 日矿金属株式会社 在基材上形成有阻挡层兼种子层的电子构件
US7951414B2 (en) * 2008-03-20 2011-05-31 Micron Technology, Inc. Methods of forming electrically conductive structures
US8679970B2 (en) * 2008-05-21 2014-03-25 International Business Machines Corporation Structure and process for conductive contact integration
KR100978859B1 (ko) * 2008-07-11 2010-08-31 피에스케이 주식회사 할로우 캐소드 플라즈마 발생장치 및 할로우 캐소드플라즈마를 이용한 대면적 기판 처리장치
KR101046335B1 (ko) * 2008-07-29 2011-07-05 피에스케이 주식회사 할로우 캐소드 플라즈마 발생방법 및 할로우 캐소드플라즈마를 이용한 대면적 기판 처리방법
US8129270B1 (en) 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US8288276B2 (en) * 2008-12-30 2012-10-16 International Business Machines Corporation Method of forming an interconnect structure including a metallic interfacial layer located at a bottom via portion
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US7928570B2 (en) * 2009-04-16 2011-04-19 International Business Machines Corporation Interconnect structure
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US8124531B2 (en) 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US8709948B2 (en) 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US9048296B2 (en) 2011-02-11 2015-06-02 International Business Machines Corporation Method to fabricate copper wiring structures and structures formed thereby
US8617985B2 (en) 2011-10-28 2013-12-31 Applied Materials, Inc. High temperature tungsten metallization process
JP5851804B2 (ja) * 2011-11-09 2016-02-03 東京エレクトロン株式会社 前処理方法、グラフェンの形成方法及びグラフェン製造装置
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9190321B2 (en) 2013-04-08 2015-11-17 International Business Machines Corporation Self-forming embedded diffusion barriers
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9082826B2 (en) 2013-05-24 2015-07-14 Lam Research Corporation Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
KR102321209B1 (ko) 2014-11-03 2021-11-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US9704804B1 (en) * 2015-12-18 2017-07-11 Texas Instruments Incorporated Oxidation resistant barrier metal process for semiconductor devices
KR20210150593A (ko) * 2016-03-25 2021-12-10 쇼와덴코머티리얼즈가부시끼가이샤 유기 인터포저 및 유기 인터포저의 제조 방법
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
US10157785B2 (en) 2017-05-01 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
JP6960813B2 (ja) 2017-09-20 2021-11-05 東京エレクトロン株式会社 グラフェン構造体の形成方法および形成装置
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
SG11202106002VA (en) 2018-12-05 2021-07-29 Lam Res Corp Void free low stress fill
CN113424300A (zh) 2018-12-14 2021-09-21 朗姆研究公司 在3d nand结构上的原子层沉积

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486282A (en) 1994-11-30 1996-01-23 Ibm Corporation Electroetching process for seed layer removal in electrochemical fabrication of wafers
JPH11283979A (ja) * 1998-03-27 1999-10-15 Sony Corp 半導体装置の製造方法
JP2000294518A (ja) * 1998-03-30 2000-10-20 Sony Corp 半導体装置の製造方法
JP2000208627A (ja) * 1999-01-19 2000-07-28 Hitachi Ltd 半導体装置の製造方法
US6441492B1 (en) * 1999-09-10 2002-08-27 James A. Cunningham Diffusion barriers for copper interconnect systems
US20050145499A1 (en) * 2000-06-05 2005-07-07 Applied Materials, Inc. Plating of a thin metal seed layer
US6432821B1 (en) 2000-12-18 2002-08-13 Intel Corporation Method of copper electroplating
US6464779B1 (en) * 2001-01-19 2002-10-15 Novellus Systems, Inc. Copper atomic layer chemical vapor desposition
US6759332B2 (en) * 2001-01-31 2004-07-06 International Business Machines Corporation Method for producing dual damascene interconnections and structure produced thereby
US6881318B2 (en) 2001-07-26 2005-04-19 Applied Materials, Inc. Dynamic pulse plating for high aspect ratio features
US7279423B2 (en) * 2002-10-31 2007-10-09 Intel Corporation Forming a copper diffusion barrier
JP2005072384A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
US7276796B1 (en) * 2006-03-15 2007-10-02 International Business Machines Corporation Formation of oxidation-resistant seed layer for interconnect applications
US7402883B2 (en) * 2006-04-25 2008-07-22 International Business Machines Corporation, Inc. Back end of the line structures with liner and noble metal layer

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102341903A (zh) * 2009-05-19 2012-02-01 国际商业机器公司 用于互连应用的冗余金属阻挡结构
US8592306B2 (en) 2009-05-19 2013-11-26 International Business Machines Corporation Redundant metal barrier structure for interconnect applications
CN102341903B (zh) * 2009-05-19 2014-10-29 国际商业机器公司 用于互连应用的冗余金属阻挡结构
CN102576603A (zh) * 2010-03-31 2012-07-11 日东电工株式会社 永久磁铁及永久磁铁的制造方法
CN102437144A (zh) * 2011-12-06 2012-05-02 西安交通大学 一种Ru-RuO/Ru-Ge-Cu自形成双层非晶扩散阻挡层及其制备方法
CN103855131A (zh) * 2012-11-30 2014-06-11 财团法人工业技术研究院 自我生长的阻挡层结构及使用该结构的沟槽式半导体结构
CN104377162A (zh) * 2013-08-13 2015-02-25 朗姆研究公司 用于穿硅通路金属化的粘合层
CN104377162B (zh) * 2013-08-13 2017-05-10 朗姆研究公司 用于穿硅通路金属化的粘合层
CN106057772A (zh) * 2015-04-16 2016-10-26 台湾积体电路制造股份有限公司 互连结构及其形成方法
CN106057772B (zh) * 2015-04-16 2018-11-30 台湾积体电路制造股份有限公司 互连结构及其形成方法
CN110137135A (zh) * 2019-05-30 2019-08-16 上海华虹宏力半导体制造有限公司 形成导电层的方法

Also Published As

Publication number Publication date
US20070275557A1 (en) 2007-11-29
JP2007251164A (ja) 2007-09-27
US7585765B2 (en) 2009-09-08
CN100495698C (zh) 2009-06-03
US20070216031A1 (en) 2007-09-20
US7276796B1 (en) 2007-10-02

Similar Documents

Publication Publication Date Title
CN100495698C (zh) 形成互连结构的方法及其形成的互连结构
US8003524B2 (en) Plating seed layer including an oxygen/nitrogen transition region for barrier enhancement
JP5328111B2 (ja) 貴金属ライナとこれに隣接する誘電材料間の付着性を向上させた相互接続構造およびその製造方法（金属／誘電体界面のための付着性向上）
JP5441926B2 (ja) 相互接続構造のための貴金属キャップおよびこれを形成する方法（相互接続構造のための貴金属キャップ）
JP5274475B2 (ja) エレクトロマイグレーションに対する向上した信頼度を有する相互接続構造体及びその製造方法
US7956463B2 (en) Large grain size conductive structure for narrow interconnect openings
US9245794B2 (en) Formation of alloy liner by reaction of diffusion barrier and seed layer for interconnect application
CN101038905A (zh) 具有阻挡层冗余特征的互连结构
JP2007300113A (ja) １００％又はそれより大きい段差被覆性を有する相互接続部金属化プロセス
JP5325113B2 (ja) 二重ライナ・キャッピング層の相互接続構造の半導体デバイス及びその製造方法
JP2011511469A (ja) 高い漏れ抵抗を有する相互接続構造体
US8889546B2 (en) Discontinuous/non-uniform metal cap structure and process for interconnect integration
US9786553B1 (en) Advanced BEOL interconnect structure containing uniform air gaps
US20170053875A1 (en) Electro-migration barrier for cu interconnect
KR20050028524A (ko) 반도체 소자의 금속 배선 형성 방법
KR20100026403A (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170109

Address after: Grand Cayman, Cayman Islands

Patentee after: INTERNATIONAL BUSINESS MACHINES Corp.

Address before: American New York

Patentee before: Globalfoundries second U.S. Semiconductor Co.,Ltd.

Effective date of registration: 20170109

Address after: American New York

Patentee after: Globalfoundries second U.S. Semiconductor Co.,Ltd.

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right

Effective date of registration: 20180328

Address after: Ontario, Canada

Patentee after: International Business Machines Corp.

Address before: Grand Cayman, Cayman Islands

Patentee before: INTERNATIONAL BUSINESS MACHINES Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090603

Termination date: 20210313

CF01 Termination of patent right due to non-payment of annual fee