CN102804352A - 布线层结构及其制造方法 - Google Patents

布线层结构及其制造方法 Download PDF

Info

Publication number
CN102804352A
CN102804352A CN2010800254440A CN201080025444A CN102804352A CN 102804352 A CN102804352 A CN 102804352A CN 2010800254440 A CN2010800254440 A CN 2010800254440A CN 201080025444 A CN201080025444 A CN 201080025444A CN 102804352 A CN102804352 A CN 102804352A
Authority
CN
China
Prior art keywords
layer
mentioned
alloy
wiring layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800254440A
Other languages
English (en)
Other versions
CN102804352B (zh
Inventor
牧一诚
谷口兼一
中里洋介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Ulvac Inc
Original Assignee
Mitsubishi Materials Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp, Ulvac Inc filed Critical Mitsubishi Materials Corp
Publication of CN102804352A publication Critical patent/CN102804352A/zh
Application granted granted Critical
Publication of CN102804352B publication Critical patent/CN102804352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/01—Alloys based on copper with aluminium as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

本发明涉及布线层结构，该布线层结构具备：半导体基板或玻璃基板的基底基板；在该基底基板上形成的含氧Cu层或含氧Cu合金层；在该含氧Cu层或该含氧Cu合金层上形成的含有Al、Zr、Ti中的至少一种的氧化物层；和在该氧化物层上形成的、含有Al、Zr、Ti中的至少一种的Cu合金层。

Description

布线层结构及其制造方法
技术领域
本发明涉及布线层结构的领域，特别涉及在晶体管等半导体装置中使用的布线层结构及该布线层结构的制造方法。
本申请基于2009年6月12日在日本提交的日本特愿2009-141440，主张优先权，并将其内容援引到此。
背景技术
从高速驱动和低成本化的观点考虑，作为TFT面板用的布线层，电阻率比目前主流的Al系布线层低的Cu系布线层广受人们期待。
但是，Cu与Al等布线材料相比，存在与玻璃或Si等的基底基板材料的密合性差，Cu向基底基板扩散的问题。
为克服这种问题，人们开发了Cu布线，它是采用在氧气氛下溅射Cu合金的方法，在玻璃基板或非晶形Si基板上形成Cu合金层的氧化物层，在其上形成Cu单体或Cu合金层(例如参照非专利文献1)。在该布线层中，Cu单体或Cu合金层确保低电阻，Cu合金的氧化物层提高Cu布线和基底基板的界面的密合性，同时发挥防止Cu向基底基板扩散的阻挡层的作用。
对于使用Cu合金而成的布线层，人们提出了含有各种添加元素的布线层(参照专利文献1和专利文献2)。
这些专利文献中，公开了以下技术：导入氧气，同时溅射纯铜靶(或添加有Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy中的至少一种)，成膜含有氧、并以铜为主成分的阻挡层，然后停止氧气的导入，溅射上述靶，成膜纯铜的低电阻层。上述含有氧、并以铜为主成分的阻挡层与硅或玻璃的密合性高，低电阻，同时通过阻挡层也可以防止铜向硅基板的扩散。
如上所述形成的布线层中，在抗蚀膜上沿着规定的图案形成开口部，通过干式或湿式蚀刻除去在该开口部露出的布线层的材料，由此形成布线层图案。由此，形成基底层的一部分露出的状态。
已知在非晶硅薄膜或多晶硅薄膜等非单晶半导体薄膜上形成如上所述的Cu布线层图案、使半导体薄膜的一部分露出时，在该露出的半导体薄膜表面存在大量悬空键(失去共价键合的对象，未参与键合的键合键)。悬空键不稳定，因此通常在含有非单晶半导体薄膜的半导体元件(TFT等)的制作工序中，在布线层图案(源/漏电极等)形成后进行氢等离子体处理，使悬空键终结，使其稳定。
有报道称，在该氢等离子体处理时，氢离子容易侵入并贯通布线层，使Cu合金的氧化物层被还原，被还原的氧与氢键合，生成水(水蒸气)，由此导致界面发生剥离，密合性变差的现象(例如参照非专利文献2)。
因此，人们要求开发在如上所述的氢等离子体处理后不会发生密合性变差等不良情况的、具备高氢等离子体耐受性的Cu布线层。
专利文献1：国际公开第2008/081805号
专利文献2：国际公开第2008/081806号
非专利文献1：日经エレクトロニクス、日经BP社，平成21年1月，2009年2月9日号，52-56页
非专利文献2：大西顺雄“［ＦＰＤＩプレビュー］大型ＦＰＤのＴＦＴ配線用新Ｃｕ合金、アルバックと三菱マテリアルが協業して課題を克服（[FPDI展望]大型FPD的TFT布线用新Cu合金，アルバック与三菱マテリアル协同攻关课题）”[online]，平成20年10月27日，Tech-On，[平成21年2月12日检索]，互联网<URL<http://techon.nikkeibp.co.jp/article/NEWS/20081027/160184/>。
发明内容
因此，本发明的目的在于提供与半导体或玻璃基板的基底层的密合性高、向基底层扩散的阻挡性优异、且氢等离子体耐受性优异的低电阻的布线层结构及其制造方法。
为解决上述课题，本发明的布线层结构具备：半导体基板或玻璃基板的基底基板；在该基底基板上形成的含氧Cu层或含氧Cu合金层；在该含氧Cu层或该含氧Cu合金层上形成的、含有Al、Zr、Ti中的至少一种的氧化物层；以及在该氧化物层上形成的、含有Al、Zr、Ti中的至少一种的Cu合金层。这里，“半导体基板或玻璃基板”也包括在一个面具备半导体层或二氧化硅层的基板。
本发明中，在为了提高与半导体和玻璃基板等基底基板的密合性而设置的含氧Cu层或含氧Cu合金层、与含有Al、Zr、Ti中的至少一种的Cu合金层之间形成含有Al、Zr、Ti中的至少一种的氧化物层。通过该氧化物层的存在，即使进一步进行氢等离子体处理，氢离子也难以进入含氧Cu层或含氧Cu合金层中(氢等离子体耐受性提高)，含氧Cu层或含氧Cu合金层中的氧难以发生还原，界面难以剥离，可实现密合性的进一步提高。
上述含氧Cu合金层可以含有选自Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土类中的至少一种添加元素。这种情况下，这些添加元素使得在Cu合金层与含氧Cu层或含氧Cu合金层的界面形成氧化物层更为容易。另外也有增强含氧Cu合金层与基底基板的密合性的效果。
上述含氧Cu层或含氧Cu合金层中所含的添加元素可以含有20原子%以下，优选15原子%以下。如果上述添加元素为20原子%以下，则含氧Cu层或含氧Cu合金层中生成的氧化物、金属间化合物的量受到限制，因此电阻值不会显著增大，不会对作为布线层的应用带来障碍。
上述含氧Cu层或含氧Cu合金层中所含的氧可以含有1原子%以上且30原子%以下。如果氧为1原子%以上，则与基底基板材料的密合性、扩散阻挡性变得充分。如果氧为30原子%以下，则含氧Cu层或含氧Cu合金层中生成的氧化物的量受到限制。由此，电阻值不会显著增大，不会对作为布线层的应用带来障碍。
在相比于上述含氧Cu层或含氧Cu合金层以及氧化物层位于更上位置的Cu合金层可以进一步含有选自Ca、Mg、Li、Si、Mn、Cr、稀土类中的至少一种添加元素。上述Cu合金层中所含的Al、Zr、Ti添加元素的总计可以含有1原子%以上且15原子%以下，优选4原子%以上且10原子%以下。如果上述添加元素为1原子%以上，则氧化物层在Cu合金层和含氧Cu层或含氧Cu合金层的界面充分地形成，界面的耐剥离性、进而密合性充分地提高。如果上述添加元素为15原子%以下，则Cu合金层的电阻值不会显著增大，不会对作为布线层的应用带来障碍。上述Ca、Mg、Li、Si、Mn、Cr、稀土类的含量可以为5原子%以下。如果为5原子%以下，则电阻值不会显著增大。
本发明中，可以进一步具备在上述Cu合金层上形成的Cu导电层。上述Cu导电层可以含有99原子%以上的Cu。由此可以提供低电阻的布线层。
上述含氧Cu层或含氧Cu合金层可以具有10 nm-100 nm的厚度，优选具有30 nm-50 nm左右的厚度。另外，为了获得优异的氢等离子体耐受性，上述氧化物层可以具有1 nm-20 nm的厚度，优选具有5 nm左右的厚度。如果上述氧化物层的厚度为1 nm以上，则形成均匀的层，可以充分获得防止氢离子进入的效果，可获得优异的氢等离子体耐受性。如果上述氧化物层的厚度为20 nm以下，则电阻值不会显著增大，不会对作为布线层的应用带来障碍。上述Cu合金层可以具有10 nm-100 nm的厚度，优选具有30 nm-50 nm左右的厚度。上述Cu导电层可以具有200 nm-10 μm的厚度，优选具有300 nm-500 nm左右的厚度。
本发明的布线层结构的制造方法依次具备以下工序：利用至少含有Cu的靶，在O2气氛下，在由半导体基板或玻璃基板制成的基底基板上进行溅射的工序(a)；以含有Al、Zr、Ti中的至少一种的Cu合金作为靶，在惰性气体气氛下进行溅射的工序(b)；通过蚀刻，在由上述工序(a)和上述工序(b)形成的层上形成布线层图案，使上述基底基板的一部分露出的工序(c)；和实施氢等离子体处理，使存在于露出的上述基底基板表面的悬空键终结的工序(d)；进一步具备在上述工序(b)之后、上述工序(d)之前，在氢气氛中进行退火的工序(e)。
本发明中，利用至少含有Cu的靶，在O2气氛下，在基底基板上进行溅射(工序(a))，以含有Al、Zr、Ti中的至少一种的Cu合金作为靶，在惰性气体气氛下进行溅射的(工序(b))，通过蚀刻，在由上述工序(a)和上述工序(b)形成的层上形成布线层图案，由此使基底基板的一部分露出(工序(c))。并且，在该状态下，实施氢等离子体处理，使位于露出的上述基底基板的悬空键终结(工序(d))，进行稳定化。另外，进一步在工序(b)之后、工序(d)之前，在氢气氛中进行退火(工序(e))。在该氢气氛中实施退火，由此可以在由工序(a)形成的含氧Cu层(或Cu合金层)、与由工序(b)形成的Cu合金层之间形成含有Al、Zr、Ti中的至少一种的氧化物层。具体来说，氧原子(O)向由工序(b)形成的Cu合金层的一方扩散，在该Cu合金层和含氧Cu层(或Cu合金层)的界面形成氧化物层。另外，通过在氢气氛中进行退火的条件，可以充分获得含有Al、Zr、Ti中的至少一种的氧化物层的厚度。由于该氧化物层的存在，即使进一步进行氢等离子体处理，氢离子也难以进入含氧Cu层(或含氧Cu合金层)中(氢等离子体耐受性)，含氧Cu层(或含氧Cu合金层)中的氧难以发生还原，界面难以剥离，可实现密合性的进一步提高。
上述工序(a)中使用的上述至少含有Cu的靶可以进一步含有选自Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土类中的至少一种添加元素。这种情况下，这些添加元素使得在Cu合金层与含氧Cu层或含氧Cu合金层的界面的氧化物层更容易形成。另外，还有使含氧Cu合金层与基底基板的密合性增强的效果。
上述添加元素可以含有20原子%以下，优选15原子%以下。如果上述添加元素为20原子%以下，则含氧Cu层或含氧Cu合金层中生成的氧化物、金属间的化合物的量受到限制，因此电阻值不会显著增大，不会对作为布线层的应用带来障碍。
上述工序(a)的溅射中使用的O2气氛以体积分数计可以为1%以上且30%以下。由此，可以使工序(a)的溅射中生成的含氧Cu层(或含氧Cu合金层)中所含的氧的含量为1原子%以上且30原子%以下左右。
上述含有Al、Zr、Ti中的至少一种的Cu合金靶可以进一步含有选自Ca、Mg、Li、Si、Mn、Cr、稀土类中的至少一种添加元素。上述Al、Zr、Ti添加元素总计的可以含有1原子%以上且15原子%以下，优选含有4原子%以上且10原子%以下。如果上述添加元素为1原子%以上，则氧化物层在Cu合金层与含氧Cu层或含氧Cu合金层的界面充分地形成，界面的耐剥离性提高，密合性充分地提高。如果上述添加元素为15原子%以下，则Cu合金层的电阻值不会显著增大，不会对作为布线层的应用带来障碍。上述Ca、Mg、Li、Si、Mn、Cr、稀土类的含量可以是5原子%以下。如果为5原子%以下，则电阻值不会显著增大。
另外，在工序(b)之后，可以进一步具有利用至少含有Cu的靶、在惰性气体气氛下进行溅射的工序(f)。
上述工序(f)中使用的至少含有Cu的靶可以含有99原子%以上的Cu。由此可以提供低电阻的布线层。
本发明进一步提供薄膜晶体管，该薄膜晶体管具有：半导体基板或玻璃基板的基底基板；在上述基底基板上形成的栅电极；覆盖上述栅电极的栅绝缘层；在上述栅绝缘层上形成的半导体层；在上述半导体层上形成的源区域和漏区域；以及分别与上述源区域和上述漏区域接触而形成的源电极层和漏电极层；其中，上述栅电极、上述源电极层和上述漏电极层中的至少一个由上述说明的布线层结构形成。
本发明进一步提供薄膜晶体管的制造方法，该制造方法具备以下工序：在半导体基板或玻璃基板的基底基板上形成栅电极的工序；覆盖上述栅电极、形成栅绝缘层的工序；在上述栅绝缘层上形成半导体层的工序；在上述半导体层上形成以高浓度添加了杂质的半导体层的工序；在上述以高浓度添加了杂质的半导体层上形成金属布线层的工序；以及将上述金属布线层、上述以高浓度添加了杂质的半导体层以及上述半导体层图案化的工序；通过上述说明的布线层结构的制造方法制造上述金属布线层，其中，上述形成金属布线层的工序是上述工序(a)和(b)，上述图案化工序是上述工序(c)。
如上所述，本发明通过在Cu合金层与含氧Cu层或Cu合金层的界面形成含有Al、Zr、Ti中的至少一种的氧化物层，由此可以提供不仅与基底基板的密合性高、向基底基板扩散的阻挡性也优异，并且氢等离子体耐受性也优异的低电阻的布线层结构及其制造方法。
附图说明
图1是表示本发明的第1实施方案的布线层的基本构成的概略截面图。
图2A是说明图1所示的布线层的制造方法的概略截面图，是说明在基底基板上形成Cu-O层的工序的图。
图2B是说明图1所示的布线层的制造方法的概略截面图，是说明在Cu-O层的表面形成Cu-Al合金层的工序的图。
图2C是说明图1所示的布线层的制造方法的概略截面图，是说明在Cu-Al合金层的表面形成Cu导电层(低电阻层)的工序的图。
图2D是说明图1所示的布线层的制造方法的概略截面图，是说明将层叠膜进行图案化的工序的图。
图2E是说明图1所示的布线层的制造方法的概略截面图，是说明实施氢退火处理、在Cu-Al合金层与Cu-O层的界面形成氧化物层的工序的图。
图3是表示本发明的第2实施方案的布线层的基本构成的概略截面图。
图4A是表示作为使用本发明的布线层的半导体装置的一个例子的、薄膜晶体管(TFT)的制造工序的概略截面图，是表示在透明基板上形成栅电极、栅绝缘层、硅层、n型硅层的状态的图。
图4B是表示作为使用本发明的布线层的半导体装置的一个例子的、薄膜晶体管(TFT)的制造工序的概略截面图，是表示形成本发明的金属布线层的状态的图。
图4C是表示作为使用本发明的布线层的半导体装置的一个例子的、薄膜晶体管(TFT)的制造工序的概略截面图，是表示在金属布线层的表面配置抗蚀膜，进行蚀刻的状态的图。
图5A是表示作为使用本发明的布线层的半导体装置的一个例子的、薄膜晶体管(TFT)的制造工序的概略截面图，是表示在金属布线层上配置经图案化的抗蚀膜的状态的图。
图5B是表示作为使用本发明的布线层的半导体装置的一个例子的、薄膜晶体管(TFT)的制造工序的概略截面图，是表示对金属布线层的露出部分进行蚀刻、图案化的状态的图。
图6A是表示作为使用本发明的布线层的半导体装置的一个例子的、薄膜晶体管(TFT)的制造工序的概略截面图，是表示对n型硅层进行蚀刻，由开口部124分离源区域和漏区域的状态的图。
图6B是表示作为使用本发明的布线层的半导体装置的一个例子的、薄膜晶体管(TFT)的制造工序的概略截面图，是表示在进行了氢等离子体的处理后形成钝化层的状态的图。
图6C是表示作为使用本发明的布线层的半导体装置的一个例子的、薄膜晶体管(TFT)的制造工序的概略截面图，是表示形成透明电极层的状态的图。
图7是表示图4B的金属布线层中含氧Cu合金层与Cu合金层的图。
图8A是表示利用俄歇电子分光分析得到的试样的深度方向分析结果的图。
图8B是表示通过TEM (透射电子显微镜)观察试样截面的结果的图。
符号说明
1 基底基板
2 Cu-O层(含氧Cu层或含氧Cu合金层)
3 含有Al的氧化物层
4 Cu-Al合金层
5 Cu导电层
11 层叠膜
12 布线层
13 半导体薄膜表面
105 晶体管
111 透明基板
112 栅电极
114 栅绝缘层
116 硅层
118 n型硅层
120a 金属布线层
120b 金属布线层
122 抗蚀膜
127 源电极层
128 漏电极层
131 源区域
132 漏区域
134 钝化层
136 透明电极层
137 接触孔
151 含氧Cu合金层
152 Cu合金层。
具体实施方式
以下详细说明用于实施本发明的方案。应予说明，在以下的说明中使用的附图是为了使说明清楚易懂，并非按照实际的缩尺表示各层的厚度。
图1是表示本发明的第1实施方案的布线层结构的基本构成的概略截面图。如图1所示，在由半导体基板或玻璃基板制成的基底基板1上形成有含有氧的Cu-O层2。Cu-O层2是为了提高与基底基板1的密合性而设置。在Cu-O层2上形成含有Al的氧化物层3 (多数情况下为Al2O3的形态)，在含有Al的氧化物层3上形成含有Al的Cu合金层(Cu-Al合金层)4，在Cu-Al合金层4上形成Cu导电层5。这里，“半导体基板或玻璃基板”也包括在一个面上具备半导体层或二氧化硅层的基板。
接着，以下对于具有图1所示的基本构成的布线层结构的制造方法进行说明。
首先，准备半导体基板或玻璃基板作为基底基板1，利用含有铜的靶，在O2气氛内对其表面进行溅射。此时所使用的含有铜的靶可以含有选自Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土类中的至少一种添加元素。
该溅射工序通过真空排气系统将真空槽排气至真空，然后导入溅射气体(Ar等惰性气体)和O2，在形成O2气氛的状态下将作为成膜对象物的半导体或玻璃基板运入真空槽内，一边控制氧气流量一边施加与含有铜的靶连接的溅射电源来进行。如果通过等离子体溅射含有铜的靶，则含有铜和添加元素的原子或原子团的微粒向基底1的方向释放，与氧反应，如图2A所示，在基底1的表面形成含有铜(和添加元素)及其氧化物的Cu-O层2 (阻挡层)。
含有铜的靶的溅射持续进行，使Cu-O层2生长，在Cu-O层2形成规定的膜厚时，停止O2气体的导入，将靶切换为Cu-Al合金，持续进行溅射气体(Ar等惰性气体)的导入，同时溅射上述Cu-Al合金靶，由此在Cu-O层2的表面形成Cu-Al合金层4 (图2B)。
进一步持续进行Cu-Al合金的溅射，使Cu-Al合金层4生长，在Cu-Al合金层4形成规定的膜厚时，将靶切换为纯铜(Cu)靶，持续导入溅射气体(Ar等惰性气体)，同时溅射上述纯铜靶，由此在Cu-Al合金层4的表面形成Cu导电层(低电阻层)5。并且，持续纯铜靶的溅射，使Cu导电层5生长，在Cu导电层5形成规定的膜厚时，停止溅射，将产物从溅射装置中运出(图2C)。
对于溅射靶中的铜与添加元素的含有比例、以及使用该溅射靶而成膜的金属层中的铜与添加元素的含有比例，在只导入了溅射气体的真空气氛下成膜的情形、与在导入了氧气和溅射气体两者的真空气氛下成膜的情形均相同，另外，即使改变氧气的导入量，其含有比例也不变。因此，例如在溅射添加元素相对于铜和添加元素的总计量的比例为15原子%以下的溅射靶时，可得到添加元素相对于铜和添加元素的总计量的比例为15原子%以下的金属层。
接着，在层叠的层叠膜11的表面配置抗蚀膜，进行曝光、显影等常规制图，使层叠膜11表面露出，在该状态下将层叠膜11暴露于蚀刻液(湿式蚀刻)或蚀刻气体(干式蚀刻)下，由此，将层叠膜11图案化(图2D)。并且，通过常规方法除去不需要的抗蚀膜，形成布线层12。
如上所述，在非晶硅薄膜或多晶硅薄膜等的非单晶半导体薄膜上形成布线层图案、使半导体的一部分露出时，该露出的半导体薄膜表面13存在大量悬空键。悬空键是指失去共价键合的对象、未参与键合的键合键。该悬空键不稳定，因此在包括非单晶半导体薄膜的半导体元件的制造工序中，在布线层图案形成后进行氢等离子体处理，使上述悬空键终结，进行稳定化。
本实施方案中，在进行该氢等离子体处理之前，通过实施氢退火处理，Cu-O层2中的氧原子(O)向含有Al的Cu-Al合金层4一方扩散，在Cu-Al合金层4与Cu-O层2的界面形成含有Al的氧化物层3 (多数情况下为Al2O3的形态)(图2E)。由于该氧化物层3的存在，即使进一步进行氢等离子体处理，氢离子也难以进入Cu-O层2中， Cu-O层2中的氧难以发生还原，界面难以剥离，可以实现密合性的进一步提高。本实施方案的情况下，在实施氢等离子体处理之前进行氢退火处理，确保氧化物层3的厚度为一定程度，由此氢离子难以进入Cu-O层2中，可以进一步强化氢等离子体耐受性。该氢退火处理是为了充分获得氧化物层3的厚度而优选进行的处理。
本实施方案中，Cu-O层2可进一步含有选自Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土类中的至少一种添加元素。图1中，该添加元素在括号内表示为“×”。另外，Cu-O层2中所含的添加元素(Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土类中的一种以上)可以含有20原子%以下，优选15原子%以下。优选含有Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土类等添加元素的理由是：这些添加元素可以使Cu合金层与含氧Cu层或含氧Cu合金层的界面的氧化物层的形成更为容易，还具有使含氧Cu合金层与基底基板的密合性增强的效果。如果上述添加元素为20原子%以下，则Cu-O层中生成的氧化物、金属间化合物的量受到限制，因此电阻值不会显著增大，不会对作为布线层的应用带来障碍。如上所述，上述添加元素的比例可通过溅射靶中的铜和添加元素的含有比例来调节。
另外，Cu-O层2中所含的氧优选含有1原子%以上且30原子%以下。如果氧为1原子%以上，则与基底基板材料的密合性、扩散阻挡性充分，如果氧为30原子%以下，则在Cu-O层中生成的氧化物的量受到限制，因此电阻值不会显著增大，不会对作为布线层的应用带来障碍。上述Cu-O层2中所含的氧比例可通过在溅射中使用的O2气氛来调节，优选以体积分数计为1%以上且30%以下。
另外，本实施方案中，Cu合金层4含有Al，但并不限于此，也可以单独含有Zr或Ti，或者含有Al、Zr、Ti中的一种以上。Cu合金层4可以进一步含有选自Ca、Mg、Li、Si、Mn、Cr、稀土类中的至少一种添加元素。上述Cu合金层4中所含的添加元素(Al、Zr、Ti中的一种以上添加元素)可以含有1原子%以上且15原子%以下，优选4原子%以上且10原子%以下。如果上述添加元素为1原子%以上，则氧化物层在Cu合金层与Cu-O层的界面充分地形成，界面耐剥离性、进而密合性的提高充分，如果上述添加元素为15原子%以下，则Cu合金层的电阻值不会显著增大，不会对作为布线层的应用带来障碍。如上所述，上述添加元素的比例可通过溅射靶中的铜与添加元素的含有比例来调节。上述Ca、Mg、Li、Si、Mn、Cr、稀土类的含量优选为5原子%以下。如果为5原子%以下，则电阻值不会显著增大。
Cu导电层5优选含有99原子%以上的Cu。由此可以提供低电阻的布线层。这种Cu导电层5可通过将图2D中说明的纯铜靶制成99原子%以上的纯铜来获得。
Cu-O层2的厚度d1优选为10 nm-100 nm，进一步优选30 nm-50 nm左右。另外，为了获得优异的氢等离子体耐受性，氧化物层3的厚度d2优选具有1 nm-20 nm的厚度，进一步优选5 nm左右。如果氧化物层3的厚度为1 nm以上，则形成均匀的膜，可充分获得氧化物层3产生的防止氢离子进入的效果，可获得优异的氢等离子体耐受性，如果氧化物层3的厚度为20 nm以下，则电阻值不会显著增大，不会对作为布线层的应用带来障碍。Cu-Al合金层4的厚度d3优选10 nm-100 nm，进一步优选30 nm-50 nm左右。Cu导电层5的厚度d4优选为200 nm-10 μm，进一步优选300 nm-500 nm左右。
如上所述，根据本实施方案，通过在Cu-Al合金层4和Cu-O层2的界面形成含有Al的氧化物层3，可以提供与基底基板1的密合性高、向基底基板1扩散的阻挡性优异，并且氢等离子体耐受性也优异的低电阻布线层及其制造方法。
接着，说明本发明的第2实施方案。图3是表示本发明的第2实施方案的布线层的基本构成的概略截面图。本发明的第2实施方案与第1实施方案的结构性不同之处在于：本实施方案中未形成Cu导电层，除此之外的构成与第1实施方案相同。图3中对于与图1同样的层标注相同符号。
如图3所示，在由半导体基板或玻璃基板制成的基底基板1上形成有含有氧的Cu-O层2。Cu-O层2与第1实施方案同样地，是为了提高与基底基板1密合性而设置的。Cu-O层2上形成含有Al的氧化物层3 (多数情况下为Al2O3的形式)，在含有Al的氧化物层3上形成含有Al的Cu合金层(Cu-Al合金层)4。
第2实施方案中，不形成Cu导电层，Cu-Al合金层4发挥与Cu导电层同样的功能。即，第2实施方案根据所适用的用途来使用Cu-Al合金层4作为导电层。第2实施方案的情况下，使作为导电层的Cu-Al合金层4的厚度增厚，这有利于获得低电阻。
第2实施方案中，在进行该氢等离子体处理之前，通过实施氢退火处理，Cu-O层2中的氧原子(O)向Cu-Al合金层4的一方扩散，在Cu-Al合金层4与Cu-O层2的界面形成含有Al的氧化物层3 (多数情况下为Al2O3的形式)。通过该氧化物层3的存在，在进行氢等离子体处理时氢离子难以进入Cu-O层2中，Cu-O层2中的氧难以发生还原，界面难以剥离，可以实现密合性的进一步提高。第2实施方案的情况中，氢退火处理也是为了充分获得氧化物层3的厚度而优选的处理。
第2实施方案中，Cu-O层2、Cu合金层4可以只以与第1实施方案同样的比例含有与第1实施方案同样的添加元素。另外，Cu-O层2中所含的氧优选含有1原子%以上且30原子%以下。
另外，第2实施方案中，Cu-O层2的厚度d1、氧化物层3的厚度d2、Cu-Al合金层4的厚度d3优选为与第1实施方案同样厚度。
根据第2实施方案，可以获得与第1实施方案同样的效果。
接着，作为使用本发明的布线层的半导体装置的一个例子，参照图4A-图7的同时，对薄膜晶体管(TFT)的结构和制造工序进行说明。
图4A是表示作为本发明的薄膜晶体管的处理对象物110的截面图。作为薄膜晶体管的处理对象物110具有包含玻璃等的透明基板111 (基底基板)，在透明基板111上配置栅电极112。
透明基板111上覆盖栅电极112，由透明基板111一侧起按顺序配置栅绝缘层114、硅层116、和n型硅层118。n型硅层118是通过添加杂质使电阻值比硅层116低的硅层。这里，n型硅层118和硅层116由非晶硅构成，也可以是单晶或多晶。栅绝缘层114是氮化硅薄膜等的绝缘膜，也可以是氮氧化硅膜或其他绝缘膜。
铜合金靶在混合有氧化性气体的气氛中进行溅射，则在与处理对象物110的界面处形成以铜为主成分、含有添加元素和氧的贴合层(含氧Cu合金层)(工序(a))。
接着，在Ar等溅射气体中溅射铜合金靶，则在处理对象物110的表面形成以铜为主成分、含有添加元素的Cu合金层(工序(b))。图4B的符号120a表示由上述说明的本发明的含氧Cu合金层和Cu合金层构成的金属布线层，图7分别示出含氧Cu合金层151和Cu合金层152。
在金属布线层120a的位于栅电极112上的部分表面上配置抗蚀膜，蚀刻含有金属布线层120a、n型硅层118和硅层116的层叠膜，除去层叠膜的未被抗蚀膜覆盖的部分。图4C是层叠膜蚀刻后除去了抗蚀膜的状态，符号120b表示被抗蚀膜覆盖而残留的金属布线层。
接着，如图5A所示，在金属布线层120b上配置形成有图案的抗蚀膜122，在抗蚀膜122的开口部124的底面，使金属布线层120b的表面露出，在该状态下浸渍到蚀刻液中，则金属布线层120b的露出部分被蚀刻，金属布线层120b被图案化。通过该图案化，在栅电极112上的一部分形成露出n型硅层118的开口部124，金属布线层120a被开口部124分离，如图5B所示，形成源电极层127和漏电极层128，得到本发明的晶体管105。接着，将其运入到蚀刻装置内，将在开口部124底面露出的n型硅层118暴露于蚀刻气体的等离子体中，进行蚀刻，使硅层116在开口部124的底面露出。在n型硅层118形成的开口部124位于栅电极112的上方，n型硅层118被开口部124分离成源区域131和漏区域132 (工序(c))。
硅层116的表面在开口部124的底面露出，硅层116暴露于蚀刻n型硅层118时的蚀刻气体等离子体中，则氢原子从硅层116表面失去，形成悬空键。该悬空键成为漏电流等TFT特性不良的原因。如图6A所示，为了将悬空键用氢再修饰，在使源电极层127和漏电极层128暴露的状态下导入氢，产生氢等离子体，使在开口部124的底部露出的硅层116暴露于氢气等离子体中，则硅层116表面的硅原子与氢键合，悬空键消灭(工序(d))。
在上述工序(b)之后、上述工序(d)之前实施氢退火处理，在Cu合金层与含氧Cu层或含氧Cu合金层的界面形成氧化物层(工序(e))。
如图6B所示，进行氢等离子体处理之后，形成氮化硅层(SiNx)等的钝化层134，在钝化层134上形成接触孔137，然后如图6C所示，形成连接源电极层127或漏电极层128与像素电极等(未图示)之间的透明电极层136。由此，得到液晶显示面板。
由本发明形成的布线层结构不仅可以用于TFT的源电极、漏电极，也可以用于TFT的栅电极。
在上述中，作为半导体装置，以薄膜晶体管(TFT)为例进行了说明，但本发明并不限于此，可适用于薄膜晶体管(TFT)以外的半导体装置、二极管、电容器、液晶装置等各种电极。
实施例
以下，基于本发明实际形成布线层结构，对于其评价的结果进行说明。
首先，准备涂布有非晶Si层的长320 mm×宽400 mm×厚0.7 mm尺寸的玻璃基板。
(含氧Cu合金层的制作)
接着，将其插入到溅射装置中，使用进行了熔化调节的、具有Cu-4原子%Al的成分组成的Cu合金溅射靶，在气氛：Ar+氧 (按照容量%计，Ar/氧=90/10)的氧化气氛、气氛压力0.4 Pa、基板加热温度100℃的条件下进行溅射，形成膜厚50 nm的含氧Cu合金层。
(Cu合金层的制作)
使用进行了熔化调节的、具有Cu-4原子%Al的成分组成的Cu合金溅射靶，在气氛：Ar、气氛压力0.4 Pa、基板加热温度100℃的条件下进行溅射，形成膜厚300 nm的Cu合金层。
(氢退火)
接着，在气氛：H2+N2 (按照容量%计，H2/N2=50/50)、气氛压力0.1 MPa (1个气压)、温度300度、保持时间30分钟的条件下进行氢退火。
(薄膜结构评价)
通过俄歇电子分光分析对试样的深度方向进行分析，以及通过TEM (透射电子显微镜)观察试样截面。结果如图8A和图8B所示。图8A是利用俄歇电子分光分析得到的布线层结构的深度方向的分析，图8B是膜截面的透射式电子显微镜图像。如图8A所示，由深度方向分析可知，Al和O在Cu合金层和含氧Cu合金层的边界处浓缩(与溅射时间50分钟附近-60分钟附近相对应的部分)。另外，如图8B所示，由膜截面的TEM图像(倍率：50万倍以上)可知，位于Cu合金层与含氧Cu合金层之间的Al和O的浓缩层的晶体结构与Cu合金层或含氧Cu合金层明显不同，是厚度约4 nm的层。因此判断：在该Cu合金层与含氧Cu合金层之间生成的、以氧和添加元素(本情况下为Al)为主成分的异相的层是氧化物层。本发明的权利要求1所述的“氧化物层”是指通过俄歇电子分光分析和TEM (透射电子显微镜)而确定的该异相的层。另外，通过四探针试验测定本发明的Cu合金层的电阻率，为约5 μΩcm。
(氢等离子体处理)
按照以下条件：
气氛：氢气
氢气流量：500 sccm
氢气压：250 Pa
处理温度：250℃
输出功率：0.1 W/cm2
处理时间60秒
进行氢等离子体处理
(交错划线试验)
在上述氢等离子体处理前后进行以下的交错划线试验。按照JIS-5400，在上述试样表面，使用刀具，以自表面到达玻璃基板的深度、且以0.1 mm的槽宽度，分别以0.5 mm、1 mm、1.5 mm和2 mm的间隔纵横各切11根槽，形成100个方格，对于该方格全体，密合粘贴3M公司制的スコッチテープ(注册商标)，接着将其一下子剥离，测定试样表面的100个方格中被剥离的方格数(个/100)。结果，被剥离的方格均为0个。
表1是对本发明的实施例(左侧)和比较例(右侧)进行比较而示出的图。表1显示各实施例1-17和比较例1、2的含氧Cu合金层和Cu合金层的组成(添加元素)和厚度、以及纯铜层的厚度，示出氢等离子体处理前后的各交错划线试验的结果。这里，玻璃基板的结构与上述相同。即，使用涂布了非晶Si层的长320 mm×宽400 mm×厚0.7 mm尺寸的玻璃基板。含氧Cu合金层的溅射条件与上述相同，即，气氛：Ar＋氧 (按照容量%计，Ar/氧=90/10)的氧化气氛，气氛压力：0.4 Pa，基板加热温度100℃；Cu合金层的溅射条件也与上述相同，即，气氛：Ar，气氛压力：0.4 Pa，基板加热温度100℃，但分别使各层的组成和膜厚变化。另外，后续工序的纯铜层的溅射条件与Cu合金层的溅射条件相同，即，气氛：Ar，气氛压力：0.4 Pa，基板加热温度100℃，但使用纯铜溅射靶(不可避免的杂质低于1原子%)，使膜厚变化。并且氢退火的条件、薄膜结构评价、氢等离子体处理的条件、交错划线试验的条件与上述相同。
[表1]
Figure 144100DEST_PATH_IMAGE001
由以上的交错划线试验结果可知，在未进行氢退火的比较例1和Cu合金层中实质上不含有合金元素的比较例2 (进行了氢退火)的情况下，氢等离子体处理后的交错划线试验的成绩低，氢等离子体处理耐受性差。特别是在比较例2的情况下，含氧Cu合金层中不含有添加元素，因此含氧Cu合金层与基底基板的密合性降低，自氢等离子体处理前开始交错划线试验的成绩就低。对于本发明的布线层结构(实施例1-17)，氢等离子体处理后的交错划线试验的成绩高，因此密合性高，氢等离子体处理耐受性优异。
产业实用性
根据本发明的布线层结构及其制造方法，可提供不仅与基底基板的密合性高、向基底基板扩散的阻挡性优异，并且氢等离子体耐受性也优异的低电阻的布线层结构及其制造方法。

Claims (19)

1.布线层结构，其具备：
半导体基板或玻璃基板的基底基板；
在该基底基板上形成的含氧Cu层或含氧Cu合金层；
在该含氧Cu层或该含氧Cu合金层上形成的、含有Al、Zr、Ti中的至少一种的氧化物层；和
在该氧化物层上形成的、含有Al、Zr、Ti中的至少一种的Cu合金层。
2.权利要求1所述的布线层结构，其中，上述含氧Cu合金层含有选自Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土类中的至少一种添加元素。
3.权利要求2所述的布线层结构，其中，上述含氧Cu合金层中所含的添加元素为20原子%以下。
4.权利要求1-3中任一项所述的布线层结构，其中，上述含氧Cu层或含氧Cu合金层中所含的氧为1原子%以上且30原子%以下。
5.权利要求1所述的布线层结构，其中，上述Cu合金层进一步含有选自Ca、Mg、Li、Si、Mn、Cr、稀土类中的至少一种添加元素。
6.权利要求1所述的布线层结构，其中，上述Cu合金层中所含的Al、Zr、Ti的添加元素的总计为1原子%以上且15原子%以下。
7.权利要求1所述的布线层结构，其进一步具备在上述Cu合金层上形成的Cu导电层。
8.权利要求7所述的布线层结构，其中，上述Cu导电层为99原子%以上的纯铜。
9.权利要求7或8所述的布线层结构，其中，上述含氧Cu层或含氧Cu合金层具有10 nm-100 nm的厚度，上述氧化物层具有1 nm-20 nm的厚度，上述Cu合金层具有10 nm-100 nm的厚度，上述Cu导电层具有200 nm-10 μm的厚度。
10.布线层结构的制造方法，该方法依次具备下述工序：
利用至少含有Cu的靶，在O2气氛中在由半导体基板或玻璃基板制成的基底基板上进行溅射的工序(a)；
以含有Al、Zr、Ti中的至少一种的Cu合金作为靶，在惰性气体气氛中进行溅射的工序(b)；
通过蚀刻，在由上述工序(a)和上述工序(b)形成的层上形成布线层图案，使上述基底基板的一部分露出的工序(c)；和
实施氢等离子体处理，使存在于露出的上述基底基板表面的悬空键终结的工序(d)；
该方法还进一步具备在上述工序(b)之后上述工序(d)之前，在氢气氛中进行退火的工序(e)。
11.权利要求10所述的布线层结构的制造方法，其中，上述工序(a)中使用的上述至少含有Cu的靶进一步含有选自Ca、Mg、Li、Al、Zr、Ti、Si、Mn、Cr、稀土类中的至少一种添加元素。
12.权利要求11所述的布线层结构的制造方法，其中，上述工序(a)中使用的上述至少含有Cu的靶中所含的添加元素为20原子%以下。
13.权利要求10所述的布线层结构的制造方法，其中，上述工序(a)的溅射中使用的O2气氛按照体积分数计为1%以上且30%以下。
14.权利要求10所述的布线层结构的制造方法，其中，上述含有Al、Zr、Ti中的至少一种的Cu合金靶进一步含有选自Ca、Mg、Li、Si、Mn、Cr、稀土类中的至少一种添加元素。
15.权利要求10所述的布线层结构的制造方法，其中，上述含有Al、Zr、Ti中的至少一种的Cu合金靶中所含的Al、Zr、Ti的添加元素为1原子%以上且15原子%以下。
16.权利要求10-15中任一项所述的布线层结构的制造方法，其进一步具有在上述工序(b)之后，利用至少含有Cu的靶、在惰性气体气氛中进行溅射的工序(f)。
17.权利要求16所述的布线层结构的制造方法，其中，上述工序(f)中使用的上述至少含有Cu的靶含有99原子%以上的Cu。
18.薄膜晶体管，其是具有：半导体基板或玻璃基板的基底基板；在上述基底基板上形成的栅电极；覆盖上述栅电极的栅绝缘层；在上述栅绝缘层上形成的半导体层；在上述半导体层上形成的源区域和漏区域；以及分别与上述源区域和上述漏区域接触而形成的源电极层和漏电极层的薄膜晶体管，
其中，上述栅电极、上述源电极层和上述漏电极层中的至少一个由权利要求1所述的布线层结构形成。
19.薄膜晶体管的制造方法，该方法具有以下工序：在半导体基板或玻璃基板的基底基板上形成栅电极的工序；覆盖上述栅电极、形成栅绝缘层的工序；在上述栅绝缘层上形成半导体层的工序；在上述半导体层上形成高浓度地添加了杂质的半导体层的工序；在上述高浓度地添加了杂质的半导体层上形成金属布线层的工序；以及将上述金属布线层、上述高浓度地添加了杂质的半导体层以及上述半导体层图案化的工序；该薄膜晶体管的制造方法通过权利要求10-17中任一项所述的布线层结构的制造方法制造上述金属布线层，其中，上述形成金属布线层的工序是上述工序(a)和(b)，上述图案化的工序是上述工序(c)。
CN201080025444.0A 2009-06-12 2010-05-11 布线层结构及其制造方法 Active CN102804352B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-141440 2009-06-12
JP2009141440A JP5548396B2 (ja) 2009-06-12 2009-06-12 薄膜トランジスタ用配線層構造及びその製造方法
PCT/JP2010/003187 WO2010143355A1 (ja) 2009-06-12 2010-05-11 配線層構造及びその製造方法

Publications (2)

Publication Number Publication Date
CN102804352A true CN102804352A (zh) 2012-11-28
CN102804352B CN102804352B (zh) 2015-11-25

Family

ID=43308618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080025444.0A Active CN102804352B (zh) 2009-06-12 2010-05-11 布线层结构及其制造方法

Country Status (6)

Country Link
US (1) US8624397B2 (zh)
JP (1) JP5548396B2 (zh)
KR (1) KR101260612B1 (zh)
CN (1) CN102804352B (zh)
TW (1) TWI497598B (zh)
WO (1) WO2010143355A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112055888A (zh) * 2019-04-09 2020-12-08 株式会社爱发科 Cu合金靶材、配线膜、半导体装置、液晶显示装置
CN111876629B (zh) * 2020-08-04 2021-03-23 天水华洋电子科技股份有限公司 一种引线框架用高性能铜基合金材料及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI777221B (zh) 2013-05-29 2022-09-11 日商大自達電線股份有限公司 電磁波遮蔽膜的製造方法
JP5735093B1 (ja) * 2013-12-24 2015-06-17 株式会社マテリアル・コンセプト 太陽電池及びその製造方法
JP6310816B2 (ja) * 2014-08-26 2018-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6228631B1 (ja) * 2016-06-07 2017-11-08 株式会社コベルコ科研 Ａｌ合金スパッタリングターゲット
CN109143745B (zh) * 2017-06-27 2021-02-26 深圳光峰科技股份有限公司 发光聚集器、发光设备及投影光源
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
KR102462381B1 (ko) * 2017-12-19 2022-11-01 삼성전자주식회사 반도체 장치의 제조 방법
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
JP6768180B1 (ja) * 2019-04-09 2020-10-14 株式会社アルバック Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897245A (zh) * 2005-07-13 2007-01-17 富士通株式会社 半导体器件及其制造方法
US20070145591A1 (en) * 2005-12-28 2007-06-28 Hisashi Yano Semiconductor device and manufacturing method therof
US20090090942A1 (en) * 2007-09-04 2009-04-09 Samsung Electronics Co. Ltd. Wiring structure, array substrate, display device having the same and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166731A (ja) * 1989-11-27 1991-07-18 Hitachi Ltd 銅又は銅合金の配線方法及び構造
JPH06177128A (ja) * 1992-12-07 1994-06-24 Japan Energy Corp 半導体装置とその製造方法
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
WO2008044757A1 (en) 2006-10-12 2008-04-17 Ulvac, Inc. Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method
JPWO2008081805A1 (ja) 2006-12-28 2010-04-30 株式会社アルバック 配線膜の形成方法、トランジスタ、及び電子装置
KR101135418B1 (ko) 2006-12-28 2012-04-17 가부시키가이샤 알박 배선막의 형성 방법, 트랜지스터, 및 전자 장치
JP2009010089A (ja) * 2007-06-27 2009-01-15 Mitsubishi Materials Corp 密着性に優れた配線下地膜およびこの配線下地膜を含む密着性に優れた二重構造配線膜
KR101098206B1 (ko) * 2008-04-15 2011-12-23 가부시키가이샤 알박 박막 트랜지스터, 박막 트랜지스터의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897245A (zh) * 2005-07-13 2007-01-17 富士通株式会社 半导体器件及其制造方法
US20070145591A1 (en) * 2005-12-28 2007-06-28 Hisashi Yano Semiconductor device and manufacturing method therof
US20090090942A1 (en) * 2007-09-04 2009-04-09 Samsung Electronics Co. Ltd. Wiring structure, array substrate, display device having the same and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112055888A (zh) * 2019-04-09 2020-12-08 株式会社爱发科 Cu合金靶材、配线膜、半导体装置、液晶显示装置
CN111876629B (zh) * 2020-08-04 2021-03-23 天水华洋电子科技股份有限公司 一种引线框架用高性能铜基合金材料及其制备方法

Also Published As

Publication number Publication date
KR101260612B1 (ko) 2013-05-03
JP5548396B2 (ja) 2014-07-16
WO2010143355A1 (ja) 2010-12-16
US20120068265A1 (en) 2012-03-22
KR20120022798A (ko) 2012-03-12
CN102804352B (zh) 2015-11-25
JP2010287791A (ja) 2010-12-24
TWI497598B (zh) 2015-08-21
US8624397B2 (en) 2014-01-07
TW201112331A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
CN102804352A (zh) 布线层结构及其制造方法
KR101064144B1 (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
CN101542696B (zh) 显示装置用Al合金膜、显示装置以及溅射靶材
CN103222061B (zh) 布线构造
JP5017282B2 (ja) 配線膜の形成方法
KR101258802B1 (ko) 산화물 반도체 박막층을 갖는 적층 구조 및 박막 트랜지스터
CN103003860B (zh) 显示装置用Cu合金膜和显示装置
CN102197488B (zh) 薄膜晶体管
TW200938660A (en) Etching solution composition
Gordillo et al. Properties of ZnO thin films prepared by reactive evaporation
TW201131776A (en) Oxide semiconductor layer and semiconductor device
CN102349157B (zh) 以阻挡层为构成层的薄膜晶体管以及用于阻挡层的溅射成膜的Cu合金溅射靶
CN102203947B (zh) 薄膜晶体管的制造方法、薄膜晶体管
JPWO2008081805A1 (ja) 配線膜の形成方法、トランジスタ、及び電子装置
CN101512730A (zh) 导电膜形成方法、薄膜晶体管、带有薄膜晶体管的面板以及薄膜晶体管的制造方法
CN103460351A (zh) Cu合金膜和具备它的显示装置或电子装置
WO2010013636A1 (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
KR20110105806A (ko) Ｃｕ 합금막 및 표시 디바이스
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JPWO2010143609A1 (ja) 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
Goto et al. 56.4: Formation of Single‐Layer Al‐Alloy Interconnection for Source and Drain of a‐Si TFT Using One‐Wet‐One‐Dry Etching with Four‐Mask Process
CN102315229A (zh) 薄膜晶体管基板及具备薄膜晶体管基板的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant