CN102315229A - 薄膜晶体管基板及具备薄膜晶体管基板的显示装置 - Google Patents

薄膜晶体管基板及具备薄膜晶体管基板的显示装置 Download PDF

Info

Publication number
CN102315229A
CN102315229A CN2011101762901A CN201110176290A CN102315229A CN 102315229 A CN102315229 A CN 102315229A CN 2011101762901 A CN2011101762901 A CN 2011101762901A CN 201110176290 A CN201110176290 A CN 201110176290A CN 102315229 A CN102315229 A CN 102315229A
Authority
CN
China
Prior art keywords
film
base plate
transistor base
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101762901A
Other languages
English (en)
Inventor
岩成裕美
后藤裕史
前田刚彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN102315229A publication Critical patent/CN102315229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种不会发生金属配线膜的干式蚀刻率的下降或蚀刻残渣，而且抑制该金属配线膜的小丘抗性或电阻率，并且抑制与和该金属配线膜直接连接的氧化物半导体层或透明导电膜的触点电阻率的薄膜晶体管基板及具备该薄膜晶体管基板的显示装置。在薄膜晶体管基板中，金属配线膜是通过干式蚀刻法进行图案化而形成的层叠膜，该层叠膜由Ti膜和含有0.05～1.0原子％的Ni、0.3～1.2原子％的Ge、0.1～0.6原子％的La及/或Nd的Al合金膜所构成，该Ti膜与该氧化物半导体层直接连接，且该Al合金膜与该透明导电膜直接连接。

Description

薄膜晶体管基板及具备薄膜晶体管基板的显示装置
技术领域
本发明涉及从基板侧依次具备氧化物半导体层、金属配线膜、透明导电膜的薄膜晶体管基板、及具备该薄膜晶体管基板的显示装置(设备)。本发明的薄膜晶体管基板例如以液晶显示器(液晶显示装置)或有机EL显示器等平板显示器为代表使用。以下，以液晶显示装置为代表进行说明，但本发明并不局限于此。
背景技术
近年来，开发有在有机EL显示器或液晶显示器的半导体层(通道层)上使用了氧化物半导体的显示器。例如在专利文献1中，作为半导体装置中的透明半导体层，使用氧化锌(ZnO)、氧化镉(CdO)、以及在氧化锌(ZnO)中添加了IIB元素、IIA元素或VIB元素的化合物或混合物中的任一个，使用掺杂了3d过渡性金属元素、或稀土类元素、或透明半导体的不失透明性而形成为高电阻的不纯物的层。
氧化物半导体与以往作为半导体层的材料而使用的非晶形硅相比，具有高的载体移动度。此外，氧化物半导体可以通过溅射法进行成膜，因此与上述由非晶形硅构成的层的形成相比，能够实现基板温度的低温化。其结果是，能够使用耐热性低的树脂基板等，因此能够实现柔性显示器。
作为氧化物半导体，除上述ZnO等之外，最近使用由铟、镓、锌及氧构成的透明氧化物非晶形半导体(非晶形In-Ga-Zn-O，以下称为“a-IGZO”。)而形成高移动度的半导体层的氧化物半导体适用于薄膜晶体管。例如在专利文献2中示出铟、镓、锌的组成比为1∶1∶1的非晶形氧化物半导体层。
专利文献1：日本特开2002-76356号公报
专利文献2：日本特开2007-73701号公报
然而，基于电阻小且微细加工容易等理由，而在TFT基板中的栅极配线或源-漏极配线等配线材料中广泛使用纯Al或Al-Nd等Al合金(以下，将它们归纳为“Al系”)。
然而，例如在底栅型的TFT的半导体层上使用氧化物半导体，且在源电极、漏电极(以下，将它们统称为“源-漏电极”)中使用Al系膜，将氧化物半导体层和Al系膜直接连接时，在氧化物半导体层与Al系膜的界面形成高电阻的氧化铝而连接电阻(触点电阻、接触电阻)上升，从而存在画面的显示品质下降的问题。尤其是在制造工序中经历300℃以上的热过程时，在氧化物半导体层与Al系膜的界面形成氧化铝，因此会产生上述问题。
另外，近年来，在液晶显示器(LCD)中随着面板的大型化，而高精细化的需要求升高，要求LCD的高精细化，即要求源电极、漏电极的配线宽度的微细化。取代到目前为止的基于湿式蚀刻的配线图案形成，通过进行使用了等离子体的干式蚀刻，而如利用掩模设定的配线宽度那样需要进行蚀刻的技术。
作为Al系膜的干式蚀刻所使用的卤素气体，由于Al和F(氟)的化合物具有不挥发性，因此无法使用氟，而使用包含氯气(Cl2)、三氯化硼(BCl3)、溴化氢(HBr)中的至少任1种气体的蚀刻剂气体。
然而，通过等离子体而离解的Cl等的卤素游离基与被蚀刻物即Al系膜表面的Al进行反应而形成AlClX等的氯化物。所述AlClX等的氯化物通过基板偏压施加所产生的离子轰击辅助效果而蒸发成气相，并向载置有基板的真空容器外排出。生成的氯化物的蒸气压力低时，导致蚀刻率下降而引起生产能力的下降。而且，由于氯化物不蒸发而残留在Al系膜表面，因此会产生蚀刻残留(干式蚀刻中产生的蚀刻的残留)。此外，在Al系膜的干式蚀刻中，由于与抗蚀剂的选择比小，因此必须增加抗蚀剂的膜厚来应于对蚀刻率的下降，这种情况下，需要降低光刻法下的析像力，因此难以进行微细的图案的析像。尤其是产生蚀刻残渣时，会成为Al系配线等的短路的原因，有可能会导致半导体装置的成品率下降。
另外，作为其他问题，以往，为了使Al系配线与透明导电膜(ITO等的像素电极)不直接接触，而在Al系配线与透明导电膜的界面上设有由Mo、Cr、Ti、W等高熔点金属构成的势垒金属层。未夹设势垒金属层而将Al系配线与TFT的透明导电膜直接连接时，由于之后的工序(例如形成在TFT上的绝缘层等的成膜工序或烧结或退火等的热工序等)中的热过程，而Al扩散到透明导电膜中，从而TFT特性下降或Al系配线的电阻增大。例如，在Al系配线的形成后，通过CVD法等在约100～300℃的温度下制膜形成氮化硅膜(保护膜)，但由于Al非常容易氧化，因此没有势垒金属层时，在Al系配线的表面形成被称作小丘的瘤状的突起，从而产生画面的显示品质下降等问题。而且，没有势垒金属层时，因液晶显示装置的成膜工序中产生的氧或在成膜时添加的氧等而Al容易被氧化，在Al系配线与透明导电膜的界面上生成Al氧化物的绝缘层，且接触电阻(触点电阻)增大。
发明内容
本发明着眼于此种情况而作出，其目的在于提供一种薄膜晶体管基板，其具备抑制干式蚀刻率的下降或该干式蚀刻后的残渣(蚀刻残渣)的产生，而且热处理后的电阻率低，并且与氧化物半导体层或透明导电膜的触点电阻率下降的金属配线膜。而且本发明提供一种具备薄膜晶体管基板的显示装置，该薄膜晶体管基板具有上述特性。
能解决上述课题的本发明涉及一种薄膜晶体管基板，在基板上从基板侧依次具备薄膜晶体管的氧化物半导体层、与该氧化物半导体层直接连接的金属配线膜、透明导电膜，其中，所述金属配线膜是通过干式蚀刻法进行图案化而形成的层叠膜，该层叠膜由Ti膜和含有0.05～1.0原子％的Ni、0.3～1.2原子％的Ge、0.1～0.6原子％的La及/或Nd的Al合金膜所构成，该Ti膜与该氧化物半导体层直接连接，且该Al合金膜与该透明导电膜直接连接。
在本发明中，所述Ti膜的膜厚优选为10～100nm。
另外，所述金属配线膜优选通过溅射法形成，所述金属配线膜优选通过干式蚀刻法形成，该干式蚀刻法使用了包含氯气(Cl2)、三氯化硼(BCl3)、溴化氢(HBr)中的至少任1种气体的蚀刻剂气体。
此外在本发明中，优选，所述氧化物半导体由包含从由In、Ga、Zn及Sn构成的组中选择的至少1种元素的氧化物构成。
另外，优选设有上述记载的薄膜晶体管基板的显示装置。
【发明效果】
根据本发明，能够提供一种薄膜晶体管基板，该薄膜晶体管基板具有能够抑制使用于薄膜晶体管基板的金属配线膜的干式蚀刻率的下降或蚀刻残渣的产生，而且热处理后的电阻率也降低，并且还能减少与氧化物半导体层或透明导电膜直接连接时的触点电阻率的金属配线膜。而且根据本发明，能够提供一种具备薄膜晶体管基板的显示装置，该薄膜晶体管基板具有上述特性。
附图说明
图1是表示本发明的TFT基板的优选的一实施方式的简要剖视说明图。
图2是按顺序表示图1所示的TFT基板的制造工序的一例的说明图。
【符号说明】
1 基板
2 栅电极
3 栅极绝缘膜
4 氧化物半导体层
5  源电极
6 漏电极
7 保护层
8 通道保护层
9 TFT基板
10 透明导电膜
具体实施方式
本发明者们为了解决上述课题而反复锐意研究的结果是，发现通过干式蚀刻法进行图案化而形成薄膜晶体管基板的金属配线膜，并使用由Ti膜(氧化物半导体层侧)和包含0.05～1.0原子％的Ni、0.3～1.2原子％的Ge、0.1～0.6原子％的La及/或Nd的Al合金膜(透明导电膜侧)构成的层叠膜作为金属配线膜，能够解决上述课题，从而完成了本发明。
以下，参照附图并说明本发明的TFT基板及其制造方法的优选实施方式，但本发明并不局限于此。需要说明的是，以下，表示将本发明的金属配线膜使用于源电极、漏电极的例子，但本发明的金属配线膜并局限于由金属膜形成的各种配线，也包含与所述配线一起一体形成的源电极和漏电极等。
图1是说明本发明的TFT基板的优选实施方式的简要剖视说明图。图1所示的TFT基板9是底栅型，具有从基板1侧依次层叠有栅电极2、栅极绝缘膜3、氧化物半导体层4、源电极5·漏电极6(以下称为源极5-漏极6电极)、保护层7的结构。
与所述氧化物半导体层4直接连接的金属配线膜(源极5-漏极6电极)是由Ti膜和Al合金膜构成的层叠膜，Ti膜与所述氧化物半导体层4直接连接，并且Al合金膜与透明导电膜10直接连接。
在本发明中，通过将金属配线膜形成为Ti膜与Al合金膜的层叠结构(层叠膜)，而将金属配线的电阻率抑制得较低，并减少与氧化物半导体层或透明导电膜的触点电阻率，并且能够确保与氧化物半导体层或透明导电膜的直接连接。以下，对本发明的由Ti膜和Al合金膜构成的层叠膜进行说明。
首先，在Al合金膜的组成中，本发明者们使用向Al添加了各种元素的Al合金膜，在研究了Al合金膜与透明导电膜的直接连接时的触点电阻率、Al合金膜的电阻率、抗小丘性的情况下，发现了向Al添加了特定量的Ni、Ge、以及La及/或Nd后的Al合金(Ni-Ge-(La/Nd)-Al合金)在这些特性中有效。
尤其是Ni-Ge-(La/Nd)-Al合金膜可以不经由透明导电膜和势垒金属而直接连接。其原因考虑是对含有Ni的Al合金膜进行加热时，Ni的金属间化合物向粒界及粒内析出，而在透明导电膜与Al合金膜的界面上成为导电路径。
另外可知，通过添加La及/或Nd，而抗小丘性提高。
此外，添加Ge、La及/或Nd时，由于热处理而Ge-La及/或Ge-Nd的微细结晶析出，通过使Ni固溶于该结晶，而即使在Ni添加量少的情况下也能得到与透明导电膜的触点稳定性。因此与单独添加Ni的情况相比，添加Ni、Ge、La及/或Nd的方法能够通过少的合金元素量，实现透明导电膜与Al合金膜的直接连接时的触点电阻率的降低，并抑制配线电阻的上升，而且能够抑制干式蚀刻率的下降。
需要说明的是，为了微细形成源-漏电极，而需要进行基于干式蚀刻的图案形成，但使用包含氯气(Cl2)、三氯化硼(BCl3)、溴化氢(HBr)中的至少任1种气体的蚀刻剂气体而进行干式蚀刻时，因等离子体而离解的Cl等的卤素游离基与被蚀刻物即上述Al合金膜表面的Al进行反应而生成AlClX或Ni、Ge、La及/或Nd的氯化物。这些Ni、Ge、La及/或Nd的氯化物与AlClX相比，蒸气压力低，因此导致蚀刻率的下降而引起生产能力的下降，因此优选减少添加元素(Ni、Ge、La及/或Nd)的含量。
从上述观点出发，本发明中使用的Al合金膜含有0.05～1.0原子％的Ni、0.3～1.2原子％的Ge、0.1原子％～0.6原子％的La及/或Nd作为合金元素。关于各个添加元素的添加量如下所述。
Ni：0.05～1.0原子％
Ni是有助于与透明导电膜的触点电阻的减少化的元素，为了充分发挥此种效果，而使Ni含量为0.05原子％以上。优选的Ni含量为0.1原子％以上，更优选为0.2原子％以上。另一方面，Ni含量过多时，干式蚀刻率大幅下降，因此其上限为1.0原子％。优选的Ni含量为0.6原子％以下，更优选0.3原子％以下。
Ge：0.3～1.2原子％
Ge是有助于与透明导电膜的触点电阻的减少化的元素，为了充分发挥此种效果，而使Ge含量为0.3原子％以上。优选的Ge含量为0.4原子％以上，更优选0.45原子％以上。另一方面，Ge含量过多时，干式蚀刻率大幅下降，因此其上限为1.2原子％。优选的Ge含量为0.8原子％以下，更优选0.5原子％以下。
La及/或Nd的总量为0.1～0.6原子％
La、Nd是有助于与透明导电膜的触点电阻的减少化和抗小丘性的提高的元素，既可以单独添加，也可以同时使用这两者。为了充分发挥此种效果，而使上述元素的含量(单独含有La、Nd时是单独的含量，包含双方时是总量。)为0.1原子％以上。优选的La及/或Nd的含量为0.15原子％以上，更优选0.2原子％以上。另一方面，上述元素的含量过多时，干式蚀刻率大幅下降，因此使其上限为0.6原子％。优选的La及/或Nd的含量为0.5原子％以下，更优选0.35原子％以下。
本发明中使用的Al合金膜包含上述合金成分，其余部分是Al及不可避免的不纯物。
上述Al合金膜中的各合金元素的含量能够通过例如ICP发光分析(电感耦合等离子体发光分析)法求出。
上述Al合金膜的膜厚并未特别限定，形成为所希望的厚度即可，但优选例如100～300nm左右。
接下来，对本发明中使用的Ti膜进行说明。在本发明中，将金属配线膜形成为由Al合金膜和Ti膜构成的层叠膜是因为，接受到上述的制造工序中的热过程时，形成氧化铝而与氧化物半导体层的触点电阻率上升，相对于该问题，通过Ti膜能够抑制氧化铝的形成。即，通过将Ti膜设置在氧化物半导体层侧而能够抑制与氧化物半导体层的触点电阻率的上升。此外，Ti膜的干式蚀刻性优异且不会引起蚀刻率的下降，而且在蚀刻后也不会产生蚀刻残渣。此外，在对Al合金膜进行了干式蚀刻后，能够原封不动地继续对Ti膜进行干式蚀刻，因此在制造上也优选。
Ti膜的组成实际上是仅由Ti的构成的纯Ti(实际上表示Ti及其余部分的不可避免的不纯物)。
考虑金属配线膜的配线电阻率和与氧化物半导体的触点稳定性而适当决定Ti膜的厚度即可，但为了充分发挥上述效果，Ti膜的膜厚优选为10nm以上，更优选为15nm以上。另一方面，膜厚过厚时，金属配线膜自身的配线电阻上升，因此Ti膜的膜厚优选为100nm以下，更优选为50nm以下。
为了形成此种Ti膜与Al合金膜的层叠膜，在形成了氧化物半导体层后，通过溅射法等制膜形成Ti膜，接着在该Ti膜的正上方通过溅射法等制膜形成上述Al合金膜即可。
在上述实施方式中，示出了在源电极及/或漏电极中采用了本发明的Al合金膜与Ti膜的层叠膜的例子，但栅电极、扫描线(未图示)、信号线中的漏极配线部(未图示)等各种配线、电极也可以由上述Ti膜与Al合金膜的层叠膜构成，这种情况下，能够使TFT基板中的金属配线的全部由同一成分组成。
另外，本发明的TFT基板不仅是上述实施方式那样的底栅型，也能够在顶栅型的TFT基板中采用。
基板1只要是能使用于液晶显示装置等的基板即可，并未特别限定。代表性地列举有以玻璃基板或硅树脂基板等为代表的透明基板。玻璃基板的材料只要能使用于显示装置即可，并未特别限定，例如，列举有无碱玻璃、高应变点玻璃、碱石灰玻璃等。或列举有金属箔等的基板、亚氨树脂等的耐热性的树脂基板。
作为栅极绝缘层3、保护层7、通道保护层8，列举有由电介质(例如SiN或SiON、SiO2)构成的结构。优选SiO2或SiON。这是因为，氧化物半导体在还原气氛下，其优越的特性劣化，因此推荐使用能够在氧化性气氛下进行成膜的SiO2或SiON。
作为上述氧化物半导体层4，优选由包含从由In、Ga、Zn及Sn构成的组中选择的至少1种元素的氧化物形成。更优选由包含从In、Ga及Zn构成的组中选择的至少1种元素的氧化物形成。具体而言，例如列举有In氧化物、In-Sn氧化物、In-Zn氧化物、In-Sn-Zn氧化物、In-Ga氧化物、Zn-Ga氧化物、In-Ga-Zn氧化物、Zn氧化物等透明氧化物。优选为非晶形结构的氧化物。尤其是，由于能够形成高移动度的氧化物半导体层，因此优选包含In、Ga及Zn的非晶形氧化物(a-IGZO)。
作为构成像素电极的透明导电膜10，列举有通常使用在液晶显示装置等中的氧化物导电膜，代表性地例示有非晶形ITO或poly-ITO、IZO、ZnO。
在制造本发明的TFT基板时，除了满足本发明的规定，并将由Ti膜和Al合金膜构成的层叠膜的成膜条件形成为上述推荐的条件之外，并未特别限定，只要采用显示装置的一般性的工序即可。
以下，参照图2，说明所述图1所示的TFT基板的制造方法的一例。在图2中，标注与所述图1相同的参照符号。需要说明的是，以下，说明作为制造方法的一例，本发明并不局限于此。
首先，使用溅射法，在玻璃基板1上层叠所希望的膜厚(例如100～300nm)的Al合金膜。通过图案形成该Al合金膜，而形成栅电极2(参照图2(a))。此时，在后述的图2(b)中，为了使栅极绝缘膜3的可达范围良好，而优选预先将构成栅电极2的Al合金膜的周缘蚀刻成约30°～40°的锥状。
接下来，使用CVD法，制膜形成所希望的膜厚(例如50～200nm)的SiN膜作为栅极绝缘膜3。此外，作为氧化物半导体层4，例如将由a-IGZO构成的氧化物半导体层(例如膜厚30～100nm左右)在氧化性气氛下(例如Ar与O2的混合气体气氛(氧含量1vol％))，在基板温度为室温的条件下，使用组成为例如In∶Ga∶Zn(原子比)＝1∶1∶1的目标，进行反应性溅射而进行成膜(参照图2(b))。
接下来，进行光刻，通过湿式蚀刻(例如草酸)对a-IGZO膜进行蚀刻，而形成氧化物半导体层4(参照图2(c))。
形成了氧化物半导体层4后，作为溅射法例如将Ti膜形成膜厚10～100nm左右。接着通过溅射法在Ti膜上形成膜厚例如100～300nm左右的Al合金膜。
在溅射时，如上所述为了防止形成氧化铝膜而优选非氧化性气氛(例如Ar气氛)。而且对于溅射功率并未特别限定，为通常的溅射功率即可。
另外，也可以形成Al合金膜，然后，例如在250℃下进行30分钟的热处理(参照图2(d))。
需要说明的是，上述Ti膜和Al基合金薄膜优选通过溅射法形成。这是因为，根据溅射法，通过调整使用的目标的组成而能够容易得到所希望的成分组成。
通过对上述Ti膜与Al合金膜的层叠膜实施光刻及干式蚀刻，而形成源电极5、漏电极6(参照图2(e))。
作为干式蚀刻所使用的卤素气体，Al与F(氟)的化合物是不挥发性，无法使用，因此使用包含氯气(Cl2)、三氯化硼(BCl3)、溴化氢(HBr)中的至少任1种气体的蚀刻剂气体。上述Ti膜和Al基合金薄膜的蚀刻既可以是相同条件(气氛、溅射功率等)，也可以是不同条件。例如在Ti的蚀刻中使用CF4、CHF3、Cl2或H2等也能够进行良好的蚀刻。
需要说明的是，在本发明中，从形成微细的金属配线的观点出发而采用干式蚀刻法。在湿式蚀刻法的情况下，难以形成微细的金属配线，而且要求金属配线对湿式蚀刻溶液的耐性，因此为了具备该耐性而需要考虑金属配线的成分组成，但由此会影响配线电阻等其它特性。
接下来，通过CVD法在层叠膜上制膜形成由SiO2构成的保护层7(参照图2(f))。然后，通过光刻进行与源-漏电极的触点部分的图案形成，进行接触孔蚀刻。该蚀刻例如可以使用RIE蚀刻装置，通过Ar/CHF3等离子体进行接触孔蚀刻。然后在Ar气体气氛下，通过形成透明导电膜10(例如在氧化铟中添加了10质量％的氧化锡作为ITO膜)，而能够得到经由接触孔将上述层叠膜的Al合金膜与透明导电膜直接连接的上述本发明的TFT基板9(参照图1)。
使用如此得到的TFT基板，例如，通过一般进行的方法，能够完成显示装置。本发明的薄膜晶体管基板能够使用于各种电子设备。例如，能够使用作为液晶显示器或有机EL盘等的显示装置的薄膜晶体管基板。
【实施例】
以下，列举实施例更具体地说明本发明，但本发明并不受下述实施例限制，而在适合于前·后所述的主要内容的范围内当然能够适当地施加变更而进行实施，它们都包含在本发明的技术范围内。
(实施例1)干式蚀刻评价
在本实施例中，使用通过以下的方法作成的试料，评价了Al合金膜的干式蚀刻性。
(试料的作成)
首先，准备硅基板，通过热氧化法，制膜形成氧化硅膜(SiO2：膜厚100nm)。接下来，在上述氧化硅膜上，通过溅射法制膜形成表1所示的各种Al合金膜(膜厚300nm)。详细而言，使用日本岛津发射株式会社制HSR542型磁控管溅射装置作为溅射装置，通过成膜条件为背压＝3×10-4Pa以下、气氛气体＝Ar、气压＝5mTorr、溅射功率260W、基板温度＝室温，而制膜形成了Al合金膜。而且在纯Al膜的形成中使用纯Al作为溅射目标。
使用ICP发射光谱分析装置(日本岛津制作所制“ICP-8000型”)，定量分析并确认了如上所述制膜形成的Al合金膜的组成(表中，at％表示原子％。在表2、表3中相同)。
接下来，通过光刻进行抗蚀剂的涂敷、曝光、显影(显影液：四甲基氢氧化氨水溶液(TMAH))，进行图案形成(线与间隙(日语原文：ラインアンドスペ一ス)：10μm/10μm)，将该抗蚀剂图案形成为掩模而进行了Al合金膜的干式蚀刻。
在干式蚀刻中使用了日本特开2004-55842号公报所记载的ICP(电感耦合等离子体)型干式蚀刻装置。等离子体发生装置使用了感应窗为平板类型(TCP(Transfer-Coupled Plasma)类型)的等离子体处理装置(蚀刻器)。在该装置的平板的石英感应窗上经由整合器而设置一圈为13.56MHz的RF天线，在石英感应窗正下方通过电感耦合而生成高密度等离子体。而且使用对载置基板的基板基座施加400kHz的基板偏压用低频的装置。蚀刻条件是气体流量为Ar/Cl2/BCl3＝300/200/60sccm，气压为1.9Pa，施加给天线的电力(源极RF)为500W，基板温度(基座温度)为20℃。
蚀刻后，为了防止后端腐蚀作用(由于附着于抗蚀剂或Al配线图案的反应生成物与空气中的水分进行反应而产生盐酸(HCl)，从而腐蚀Al合金)，不从室内向大气打开而维持真空状态，在该状态下进行基于氧等离子体的灰化处理(ashing)而进行了抗蚀剂的除去(后处理)。
需要说明的是，蚀刻率以蚀刻时间为因子，实施上述蚀刻及后处理而算出蚀刻率(每单位时间的蚀刻量)。
表中，各试料的蚀刻率表示相对于纯Al膜(No.1)的比率。
(蚀刻性的评价)
蚀刻率0.5以上为合格(○)。
结果如表1、表2所示。
【表1】
  No.   Al合金膜组成   干式蚀刻率   判定
  1   Al   1.00   ○
  2   Al-0.2at％Ni-0.3at％Ge-0.2at％La   0.93   ○
  3   Al-0.2at％Ni-0.5at％Ge-0.2at％La   0.91   ○
  4   Al-0.2at％Ni-0.8at％Ge-0.2at％La   0.87   ○
  5   Al-0.2at％Ni-1.0at％Ge-0.2at％La   0.84   ○
  6   Al-0.2at％Ni-1.2at％Ge-0.2at％La   0.78   ○
  7   Al-0.4at％Ni-0.3at％Ge-0.2at％La   0.90   ○
  8   Al-0.4at％Ni-0.5at％Ge-0.2at％La   0.88   ○
  9   Al-0.4at％Ni-0.8at％Ge-0.2at％La   0.84   ○
  10   Al-0.4at％Ni-1.0at％Ge-0.2at％La   0.81   ○
  11   Al-0.4at％Ni-1.2at％Ge-0.2at％La   0.75   ○
  12   Al-0.6at％Ni-0.3at％Ge-0.2at％La   0.86   ○
  13   Al-0.6at％Ni-0.5at％Ge-0.2at％La   0.84   ○
  14   Al-0.6at％Ni-0.8at％Ge-0.2at％La   0.80   ○
  15   Al-0.6at％Ni-1.0at％Ge-0.2at％La   0.77   ○
  16   Al-0.6at％Ni-1.2at％Ge-0.2at％La   0.71   ○
  17   Al-1.0at％Ni-0.3at％Ge-0.2at％La   0.75   ○
  18   Al-1.0at％Ni-0.5at％Ge-0.2at％La   0.73   ○
  19   Al-1.0at％Ni-0.8at％Ge-0.2at％La   0.69   ○
  20   Al-1.0at％Ni-1.0at％Ge-0.2at％La   0.66   ○
  21   Al-1.0at％Ni-1.2at％Ge-0.2at％La   0.60   ○
  22   Al-1.0at％Ni-1.2at％Ge-0.6at％La   0.50   ○
  23   Al-1.0at％Ni-1.2at％Ge-1.0at％La   0.40   ×
【表2】
  No.   Al合金膜组成   干式蚀刻率   判定
  24   Al-0.1at％Ni-0.3at％Ge-0.2at％Nd   0.94   ○
  25   Al-0.1at％Ni-0.5at％Ge-0.2at％Nd   0.93   ○
  26   Al-0.1at％Ni-0.8at％Ge-0.2at％Nd   0.89   ○
  27   Al-0.1at％Ni-1.0at％Ge-0.2at％Nd   0.86   ○
  28   Al-0.1at％Ni-1.2at％Ge-0.2at％Nd   0.80   ○
  29   Al-0.2at％Ni-0.3at％Ge-0.2at％Nd   0.93   ○
  30   Al-0.2at％Ni-0.5at％Ge-0.2at％Nd   0.91   ○
  31   Al-0.2at％Ni-0.8at％Ge-0.2at％Nd   0.87   ○
  32   Al-0.2at％Ni-1.0at％Ge-0.2at％Nd   0.84   ○
  33   Al-0.2at％Ni-1.2at％Ge-0.2at％Nd   0.78   ○
  34   Al-0.1at％Ni-0.5at％Ge-0.3at％Nd   0.85   ○
  35   Al-0.1at％Ni-0.3at％Ge-0.5at％Nd   0.76   ○
  36   Al-0.1at％Ni-0.5at％Ge-0.5at％Nd   0.74   ○
  37   Al-0.1at％Ni-0.8at％Ge-0.5at％Nd   0.70   ○
  38   Al-0.1at％Ni-1.0at％Ge-0.5at％Nd   0.67   ○
  39   Al-0.1at％Ni-1.2at％Ge-0.5at％Nd   0.62   ○
  40   Al-0.2at％Ni-0.3at％Ge-0.5at％Nd   0.74   ○
  41   Al-0.2at％Ni-0.5at％Ge-0.5at％Nd   0.72   ○
  42   Al-0.2at％Ni-0.8at％Ge-0.5at％Nd   0.68   ○
  43   Al-0.2at％Ni-1.0at％Ge-0.5at％Nd   0.65   ○
  44   Al-0.2at％Ni-1.2at％Ge-0.5at％Nd   0.60   ○
  45   Al-0.05at％Ni-0.5at％Ge-0.2at％Nd   0.95   ○
  46   Al-0.1at％Ni-0.5at％Ge-0.2at％Nd   0.93   ○
  47   Al-0.15at％Ni-0.5at％Ge-0.2at％Nd   0.92   ○
  48   Al-0.2at％Ni-1.2at％Ge-0.6at％Nd   0.56   ○
  49   Al-0.6at％Ni-1.2at％Ge-0.6at％Nd   0.53   ○
  50   Al-1.0at％Ni-1.2at％Ge-0.6at％Nd   0.50   ○
  51   Al-1.0at％Ni-1.2at％Ge-1.0at％Nd   0.40   ×
根据表1、2，可以进行如下考察。即，Al合金膜的成分组成满足本发明的要件的No.2～22、No.24～50的相对于纯Al(No.1)的蚀刻率的比率为0.5以上。另一方面，由于No.23的La量超过本发明的规定，因此蚀刻率的比率低，而且由于No.51的Nd量超过本发明的规定，因此蚀刻率的比率低。
(实施例2)蚀刻残渣的评价
与实施例1同样地在硅基板上形成了氧化硅膜(SiO2)后，在该氧化膜上，模拟源-漏电极而依次通过溅射法制膜形成Ti膜、Al合金膜作为层叠膜。
与实施例1同样地，在氧化硅膜上，依次通过溅射法制膜形成总计300nm的纯Ti膜及表1所示的各种Al合金膜(各膜厚如表3所示)，而得到了层叠膜。
需要说明的是，作为比较例，也同样地制膜形成了纯Al膜(No.1)、纯Ti膜(No.2)。作为比较例所制作的纯Al膜、纯Ti膜分别使用纯Al、纯Ti作为溅射目标。
使用ICP发射光谱分析装置(日本岛津制作所制造的ICP发射光谱分析装置“ICP-8000型”)，定量分析并确认了如上所述制膜形成的Al合金膜的组成。
接下来，通过与实施例1同样的方法形成了抗蚀剂图案后，进行了金属膜的干式蚀刻。纯Al膜(No.1)、No.3～19的Al合金膜/Ti膜的层叠膜中的Al合金膜在与实施例1同样的条件下进行干式蚀刻，接着在下述条件下进行了Ti膜的干式蚀刻。
需要说明的是，Ti膜的蚀刻条件是气体流量为CF4/O2＝80/20sccm，气压为20Pa，施加给天线的电力(源极RF)为100W，基板温度(基座温度)为20℃。
在对Ti膜进行了蚀刻后，为了研究蚀刻残渣而蚀刻并完全除去Ti膜(过蚀刻)。
使用扫描型电子显微镜(SEM)观察通过蚀刻而露出的氧化硅膜表面的多个部位(任意的3个部位，视野尺寸：20×160μm)，研究是否存在直径0.3μm以上(直径是计测残渣形状的最长处的参数)的残渣，在所有测定部位上均未观察到残渣时评价为合格(○)。结果如表3(蚀刻残渣)所示。
(实施例3)配线的电阻率
除了将基板改变成玻璃基板(日本康宁社制Eagle2000)以外与实施例2同样地在玻璃基板上依次制膜形成Ti膜、Al合金膜，而得到了层叠膜(组成、膜厚与实施例2相同)。
接下来，与实施例2同样地形成了抗蚀剂图案后，依次对Al膜、Ti膜进行了干式蚀刻。在实施例3中，通过干式蚀刻而加工成宽度100μm、长度10mm的条纹图案形状。
需要说明的是，作为比较例，与上述实施例2同样地制膜形成纯Al膜、纯Ti膜，并进行了干式蚀刻。
在蚀刻后，模拟制造工序，在320℃的温度下实施了30分钟的热处理(气氛：N2)。热处理后，通过四端子法测定了电阻率。以纯Al薄膜的电阻率(3.3μΩcm)的约1.5倍的电阻率(4.8μΩcm)为基准值，将该基准值以下评价为良好，将超过基准值评价为不良。结果如表3(电阻率)所示。
(实施例4)小丘抗性
准备玻璃基板(日本康宁社制Eagle2000)，并通过溅射法制膜形成氧化物半导体层(a-IGZO)。详细而言，使用与上述实施例1相同的溅射装置，使用目标(组成为In∶Ga∶Zn(原子比)＝1∶1∶1)，通过反应性溅射[背压为3×10-4Pa的，气氛气体为Ar与O2的混合气体气氛(氧含量1vol％)，气体流量为5mmTorr，溅射功率为200W，基板温度为25℃(室温)]，在玻璃基板上制膜形成了氧化物半导体层(膜厚30nm)。
接下来，在氧化物半导体层上，以与实施例2同样的方法依次制膜形成Ti膜、Al合金膜而得到层叠膜(组成、膜厚与实施例2相同)。
然后，与实施例2同样地，在形成了抗蚀剂图案后，依次对Al膜、Ti膜进行了干式蚀刻。在实施例4中，通过干式蚀刻加工成10μm宽度的线与间隙图案形状。
此外，作为比较例，与上述实施例2同样地制膜形成纯Al膜、纯Ti膜，并进行了干式蚀刻。
蚀刻后，模拟制造工序，在320℃的温度下实施了30分钟的热处理(气氛为N2)。在热处理后，通过电子显微镜观察Al合金膜表面(观察部位为任意的3个部位，视野为120×160μm)，对直径0.1μm以上的小丘的个数进行了计数(直径是指计测了小丘最长处的参数)。将小丘密度为1×109个/m2以下评价为良好(○)，将超过1×109个/m2评价为不良(×)。结果如表3(小丘抗性)所示。
(实施例5)与IGZO的触点电阻率
使用如下所述制作的TLM元件并通过TLM法研究了纯Al膜(No.1)、纯Ti膜(No.2)、以及Ti膜与各种Al合金的层叠膜(No.3～19)和氧化物半导体层之间的触点电阻。
详细而言，首先与上述实施例4同样地在玻璃基板上制膜形成氧化物半导体层(a-IGZO)(膜厚100nm)。接下来通过CVD法制膜形成200nm的SiO2，通过光刻进行与源-漏电极的触点部分的图案形成，利用RIE蚀刻装置，通过Ar/CHF3等离子体进行了接触孔蚀刻。
接下来，进行灰化而除去了抗蚀剂表面的反应层后，接着通过剥离液(日本东京应化工业(株)制的TOK106)完全剥离了抗蚀剂。
在其上制膜形成Ti膜与各种Al合金的层叠膜(No.3～19)作为源-漏电极用的金属膜。此时的成膜条件都是气氛气体＝Ar、压力＝2mTorr、基板温度＝室温。
接下来，通过光刻形成TLM元件的图案，以抗蚀剂为掩模而对上述金属膜进行干式蚀刻，并剥离抗蚀剂，从而得到由多个电极构成且相邻的电极间的距离为各种的TLM元件。上述TLM元件的图案是间隙为10μm、20μm、30μm、40μm、50μm间距，且150μm宽度×300μm长度的图案。然后，在320℃下进行了30分钟的热处理。
为了进行比较，同样作成了使用纯Al膜(No.1)、纯Ti膜(No.2)的试料。
使用如此得到的TLM元件，测定多个电极间的电流电压特性，求出了各电极间的电阻值。根据如此得到的各电极间的电阻值与电极间距离的关系，求出了触点电阻率(TLM法)。
上述测定关于各金属膜，制作了100个以上的TLM元件，测定其中的3个并测定上述触点电阻率，求出了平均值。其结果如表3(与IGZO的触点电阻)所示。将1×10-3Ωcm2以下评价为良好(○)，将超过1×10-3Ωcm2评价为不良(×)。
(实施例6)与ITO的触点电阻率
通过下述的方法研究了纯Al膜(No.1)、纯Ti膜(No.2)、以及Ti膜与各种Al合金膜的层叠膜(No.3～19)和透明导电膜之间的触点电阻，其中，该透明导电膜以与这些金属膜直接连接的方式形成。
详细而言，首先在实施例2所记载的溅射条件下，在玻璃基板上依次制膜形成表3所示的Ti膜和各种组成的Al合金膜(No.3～19)。
接下来通过CVD法制膜形成200nm的SiO2，通过光刻进行与源-漏电极的触点部分的图案形成，利用RIE蚀刻装置，通过Ar/CHF3等离子体进行了接触孔蚀刻。
在Ar气体气氛下、压力0.4Pa、温度200℃的条件下形成了在表3所示的各种Al基合金电极上形成有ITO膜的试料。ITO膜使用了在氧化铟中添加了10质量％的氧化锡的原料。
为了进行比较，而同样地作成了使用纯Al膜(No.1)、纯Ti膜(No.2)的试料。
制作具有10μm角的接触孔的开尔文图案，并利用四端子法进行了测定了触点电阻率。其结果如表3的与ITO的触点电阻率的栏所示。1×10-3Ωcm2以下为良好(○)，超过1×10-3Ωcm2为不良(×)。
根据表3，能够如下所述进行考察。首先，关于蚀刻残渣(实施例2)，即使在含有本发明规定的规定量的合金元素的情况下，也未产生蚀刻残渣(No.3～19)。
关于金属配线膜的电阻率(实施例3)，由Ti膜和含有本发明规定的规定量的合金元素的Al合金膜构成的层叠膜(No.3～19)的电阻率收敛在纯Al膜(No.1)的电阻率的1.5倍以内，表现出良好的电阻率。另一方面，纯Ti膜(No.2)的电阻率高，表现出电阻率差的结果。
关于金属配线膜的小丘抗性(实施例4)，由Ti膜和含有本发明所规定的规定量的合金元素的Al合金膜构成的层叠膜(No.3～19)的小丘抗性表现出良好的结果。另一方面，纯Al膜(No.1)表现出小丘抗性差的结果。
关于金属配线膜与氧化物半导体层(IGZO)的触点电阻率(实施例5)，由Ti膜和含有本发明规定的规定量的合金元素的Al合金膜构成的层叠膜(No.3～19)与氧化物半导体层(IGZO)的触点电阻率表现出良好的触点电阻率。另一方面，纯Al膜(No.1)的与氧化物半导体层(IGZO)的触点电阻率高，表现出与IGZO的触点电阻差的结果。
关于金属配线膜与透明导电膜(ITO)的触点电阻率(实施例6)，由Ti膜和含有本发明规定的规定量的合金元素的Al合金膜构成的层叠膜(No.3～19)与透明导电膜(ITO)的触点电阻率表现出良好的触点电阻率。另一方面，纯Al膜(No.1)的与透明导电膜(ITO)的触点电阻率高，表现出与ITO的触点电阻差的结果。
根据以上的实施例1～6的结果，满足本发明的要件的由Ti膜和Al合金膜构成的层叠膜不会产生干式蚀刻率的下降或蚀刻残渣，而且如上述实施例2～6所示那样各种特性优异。另一方面，在偏离了本发明的要件的层叠膜(实施例1的No.23、51)或纯Al膜(实施例2的No.1)、纯Ti膜(实施例2的No.2)中，发生蚀刻率的下降(实施例1的No.23、51)或电阻率的上升等，上述实施例2～6所示的各种特性差(实施例2的No.1、2)，无法满足作为配线膜所要求的本发明的上述特性。

Claims (6)

1.一种薄膜晶体管基板，在基板上从基板侧依次具备薄膜晶体管的氧化物半导体层、与该氧化物半导体层直接连接的金属配线膜、透明导电膜，其特征在于，
所述金属配线膜是通过干式蚀刻法进行图案化而形成的层叠膜，该层叠膜由Ti膜和含有0.05～1.0原子％的Ni、0.3～1.2原子％的Ge、0.1～0.6原子％的La及/或Nd的Al合金膜所构成，该Ti膜与该氧化物半导体层直接连接，且该Al合金膜与该透明导电膜直接连接。
2.根据权利要求1所述的薄膜晶体管基板，其中，
所述Ti膜的膜厚为10～100nm。
3.根据权利要求1或2所述的薄膜晶体管基板，其中，
所述金属配线膜通过溅射法形成。
4.根据权利要求1至3中任一项所述的薄膜晶体管基板，其中，
所述金属配线膜通过干式蚀刻法形成，该干式蚀刻法使用了包含氯气(Cl2)、三氯化硼(BCl3)、溴化氢(HBr)中的至少任1种气体的蚀刻剂气体。
5.根据权利要求1至4中任一项所述的薄膜晶体管基板，其中，
所述氧化物半导体由包含从由In、Ga、Zn及Sn构成的组中选择的至少一种元素的氧化物构成。
6.一种显示装置，其特征在于，
设有权利要求1至5中任一项所述的薄膜晶体管基板。
CN2011101762901A 2010-06-29 2011-06-23 薄膜晶体管基板及具备薄膜晶体管基板的显示装置 Pending CN102315229A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-148085 2010-06-29
JP2010148085A JP2012015200A (ja) 2010-06-29 2010-06-29 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス

Publications (1)

Publication Number Publication Date
CN102315229A true CN102315229A (zh) 2012-01-11

Family

ID=45428231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101762901A Pending CN102315229A (zh) 2010-06-29 2011-06-23 薄膜晶体管基板及具备薄膜晶体管基板的显示装置

Country Status (4)

Country Link
JP (1) JP2012015200A (zh)
KR (1) KR101182013B1 (zh)
CN (1) CN102315229A (zh)
TW (1) TWI438903B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900216A (zh) * 2014-02-07 2016-08-24 株式会社神户制钢所 平板显示器用配线膜

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076356A (ja) * 2000-09-01 2002-03-15 Japan Science & Technology Corp 半導体デバイス
CN1917218A (zh) * 2005-08-17 2007-02-21 株式会社神户制钢所 源极/漏极电极、晶体管衬底及其制造方法和显示装置
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
CN101335276A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法
CN101335203A (zh) * 2007-06-26 2008-12-31 株式会社神户制钢所 层叠构造及其制造方法
WO2009091004A1 (ja) * 2008-01-16 2009-07-23 Kabushiki Kaisha Kobe Seiko Sho 薄膜トランジスタ基板および表示デバイス
CN101740633A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081385A (ja) 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076356A (ja) * 2000-09-01 2002-03-15 Japan Science & Technology Corp 半導体デバイス
CN1917218A (zh) * 2005-08-17 2007-02-21 株式会社神户制钢所 源极/漏极电极、晶体管衬底及其制造方法和显示装置
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
CN101335276A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法
CN101335203A (zh) * 2007-06-26 2008-12-31 株式会社神户制钢所 层叠构造及其制造方法
WO2009091004A1 (ja) * 2008-01-16 2009-07-23 Kabushiki Kaisha Kobe Seiko Sho 薄膜トランジスタ基板および表示デバイス
CN101740633A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900216A (zh) * 2014-02-07 2016-08-24 株式会社神户制钢所 平板显示器用配线膜

Also Published As

Publication number Publication date
JP2012015200A (ja) 2012-01-19
KR101182013B1 (ko) 2012-09-11
TW201210026A (en) 2012-03-01
KR20120001653A (ko) 2012-01-04
TWI438903B (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
TWI437697B (zh) Wiring structure and a display device having a wiring structure
CN103003860B (zh) 显示装置用Cu合金膜和显示装置
JP2022019923A (ja) 半導体装置
CN102473730B (zh) 布线构造及其制造方法、以及具备布线构造的显示装置
CN101794770B (zh) 显示设备及其制造方法
CN103222061B (zh) 布线构造
KR101428349B1 (ko) 표시 장치용 ａｌ 합금막
CN103460351A (zh) Cu合金膜和具备它的显示装置或电子装置
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2016111324A (ja) 薄膜トランジスタ
JP5774005B2 (ja) 銅電極を有する薄膜トランジスタ（ｔｆｔ）
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
CN101828212B (zh) 显示装置及该显示装置使用的Cu合金膜
WO2010082638A1 (ja) Ｃｕ合金膜および表示デバイス
JP2019117940A (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
CN102315229A (zh) 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
WO2016035503A1 (ja) 薄膜トランジスタ
WO2019107043A1 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120111