TWI438903B - A thin film transistor substrate, and a display device having a thin film transistor substrate - Google Patents

A thin film transistor substrate, and a display device having a thin film transistor substrate Download PDF

Info

Publication number
TWI438903B
TWI438903B TW100116485A TW100116485A TWI438903B TW I438903 B TWI438903 B TW I438903B TW 100116485 A TW100116485 A TW 100116485A TW 100116485 A TW100116485 A TW 100116485A TW I438903 B TWI438903 B TW I438903B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
alloy
thin film
transistor substrate
Prior art date
Application number
TW100116485A
Other languages
English (en)
Other versions
TW201210026A (en
Inventor
Yumi Iwanari
Hiroshi Goto
Takeaki Maeda
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201210026A publication Critical patent/TW201210026A/zh
Application granted granted Critical
Publication of TWI438903B publication Critical patent/TWI438903B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置
本發明涉及從基板側依次具備氧化物半導體層、金屬配線膜、透明導電膜的薄膜電晶體基板、及具備該薄膜電晶體基板的顯示裝置(設備)。本發明的薄膜電晶體基板例如以液晶顯示器(液晶顯示裝置)或有機EL顯示器等平板顯示器為代表使用。以下，以液晶顯示裝置為代表進行說明，但本發明並不局限於此。
近年來，開發有在有機EL顯示器或液晶顯示器的半導體層(通道層)上使用了氧化物半導體的顯示器。例如在專利文獻1中，作為半導體裝置中的透明半導體層，使用氧化鋅(ZnO)、氧化鎘(CdO)、以及在氧化鋅(ZnO)中添加了IIB元素、IIA元素或VIB元素的化合物或混合物中的任一個，使用摻雜了3d過渡性金屬元素、或稀土類元素、或透明半導體的不失透明性而形成為高電阻的不純物的層。
氧化物半導體與以往作為半導體層的材料而使用的非晶形矽相比，具有高的載體移動度。此外，氧化物半導體可以通過濺射法進行成膜，因此與上述由非晶形矽構成的層的形成相比，能夠實現基板溫度的低溫化。其結果是，能夠使用耐熱性低的樹脂基板等，因此能夠實現柔性顯示器。
作為氧化物半導體，除上述ZnO等之外，最近使用由銦、鎵、鋅及氧構成的透明氧化物非晶形半導體(非晶形In-Ga-Zn-O，以下稱為“a-IGZO”)。而形成高移動度的半導體層的氧化物半導體適用於薄膜電晶體。例如在專利文獻2中示出銦、鎵、鋅的組成比為1：1：1的非晶形氧化物半導體層。
專利文獻1：日本特開2002-76356號公報
專利文獻2：日本特開2007-73701號公報
然而，基於電阻小且微細加工容易等理由，而在TFT基板中的閘極配線或源-汲極配線等配線材料中廣泛使用純Al或Al-Nd等Al合金(以下，將它們歸納為“Al系”)。
然而，例如在底閘型的TFT的半導體層上使用氧化物半導體，且在源極、汲極(以下，將它們統稱為“源-汲極”)中使用Al系膜，將氧化物半導體層和Al系膜直接連接時，在氧化物半導體層與Al系膜的介面形成高電阻的氧化鋁而連接電阻(觸點電阻、接觸電阻)上升，從而存在畫面的顯示品質下降的問題。尤其是在製造工序中經歷300℃以上的熱過程時，在氧化物半導體層與Al系膜的介面形成氧化鋁，因此會產生上述問題。
另外，近年來，在液晶顯示器(LCD)中隨著面板的大型化，而高精細化的需要求升高，要求LCD的高精細化，即要求源極、汲極的配線寬度的微細化。取代到目前為止的基於濕式蝕刻的配線圖案形成，通過進行使用了電漿的乾式蝕刻，而如利用遮罩設定的配線寬度那樣需要進行蝕刻的技術。
作為Al系膜的乾式蝕刻所使用的鹵素氣體，由於Al和F(氟)的化合物具有不揮發性，因此無法使用氟，而使用包含氯氣(Cl2 )、三氯化硼(BCl3 )、溴化氫(HBr)中的至少任1種氣體的蝕刻劑氣體。
然而，通過電漿而離解的Cl等的鹵素游離基與被蝕刻物即Al系膜表面的Al進行反應而形成AlClx等的氯化物。所述AlClx等的氯化物通過基板偏壓施加所產生的離子轟擊輔助效果而蒸發成氣相，並向載置有基板的真空容器外排出。生成的氯化物的蒸氣壓力低時，導致蝕刻率下降而引起生產能力的下降。而且，由於氯化物不蒸發而殘留在Al系膜表面，因此會產生蝕刻殘留(乾式蝕刻中產生的蝕刻的殘留)。此外，在Al系膜的乾式蝕刻中，由於與抗蝕劑的選擇比小，因此必須增加抗蝕劑的膜厚來應於對蝕刻率的下降，這種情況下，需要降低光蝕刻法下的解像力，因此難以進行微細的圖案的解像。尤其是產生蝕刻殘渣時，會成為Al系配線等的短路的原因，有可能會導致半導體裝置的成品率下降。
另外，作為其他問題，以往，為了使Al系配線與透明導電膜(ITO等的畫素電極)不直接接觸，而在Al系配線與透明導電膜的介面上設有由Mo、Cr、Ti、W等高熔點金屬構成的障壁金屬層。未夾設障壁金屬層而將Al系配線與TFT的透明導電膜直接連接時，由於之後的工序(例如形成在TFT上的絕緣層等的成膜工序或燒結或退火等的熱工序等)中的熱過程，而Al擴散到透明導電膜中，從而TFT特性下降或Al系配線的電阻增大。例如，在Al系配線的形成後，通過CVD法等在約100～300℃的溫度下製膜形成氮化矽膜(保護膜)，但由於Al非常容易氧化，因此沒有障壁金屬層時，在Al系配線的表面形成被稱作小丘(hillock)的瘤狀的隴起，從而產生畫面的顯示品質下降等問題。而且，沒有障壁金屬層時，因液晶顯示裝置的成膜工序中產生的氧或在成膜時添加的氧等而Al容易被氧化，在Al系配線與透明導電膜的介面上生成Al氧化物的絕緣層，且接觸電阻(觸點電阻)增大。
本發明著眼於此種情況而作出，其目的在於提供一種薄膜電晶體基板，其具備抑制乾式蝕刻率的下降或該乾式蝕刻後的殘渣(蝕刻殘渣)的產生，而且熱處理後的電阻率低，並且與氧化物半導體層或透明導電膜的觸點電阻率下降的金屬配線膜。而且本發明提供一種具備薄膜電晶體基板的顯示裝置，該薄膜電晶體基板具有上述特性。
能解決上述課題的本發明涉及一種薄膜電晶體基板，在基板上從基板側依次具備薄膜電晶體的氧化物半導體層、與該氧化物半導體層直接連接的金屬配線膜、透明導電膜，其中，所述金屬配線膜是通過乾式蝕刻法進行圖案化而形成的層疊膜，該層疊膜由Ti膜和含有0.05～1.0原子%的Ni、0.3～1.2原子%的Ge、0.1～0.6原子%的La及/或Nd的Al合金膜所構成，該Ti膜與該氧化物半導體層直接連接，且該Al合金膜與該透明導電膜直接連接。
在本發明中，所述Ti膜的膜厚較佳為10～100nm。
另外，所述金屬配線膜較佳為通過濺射法形成，所述金屬配線膜優選通過乾式蝕刻法形成，該乾式蝕刻法使用了包含氯氣(Cl2 )、三氯化硼(BCl3 )、溴化氫(HBr)中的至少任1種氣體的蝕刻劑氣體。
此外在本發明中，較佳者為所述氧化物半導體由包含從由In、Ga、Zn及Sn構成的組中選擇的至少一種元素的氧化物構成。
另外，較佳者為設有上述記載的薄膜電晶體基板的顯示裝置。
[發明效果]
根據本發明，能夠提供一種薄膜電晶體基板，該薄膜電晶體基板具有能夠抑制使用於薄膜電晶體基板的金屬配線膜的乾式蝕刻率的下降或蝕刻殘渣的產生，而且熱處理後的電阻率也降低，並且還能減少與氧化物半導體層或透明導電膜直接連接時的觸點電阻率的金屬配線膜。而且根據本發明，能夠提供一種具備薄膜電晶體基板的顯示裝置，該薄膜電晶體基板具有上述特性。
本發明者們為了解決上述課題而反復銳意研究的結果，發現通過乾式蝕刻法進行圖案化而形成薄膜電晶體基板的金屬配線膜，並使用由Ti膜(氧化物半導體層側)和包含0.05～1.0原子%的Ni、0.3～1.2原子%的Ge、0.1～0.6原子%的La及/或Nd的Al合金膜(透明導電膜側)構成的層疊膜作為金屬配線膜，能夠解決上述課題，從而完成了本發明。
以下，參照附圖並說明本發明的TFT基板及其製造方法的較佳實施方式，但本發明並不局限於此。需要說明的是，以下，表示將本發明的金屬配線膜使用於源極、汲極的例子，但本發明的金屬配線膜並局限於由金屬膜形成的各種配線，也包含與所述配線一起一體形成的源極和汲極等。
圖1是說明本發明的TFT基板較佳的實施方式的簡要剖視說明圖。圖1所示的TFT基板9是底閘型，具有從基板1側依次層疊有閘極2、閘極絕緣膜3、氧化物半導體層4、源極5‧汲極6(以下稱為源極5-汲極6電極)、保護層7的結構。
與所述氧化物半導體層4直接連接的金屬配線膜(源極5-汲極6電極)是由Ti膜和Al合金膜構成的層疊膜，Ti膜與所述氧化物半導體層4直接連接，並且Al合金膜與透明導電膜10直接連接。
在本發明中，通過將金屬配線膜形成為Ti膜與Al合金膜的層疊結構(層疊膜)，而將金屬配線的電阻率抑制得較低，並減少與氧化物半導體層或透明導電膜的觸點電阻率，並且能夠確保與氧化物半導體層或透明導電膜的直接連接。以下，對本發明的由Ti膜和Al合金膜構成的層疊膜進行說明。
首先，在Al合金膜的組成中，本發明者們使用向Al添加了各種元素的Al合金膜，在研究了Al合金膜與透明導電膜的直接連接時的觸點電阻率、Al合金膜的電阻率、抗小丘性的情況下，發現了向Al添加了特定量的Ni、Ge、以及La及/或Nd後的Al合金(Ni-Ge-(La/Nd)-Al合金)在這些特性中有效。
尤其是Ni-Ge-(La/Nd)-Al合金膜可以不經由透明導電膜和障壁金屬層而直接連接。其原因考慮是對含有Ni的Al合金膜進行加熱時，Ni的金屬間化合物向粒界及粒內析出，而在透明導電膜與Al合金膜的介面上成為導電路徑。
另外可知，通過添加La及/或Nd，而抗小丘性提高。
此外，添加Ge、La及/或Nd時，由於熱處理而Ge-La及/或Ge-Nd的微細結晶析出，通過使Ni固溶於該結晶，而即使在Ni添加量少的情況下也能得到與透明導電膜的觸點穩定性。因此與單獨添加Ni的情況相比，添加Ni、Ga、La及/或Nd的方法能夠通過少的合金元素量，實現透明導電膜與Al合金膜的直接連接時的觸點電阻率的降低，並抑制配線電阻的上升，而且能夠抑制乾式蝕刻率的下降。
需要說明的是，為了微細形成源-汲極，而需要進行基於乾式蝕刻的圖案形成，但使用包含氯氣(Cl2 )、三氯化硼(BCl3 )、溴化氫(HBr)中的至少任1種氣體的蝕刻劑氣體而進行乾式蝕刻時，因電漿而離解的Cl等的鹵素游離基與被蝕刻物即上述Al合金膜表面的Al進行反應而生成AlClx或Ni、Ge、La及/或Nd的氯化物。這些Ni、Ge、La及/或Nd的氯化物與AlClx相比，蒸氣壓力低，因此導致蝕刻率的下降而引起生產能力的下降，因此較佳者為減少添加元素(Ni、Ge、La及/或Nd)的含量。
從上述觀點出發，本發明中使用的Al合金膜含有0.05～1.0原子%的Ni、0.3～1.2原子%的Ge、0.1原子%～0.6原子%的La及/或Nd作為合金元素。關於各個添加元素的添加量如下所述。
Ni：0.05～1.0原子%
Ni是有助於與透明導電膜的觸點電阻的減少化的元素，為了充分發揮此種效果，而使Ni含量為0.05原子%以上。較佳之Ni含量為0.1原子%以上，更佳者為0.2原子%以上。另一方面，Ni含量過多時，乾式蝕刻率大幅下降，因此其上限為1.0原子%。較佳的Ni含量為0.6原子%以下，更佳者為0.3原子%以下。
Ge：0.3～1.2原子%
Ge是有助於與透明導電膜的觸點電阻的減少化的元素，為了充分發揮此種效果，而使Ge含量為0.3原子%以上。較佳的Ge含量為0.4原子%以上，更佳者為0.45原子%以上。另一方面，Ge含量過多時，乾式蝕刻率大幅下降，因此其上限為1.2原子%。較佳的Ge含量為0.8原子%以下，更佳為選0.5原子%以下。
La及/或Nd的總量為0.1～0.6原子%
La、Nd是有助於與透明導電膜的觸點電阻的減少化和抗小丘性的提高的元素，既可以單獨添加，也可以同時使用這兩者。為了充分發揮此種效果，而使上述元素的含量(單獨含有La、Nd時是單獨的含量，包含雙方時是總量)。為0.1原子%以上。較佳的La及/或Nd的含量為0.15原子%以上，更佳者為0.2原子%以上。另一方面，上述元素的含量過多時，乾式蝕刻率大幅下降，因此使其上限為0.6原子%。較佳的La及/或Nd的含量為0.5原子%以下，更佳為0.35原子%以下。
本發明中使用的Al合金膜包含上述合金成分，其餘部分是Al及不可避免的不純物。
上述Al合金膜中的各合金元素的含量能夠通過例如ICP發光分析(電感耦合電漿發光分析)法求出。
上述Al合金膜的膜厚並未特別限定，形成為所希望的厚度即可，但較佳為例如100～300nm左右。
接下來，對本發明中使用的Ti膜進行說明。在本發明中，將金屬配線膜形成為由Al合金膜和Ti膜構成的層疊膜是因為，接受到上述的製造工序中的熱過程時，形成氧化鋁而與氧化物半導體層的觸點電阻率上升，相對於該問題，通過Ti膜能夠抑制氧化鋁的形成。即，通過將Ti膜設置在氧化物半導體層側而能夠抑制與氧化物半導體層的觸點電阻率的上升。此外，Ti膜的乾式蝕刻性優異且不會引起蝕刻率的下降，而且在蝕刻後也不會產生蝕刻殘渣。此外，在對Al合金膜進行了乾式蝕刻後，能夠原封不動地繼續對Ti膜進行乾式蝕刻，因此在製造上也較佳。
Ti膜的組成實際上是僅由Ti的構成的純Ti(實際上表示Ti及其餘部分的不可避免的不純物)。
考慮金屬配線膜的配線電阻率和與氧化物半導體的觸點穩定性而適當決定Ti膜的厚度即可，但為了充分發揮上述效果，Ti膜的膜厚較佳為10nm以上，更佳為15nm以上。另一方面，膜厚過厚時，金屬配線膜自身的配線電阻上升，因此Ti膜的膜厚較佳為100nm以下，更佳為50nm以下。
為了形成此種Ti膜與Al合金膜的層疊膜，在形成了氧化物半導體層後，通過濺射法等製膜形成Ti膜，接著在Ti膜正上方通過濺射法等製膜形成上述Al合金膜即可。
在上述實施方式中，示出了在源極及/或汲極中採用了本發明的Al合金膜與Ti膜的層疊膜的例子，但閘極、掃描線(未圖示)、信號線中的汲極配線部(未圖示)等各種配線、電極也可以由上述Ti膜與Al合金膜的層疊膜構成，這種情況下，能夠使TFT基板中的金屬配線的全部由同一成分組成。
另外，本發明的TFT基板不僅是上述實施方式那樣的底閘型，也能夠在頂閘型的TFT基板中採用。
基板1只要是能使用於液晶顯示裝置等的基板即可，並未特別限定。代表性地列舉有以玻璃基板或矽樹脂基板等為代表的透明基板。玻璃基板的材料只要能使用於顯示裝置即可，並未特別限定，例如，列舉有無鹼玻璃、高應變點玻璃、鹼石灰玻璃等。或列舉有金屬箔等的基板、亞氨樹脂等的耐熱性的樹脂基板。
作為閘極絕緣層3、保護層7、通過保護層8，列舉有由電介質(例如SiN或SiON、SiO2 )構成的結構。較佳為SiO2 或SiON。這是因為，氧化物半導體在還原氣氛下，其優越的特性劣化，因此推薦使用能夠在氧化性氣氛下進行成膜的SiO2 或SiON。
作為上述氧化物半導體層4，較佳為由包含從由In、Ga、Zn及Sn構成的組中選擇的至少1種元素的氧化物形成。更佳為由包含從In、Ga及Zn構成的組中選擇的至少1種元素的氧化物形成。具體而言，例如列舉有In氧化物、In-Sn氧化物、In-Zn氧化物、In-Sn-Zn氧化物、In-Ga氧化物、Zn-Ga氧化物、In-Ga-Zn氧化物、Zn氧化物等透明氧化物。較佳為非晶形結構的氧化物。尤其是，由於能夠形成高移動度的氧化物半導體層，因此較佳為包含In、Ga及Zn的非晶形氧化物(a-IGZO)。
作為構成畫素電極的透明導電膜10，列舉有通常使用在液晶顯示裝置等中的氧化物導電膜，代表性地例示有非晶形ITO或poly-ITO、IZO、ZnO。
在製造本發明的TFT基板時，除了滿足本發明的規定，並將由Ti膜和Al合金膜構成的層疊膜的成膜條件形成為上述推薦的條件之外，並未特別限定，只要採用顯示裝置的一般性的工序即可。
以下，參照圖2，說明所述圖1所示的TFT基板的製造方法的一例。在圖2中，標注與所述圖1相同的參照符號。需要說明的是，以下，說明作為製造方法的一例，本發明並不局限於此。
首先，使用濺射法，在玻璃基板1上層疊所希望的膜厚(例如100～300nm)的Al合金膜。通過圖案形成該Al合金膜，而形成閘極2(參照圖2(a))。此時，在後述圖2(b)中，為了使閘極絕緣膜3的可達範圍良好，而較佳為預先將構成閘極2的Al合金膜的周緣蝕刻成約30°～40°的錐狀。
接下來，使用CVD法，製膜形成所希望的膜厚(例如50～200nm)的SiN膜作為閘極絕緣膜3。此外，作為氧化物半導體層4，例如將由a-IGZO構成的氧化物半導體層(例如膜厚30～100nm左右)在氧化性氣氛下(例如Ar與O2 的混合氣體氣氛(氧含量1vol%))，在基板溫度為室溫的條件下，使用組成為例如In：Ga：Zn(原子比)=1：1：1的目標，進行反應性濺射而進行成膜(參照圖2(b))。
接下來，進行光蝕刻，通過濕式蝕刻(例如草酸)對a-IGZO膜進行蝕刻，而形成氧化物半導體層4(參照圖2(c))。
形成了氧化物半導體層4後，作為濺射法例如將Ti膜形成膜厚10～100n左右。接著通過濺射法在Ti膜上形成膜厚例如100～300nm左右的Al合金膜。
在濺射時，如上所述為了防止形成氧化鋁而較佳為非氧化性氣氛(例如Ar氣氛)。而且對於濺射功率並未特別限定，為通常的濺射功率即可。
另外，也可以形成Al合金膜，然後，例如在250℃下進行30分鐘的熱處理(參照圖2(d))。
需要說明的，上述Ti膜和Al基合金薄膜較佳為通過濺射法形成。這是因為，根據濺射法，通過調整使用的目標的組成而能夠容易得到所希望的成分組成。
通過對上述Ti膜與Al合金膜的層疊膜實施光蝕刻及乾式蝕刻，而形成源極5、汲極6(參照圖2(e))。
作為乾式蝕刻所使用的鹵素氣體，Al與F(氟)的化合物是不揮發性，無法使用，因此使用包含氯氣(Cl2 )、三氯化硼(BCl3 )、溴化氫(HBr)中的至少任1種氣體的蝕刻劑氣體。上述Ti膜和Al基合金薄膜的蝕刻既可以是相同條件(氣氛、濺射功率等)，也可以是不同條件。例如在Ti的蝕刻中使用CF4 、CHF3 、Cl2 、或H2 等也能夠進行良好的蝕刻。
需要說明的是，在本發明中，從形成微細的金屬配線的觀點出發而採用乾式蝕刻法。在濕式蝕刻法的情況下，難以形成微細的金屬配線，而且要求金屬配線對濕式蝕刻溶液的耐性，因此為了具備該耐性而需要考慮金屬配線的成分組成，但由此會影響配線電阻等其他特性。
接下來，通過CVD法在層疊膜上製膜形成由SiO2 構成的保護層7(參照圖2(f))。然後，通過光蝕刻進行與源-汲極的觸點部分的圖案形成，進行接觸孔蝕刻。該蝕刻例如可以使用RIE蝕刻裝置，通過Ar/CHF3 電漿進行接觸孔蝕刻。然後在Ar氣體氣氛下，通過形成透明導電膜10(例如在氧化銦中添加了10質量%的氧化錫作為ITO膜)，而能夠得到經由接觸孔將上述層疊膜的Al合金膜與透明導電膜直接連接的上述本發明的TFT基板9(參照圖1)。
使用如此得到的TFT基板，例如，通過一般進行的方法，能夠完成顯示裝置。本發明的薄膜電晶體基板能夠使用於各種電子設備。例如，能夠使用作為液晶顯示器或有機EL面板等的顯示裝置的薄膜電晶體基板。
[實施例]
以下，列舉實施例更具體地說明本發明，但本發明並不受下述實施例限制，而在適合於前‧後所述的主要內容的範圍內當然能夠適當地施加變更而進行實施，它們都包含在本發明的技術範圍內。
(實施例1)乾式蝕刻評價
在本實施例中，使用通過以下的方法作成的試料，評價了Al合金膜的乾式蝕刻。
(試料的作成)
首先，準備矽基板，通過熱氧化法，製膜形成氧化矽膜(SiO2 ：膜厚100nm)。接下來，在上述氧化矽膜上，通過濺射法製膜形成表1所示的各種Al合金膜(膜厚300nm)。詳細而言，使用日本島津EMIT株式會社製HSR542型磁控管濺射裝置作為濺射裝置，通過成膜條件為背壓=3×10-4 Pa以下、氣氛氣體=Ar、氣壓=5mTorr、濺射功率260W、基板溫度=室溫，而製膜形成了Al合金膜。而且在純Al膜的形成中使用純Al作為濺射目標。
使用ICP發射光譜分析裝置(日本島津製作所製‘‘ICP-8000型”)，定量分析並確認了如上所述製膜形成的Al合金膜的組成(表中，at%表示原子百分比。在表2、表3中相同)。
接下來，通過光蝕刻進行抗蝕刻的塗敷、曝光、顯影(顯影液：四甲基氫氧化氨水溶液(TMAH)，進行圖案形成(線與間隙(line-and-space)：10μm/10μm)，將該抗蝕劑圖案形成為遮罩而進行了Al合金膜的乾式蝕刻。
在乾式蝕刻中使用了日本特開2004-55842號公報所記載的ICP(電感耦合電漿)型乾式蝕刻裝置。電漿發生裝置使用了感應窗為平板類型(TCP(Transfer-Coupled Plasma)類型)的電漿處理裝置(蝕刻器)。在該裝置的平板的石英感應窗上經由整合器而設置一圈為13.56MHz的RF天線，在石英感應窗正下方通過電感耦合而生成高密度電漿。而且使用對載置基板的基板基座施加400kHz的基板偏壓用低頻的裝置。蝕刻條件是氣體流量為Ar/Cl2 /BCl3 =300/200/60 sccm，氣壓為1.9Pa，施加給天線的電力(源極RF)為500W，基板溫度(基座溫度)為20℃。
蝕刻後，為了防止後端腐蝕作用(由於附著於抗蝕劑或Al配線圖案的反應生成物與空氣中的水分進行反應而產生鹽酸(HCl)，從而腐蝕Al合金)，不從室內向大氣打開而維持真空狀態，在該狀態下進行基於氧電漿的灰化處理(ashing)而進行了抗蝕劑的除去(後處理)。
需要說明的是，蝕刻率以蝕刻時間為因子，實施上述蝕刻及後處理而算出蝕刻率(每單位時間的蝕刻量)。
表中，各試料的蝕刻率表示相對於純Al膜(No.1)的比率。
(蝕刻性的評價)
蝕刻率0.5以上為合格(○)。
結果如表1、表2所示。
根據表1、2，可以進行如下考察。即，Al合金膜的成分組成滿足本發明的要件的No.2～22、No.24～50的相對於純Al(No.1)的蝕刻率的比率為0.5以上。另一方面，由於No.23的La量超過本發明的規定，因此蝕刻率的比率低，而且由於No.51的Nd量超過本發明的規定，因此蝕刻率的比率低。
(實施例2)蝕刻殘渣的評價
與實施例1同樣地在矽基板上形成了氧化矽膜(SiO2 )後，在該氧化膜上，模擬源-汲極而依次通過濺射法製膜形成Ti膜、Al合金膜作為層疊膜。
與實施例1同樣地，在氧化矽膜上，依次通過濺射法製膜形成總計300nm的純Ti膜及表1所示的各種Al合金膜(各膜厚如表3所示)，而得到了層疊膜。
需要說明的是，作為比較例，也同樣地製膜形成了純Al膜(No.1)、純Ti膜(No.2)。作為比較例所製作的純Al膜、純Ti膜分別使用純Al、純Ti作為濺射目標。
使用ICP發射光譜分析裝置(日本島津製作所製造的ICP發射光譜分析裝置(“ICP-8000型”)，定量分析並確認了如上所述製膜形成的Al合金膜的組成。
接下來，通過與實施例1同樣的方法形成了抗蝕劑圖案後，進行了金屬膜的乾式蝕刻。純Al膜(No.1)、No.3～19的Al合金膜/Ti膜的層疊膜中的Al合金膜在與實施例1同樣的條件下進行乾式蝕刻，接著在下述條件下進行了Ti膜的乾式蝕刻。
需要說明的是，Ti膜的蝕刻條件是氣流量為CF4 /O2 =80/20sccm，氣壓為20Pa，施加給天線的電力(源極RF)為100W，基板溫度(基座溫度)為20℃。
在對Ti膜進行了蝕刻後，為了研究蝕刻殘渣而蝕刻並完全除去Ti膜(過蝕刻)。
使用掃描型電子顯微鏡(SEM)觀察通過蝕刻而露出的氧化矽膜表面的多個部位(任意的3個部位，視野尺寸：20×160μm)，研究是否存在直徑0.3μm以上(直徑是計測殘渣形狀的最長處的參數)的殘渣，在所有測定部位上均未觀察到殘渣時評價為合格(○)。結果如表3(蝕刻殘渣)所示。
(實施例3)配線的電阻率
除了將基板改變成玻璃基板(日本康寧社製Eagle2000)以下與實施例2同樣地在玻璃基板上依次製膜形成Ti膜、Al合金膜，而得到了層疊膜(組成、膜厚與實施例2相同)。
接下來，與實施例2同樣地形成了抗蝕劑圖案後，依次對Al膜、Ti膜進行了乾式蝕刻。在實施例3中，通過乾式蝕刻而加工成寬度100μm、長度10mm的條紋圖案形狀。
需要說明的是，作為比較例，與上述實施例2同樣地製膜形成純Al膜、純Ti膜，並進行了乾式蝕刻。
在蝕刻後，模擬製造工序，在320℃的溫度下實施了30分鐘的熱處理(氣氛：N2 )。熱處理後，通過四端子法測定了電阻率。以純Al薄膜的電阻率(3.3μΩcm)的約1.5倍的電阻率(4.8μΩcm)為基準值，將該基準值以下評價為良好，將超過基準值評價為不良。結果如表3(電阻率)所示。
(實施例4)小丘抗性
準備玻璃基板(日本康寧公司製Eagle2000)，並通過濺射法製膜形成氧化物半導體層(a-IGZO)。詳細而言，使用與上述實施例1相同的濺射裝置，使用目標(組成為In：Ga：Zn(原子比)=1：1：1)，通過反應性濺射[背壓為3×10-4 Pa的，氣氛氣體為Ar與O2 的混合氣體氣氛(氧含量1vol%)，氣體流量為5mmTorr，濺射功率為200W，基板溫度為25℃(室溫)]，在玻璃基板上製膜形成了氧化物半導體層(膜厚30nm)。
接下來，在氧化物半導體層上，以與實施例2同樣的方法依次製膜形成Ti膜、Al合金膜而得到層疊膜(組成、膜厚與實施例2相同)。
然後，與實施例2同樣地，在形成了抗蝕劑圖案後，依次對Al膜、Ti膜進行了乾式蝕刻。在實施例4中，通過乾式蝕刻加工成10μm寬度的線與間隙圖案形狀。
此外，作為比較例，與上述實施例2同樣地製膜形成純Al膜、純Ti膜，並進行了乾式蝕刻。
蝕刻後，模擬製造工序，在320℃的溫度下實施了30分鐘的熱處理(氣氛：N2 )。在熱處理後，通過電子顯微鏡觀察Al合金膜表面(觀察部位為任意的3個部位，視野為120×160μm)，對直徑0.1μm上的小丘的個數進行了計數(直徑是指計測了小丘最長處的參數)。將小丘密度為1×109 個/m2 以下評價為良好(○)，將超過1×109 個/m2 評價為不良(×)。結果如表3(小丘抗性)所示。
(實施例5)與IGZO的觸點電阻率
使用如下所述製作的TLM元件並通過TLM法研究了純Al膜(No.1)、純Ti膜(No.2)、以及Ti膜與各種Al合金的層疊膜(No.3～19)和氧化物半導體層之間的觸點電阻。
詳細而言，首先與上述實施例4同樣地在玻璃基板上製膜形成氧化物半導體層(a-IGZO)(膜厚100nm)。接下來通過CVD法製膜形成200nm的SiO2 ，通過光蝕刻進行與源-汲極的觸點部分的圖案形成，利用RIE蝕刻裝置，通過Ar/CHF3 電漿進行了接觸孔蝕刻。
接下來，進行灰化而除去了抗蝕刻表面的反應層後，接著通過剝離液(日本東京應化工業(株)製的TOK106)完全剝離了抗蝕劑。
在其上製膜形成Ti膜與各種Al合金的層疊膜(No.3～19)作為源-汲極用的金屬膜。此時的成膜條件都是氣氛氣體=Ar、壓力=2mTorr、基板溫度=室溫。
接下來，通過光蝕刻形成TLM元件的圖案，以抗蝕劑為遮罩而對上述金屬膜進行乾式蝕刻，並剝離抗蝕劑，從而得到由多個電極構成且相鄰的電極間的距離為各種的TLM元件。上述TLM元件的圖案是間隙為10μm、20μm、30μm、40μm、50μm間距，且150μm寬度×300μm長度的圖案。然後，在320℃下進了30分鐘的熱處理。
為了進行比較，同樣作成了使用純Al膜(No.1)、純Ti膜(No.2)的試料。
使用如此得到的TLM元件，測定多個電極間的電流電壓特性，求出了各電極間的電阻值。根據如此得到的各電極間的電阻值電極間距離的關係，求出了觸點電阻率(TLM法)。
上述測定關於各金屬膜，製作了100個以上的TLM元件，測定其中的3個並測定上述觸點電阻率，求出了平均值。其結果如表3(與IGZO的觸點電阻)所示。將1×10-3 Ωcm2 以下評價為良好(○)，將超過1×10-3 Ωcm2 評價為不良(×)。
(實施例6)與ITO的觸點電阻率
通過下述的方法研究了純Al膜(No.1)、純Ti膜(No.2)、以及Ti膜與各種Al合金膜的層疊膜(No.3～19)和透明導電膜之間的觸點電阻，其中，該透明導電膜以與這些金屬膜直接連接的方式形成。
詳細而言，首先在實施例2所記載的濺射條件下，在玻璃基板上依次製膜形成表3所示的Ti膜和各種組成的Al合金膜(No.3～19)。
接下來通過CVD法製膜形成200nm的SiO2 ，通過光蝕刻進行與源-汲極的觸點部分的圖案形成，利用RIE蝕刻裝置，通過Ar/CHF3 電漿進行了接觸孔蝕刻。
在Ar氣體氣氛下、壓力0.4Pa、溫度200℃的條件下形成了在表3所示的各種Al基合金電極上形成有ITO膜的試料。ITO膜使用了在氧化銦中添加了10質量%的氧化錫的原料。
為了進行比較，而同樣地作成了使用純Al膜(No.1)、純Ti膜(No.2)的試料。
製作具有10μm正方的接觸孔的開爾文圖案，並利用四端子法進行了測定了觸點電阻率。其結果如表3的與ITO的觸點電阻率的欄所示。1×10-3 Ωcm2 以下為良好(○)，超過1×10-3 Ωcm2 為不良(×)。
根據表3，能夠如下所述進行考察。首先，關於蝕刻殘渣(實施例2)，即使在含有本發明規定的規定量的合金元素的情況下，也未產生蝕刻殘渣(No.3～19)。
關於金屬配線膜的電阻率(實施例3)，由Ti膜和含有本發明規定的規定量的合金元素的Al合金膜構成的層疊膜(No.3～19)的電阻率收斂在純Al膜(No.1)的電阻率的1.5倍以內，表現出良好的電阻率。另一方面，純Ti膜(No.2)的電阻率高，表現出電阻率差的結果。
關於金屬配線膜的小丘抗性(實施例4)，由Ti膜和含有本發明所規定的規定量的合金元素的Al合金膜構成的層疊膜(No.3～19)的小丘抗性表現出良好的結果。另一方面，純Al膜(No.1)表現出小丘抗性差的結果。
關於金屬配線膜與氧化物半導體層(IGZO)的觸點電阻率(實施例5)，由Ti膜和含有本發明規定的規定量的合金元素的Al合金膜構成的層疊膜(No.3～19)與氧化物半導體層(IGZO)的觸點電阻率表現出良好的觸點電阻率。另一方面，純Al膜(No.1)的與氧化物半導體層(IGZO)的觸點電阻率高，表現出與IGZO的觸點電阻差的結果。
關於金屬配線膜與透明導電膜(ITO)的觸點電阻率(實施例6)，由Ti膜和含有本發明規定的規定量的合金元的Al合金膜構成的層疊膜(No.3～19)與透明導電膜(ITO)的觸點電阻率表現出良好的觸點電阻率。另一方面，純Al膜(No.1)的與透明導電膜(ITO)的觸點電阻率高，表現出與ITO的觸點電阻率的結果。
根據以上的實施例1～6的結果，滿足本發明的要件的由Ti膜和Al合金膜構成的層疊膜不會產生乾式蝕刻率的下降或蝕刻殘渣，而且如上述實施例2～6所示那樣各種特性優異。另一方面，在偏離了本發明的要件的層疊膜(實施例1的No.23、51)或純Al膜(實施例2的No.1)、純Ti膜(實施例2的No.2)中，發生蝕刻率的下降(實施例1的No.23、51)或電阻率的上升等，上述實施例2～6所示的各種特性差(實施例2的No.1、2)，無法滿足作為配線膜所要求的本發明的上述特性。
1．．．基板
2．．．閘極
3．．．閘極絕緣膜
4．．．氧化物半導體層
5．．．源極
6．．．汲極
7．．．保護層
8．．．通道保護層
9．．．TFT基板
10．．．透明導電膜
圖1是表示本發明的TFT基板的較佳的一實施方式的簡要剖視說明圖。
圖2是按順序表示圖1所示的TFT基板的製造工序的一例的說明圖。

Claims (6)

  1. 一種薄膜電晶體基板，在基板上從基板側依次具備薄膜電晶體的氧化物半導體層、與該氧化物半導體層直接連接的金屬配線膜、透明導電膜，其特徵在於，所述金屬配線膜是通過乾式蝕刻法進行圖案化而形成的層疊膜，該層疊膜由Ti膜和含有0.05～1.0原子%的Ni、0.3～1.2原子%的Ge、0.1～0.6原子%的La及/或Nd的Al合金膜所構成，該Ti膜與該氧化物半導體層直接連接，且該Al合金膜與該透明導電膜直接連接。
  2. 如申請專利範圍第1項所述的薄膜電晶體基板，其中，所述Ti膜的膜厚為10～100nm。
  3. 如申請專利範圍第1或2項所述的薄膜電晶體基板，其中，所述金屬配線膜通過濺射法形成。
  4. 如申請專利範圍第1至3項之任一項所述的薄膜電晶體基板，其中，所述金屬配線膜通過乾式蝕刻法形成，該乾式蝕刻法使用了包含氯氣(Cl2 )、三氯化硼(BCl3 )、溴化氫(HBr)中的至少任1種氣體的蝕刻劑氣體。
  5. 如申請專利範圍第1至4項之任一項所述的薄膜電晶體基板，其中，所述氧化物半導體係由包含從由In、Ga、Zn及Sn構成的組中選擇的至少一種元素的氧化物構成。
  6. 一種顯示裝置，其特徵在於，設有申請專利範圍第1至5項之任一項所述的薄膜電晶體基板。
TW100116485A 2010-06-29 2011-05-11 A thin film transistor substrate, and a display device having a thin film transistor substrate TWI438903B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010148085A JP2012015200A (ja) 2010-06-29 2010-06-29 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス

Publications (2)

Publication Number Publication Date
TW201210026A TW201210026A (en) 2012-03-01
TWI438903B true TWI438903B (zh) 2014-05-21

Family

ID=45428231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100116485A TWI438903B (zh) 2010-06-29 2011-05-11 A thin film transistor substrate, and a display device having a thin film transistor substrate

Country Status (4)

Country Link
JP (1) JP2012015200A (zh)
KR (1) KR101182013B1 (zh)
CN (1) CN102315229A (zh)
TW (1) TWI438903B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160345425A1 (en) * 2014-02-07 2016-11-24 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Wiring film for flat panel display

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4089858B2 (ja) * 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2007081385A (ja) 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP4469913B2 (ja) * 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI487104B (zh) * 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法

Also Published As

Publication number Publication date
TW201210026A (en) 2012-03-01
KR101182013B1 (ko) 2012-09-11
KR20120001653A (ko) 2012-01-04
CN102315229A (zh) 2012-01-11
JP2012015200A (ja) 2012-01-19

Similar Documents

Publication Publication Date Title
JP5620179B2 (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
TWI496197B (zh) Wiring structure
TWI478308B (zh) Wiring construction and display device
WO2014104296A1 (ja) 薄膜トランジスタおよびその製造方法
TW201634754A (zh) 用於銀薄層的蝕刻劑組合物，使用其形成金屬圖案的方法和使用其製作陣列基板的方法
WO2014104229A1 (ja) 薄膜トランジスタおよびその製造方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR101790861B1 (ko) 전자 장치에서의 금속화를 위한 구리-합금 장벽 층 및 캡핑 층
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2004140319A (ja) 薄膜配線
TWI478349B (zh) Thin film transistor substrate and display device
US20200220020A1 (en) Thin-film transistor and method for preparing the same, display substrate and display device
KR101926274B1 (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
TWI438903B (zh) A thin film transistor substrate, and a display device having a thin film transistor substrate
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP2011035153A (ja) 薄膜トランジスタ基板および表示デバイス
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2011035152A (ja) 薄膜トランジスタ基板および表示デバイス
KR20190057018A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
WO2012173035A1 (ja) 半導体装置およびその製造方法
JP2011091365A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR20200054871A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20190000331A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees